JPS60213143A - Ａｍステレオ方式自動判定回路 - Google Patents
Ａｍステレオ方式自動判定回路Info
- Publication number
- JPS60213143A JPS60213143A JP6948484A JP6948484A JPS60213143A JP S60213143 A JPS60213143 A JP S60213143A JP 6948484 A JP6948484 A JP 6948484A JP 6948484 A JP6948484 A JP 6948484A JP S60213143 A JPS60213143 A JP S60213143A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pilot signal
- digital signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/86—Arrangements characterised by the broadcast information itself
- H04H20/88—Stereophonic broadcast systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複数の異なったＡＭステレオ方式を判定する
だめのＡＭステレオ方式自動判定回路に関するものであ
る。
だめのＡＭステレオ方式自動判定回路に関するものであ
る。
ＡＭステレオ方式が知られているが複数の方式があるた
め受信側においては各方式に対応した受信機ン用意しな
ければならない。
め受信側においては各方式に対応した受信機ン用意しな
ければならない。
複数の方式の中から個々のもの？判定するには、受信機
の復調器の差信号（Ｌ−Ｒ）に含まれるパイロット信号
Ｓｏ’を検出する方法がとられる。
の復調器の差信号（Ｌ−Ｒ）に含まれるパイロット信号
Ｓｏ’を検出する方法がとられる。
仰られている複数の方式において各パイロット信号Ｓ。
の周波数ｆ。は、
°（１）マグナボック２方式 ・・・ ５ （Ｈｚ）（
２） ペラ−力式 ・・・ １０［Ｈｚ］（３） カー
ン方式 ・・・ １５（Ｈｚ〕（４） モトローラ方式
・・・ ２５（Ｈｚ）（５） ・・リス方式 ・・・
５５（Ｈｚ）が各々採用されている。
２） ペラ−力式 ・・・ １０［Ｈｚ］（３） カー
ン方式 ・・・ １５（Ｈｚ〕（４） モトローラ方式
・・・ ２５（Ｈｚ）（５） ・・リス方式 ・・・
５５（Ｈｚ）が各々採用されている。
したがって受信機においては各方式な判定するための判
定回路を必要とする。
定回路を必要とする。
第１図は受信機における判定回路を示すブロック図で、
■は入力端子、２はバンドパスフィルタ、３は波形整形
回路、４は保持回路で、塙子ｌから人力された伽Ｕ差信
号（Ｌ−Ｒ）にはパイロット信号周波数ｆ。が含まれて
いるため、バンドパスフィルタ２で選択されたそのパイ
ロット信号周波数ｆ。は波形整形回路３によって波形整
形された後、保持回路４に加えられる。保持回路４は人
力信号を一定時間保持しておくためのもので、パイロッ
ト信号周波数ｆ。が検出されたりされなかったりする不
安定状態が生じた場合これが判定動作に与える影響ン防
４−ｒる働ぎをする。
■は入力端子、２はバンドパスフィルタ、３は波形整形
回路、４は保持回路で、塙子ｌから人力された伽Ｕ差信
号（Ｌ−Ｒ）にはパイロット信号周波数ｆ。が含まれて
いるため、バンドパスフィルタ２で選択されたそのパイ
ロット信号周波数ｆ。は波形整形回路３によって波形整
形された後、保持回路４に加えられる。保持回路４は人
力信号を一定時間保持しておくためのもので、パイロッ
ト信号周波数ｆ。が検出されたりされなかったりする不
安定状態が生じた場合これが判定動作に与える影響ン防
４−ｒる働ぎをする。
ところで従来の受信機においては各方式ごとに第１図の
構成の判定回路を用意しなければならない。このため判
定回路のＩＣ化ン計る場合には、第２図のように特にバ
ンドパスフィルタ２の部分は構成部品である抵抗Ｒ】〜
Ｒ３、コンデンサＣ】。
構成の判定回路を用意しなければならない。このため判
定回路のＩＣ化ン計る場合には、第２図のように特にバ
ンドパスフィルタ２の部分は構成部品である抵抗Ｒ】〜
Ｒ３、コンデンサＣ】。
０２ Ｙ外付は部品としなければならないので、ＩＣと
してのビン数が増加してしまう欠点があった。
してのビン数が増加してしまう欠点があった。
またバンドパスフィルタ２の選択度（Ｑ）が低い場合に
は、パイロット信号周波数ｆ。に近接した周波数の信号
によって判定回路が誤動作してしまうおそれがあった。
は、パイロット信号周波数ｆ。に近接した周波数の信号
によって判定回路が誤動作してしまうおそれがあった。
本発明は以上の問題に灼処してなされたもので、復調人
力信号の中から選択されたパイロット信号をデジタル処
理し一定時間ケートされたデジタルパイロット＠−＠ン
計数しかつこのパイロット信号を特定時間保持して七の
パルス列に応じて複数の１類に分離判定するように構成
して従来久虞を除去するようにしたＡＭステレオ力式自
動判定回路ン提供することを目的とするものである。
力信号の中から選択されたパイロット信号をデジタル処
理し一定時間ケートされたデジタルパイロット＠−＠ン
計数しかつこのパイロット信号を特定時間保持して七の
パルス列に応じて複数の１類に分離判定するように構成
して従来久虞を除去するようにしたＡＭステレオ力式自
動判定回路ン提供することを目的とするものである。
以下図面ンか照して本発明実施例馨駅明する。
第３図は本発明によるＡＭステレオカ式自動判足回路ン
示すプロツベク図で、ＩＪは入力端子、１２はバンドパ
スフィルタ、１３は波形整形回路、１４．１８はアンド
回路、１５ハパイナリ一カウンタ回路、１６は分周回路
、１７はインバータ回路、１９は判定回路、２０はラッ
チ回路、２１はノア回路、ηは一基準信号入力端子、２
３ヲ工切換信号入力端子である。
示すプロツベク図で、ＩＪは入力端子、１２はバンドパ
スフィルタ、１３は波形整形回路、１４．１８はアンド
回路、１５ハパイナリ一カウンタ回路、１６は分周回路
、１７はインバータ回路、１９は判定回路、２０はラッ
チ回路、２１はノア回路、ηは一基準信号入力端子、２
３ヲ工切換信号入力端子である。
上記判定回路１９は分＃ｌ！精度の異なる２種類の回路
Ａ、ＢＫよって構成され、その選択は端子乙に加えらｉ
する切換信号Ｓ５によって行われる。判定回路１９から
の出力信号Ａ１〜Ａ５はラッチ回路部に加えられ、一定
時間保持された後出力信号Ｏ１〜０５として出力される
。ここで出力信号０１へ０５は各々前記した５つの異な
ったＡＭステレオ方式の（１１〜（５）に対応しており
、０】ハマグナボックス方式判定出力、０２はベラ一方
式判定出力、０３はカーン方式判定出力、０４はモトロ
ーラ方式判定出力、０５はノ・リス方式判定出力７示し
ている。
Ａ、ＢＫよって構成され、その選択は端子乙に加えらｉ
する切換信号Ｓ５によって行われる。判定回路１９から
の出力信号Ａ１〜Ａ５はラッチ回路部に加えられ、一定
時間保持された後出力信号Ｏ１〜０５として出力される
。ここで出力信号０１へ０５は各々前記した５つの異な
ったＡＭステレオ方式の（１１〜（５）に対応しており
、０】ハマグナボックス方式判定出力、０２はベラ一方
式判定出力、０３はカーン方式判定出力、０４はモトロ
ーラ方式判定出力、０５はノ・リス方式判定出力７示し
ている。
ラッチ回路部からこれら異なったステレオ方式判定出力
が１つも出力されなかった場合、ノア回路２１からモノ
ラル状態であることン意味する出力信号ＯＭが出力され
る。
が１つも出力されなかった場合、ノア回路２１からモノ
ラル状態であることン意味する出力信号ＯＭが出力され
る。
先ず端子１１に加えられた復調人力信号Ｓｉは選択周波
数ｆ。Ｌｒ６０〔Ｈ２〕のバンドパスフィルタ１２によ
って音戸信号とパイロット信号Ｓｏとに分離され、パイ
ロット信号Ｓ。だけが選択されて波形整形回路１３に加
えられる。波形整形回路１３はノくイロット信号Ｓ。ン
デジタル処理することＫよりノくルス化してデジタル信
号に変換する。デジタル化されたパイロット信号Ｓ】は
端子２２ Ｋ加えられた制御用基準信号Ｓ２と共にアン
ド回路１４に加えられ、アンド回路１４は一定時間Ｔｇ
ゲー）Ｙ開放してノくイロット信号Ｓｌヶ通過させてバ
イナリ−カウンタ回路１５に加える。ゲート回路１４の
解放時間Ｔｇは次の式で表わされる。
数ｆ。Ｌｒ６０〔Ｈ２〕のバンドパスフィルタ１２によ
って音戸信号とパイロット信号Ｓｏとに分離され、パイ
ロット信号Ｓ。だけが選択されて波形整形回路１３に加
えられる。波形整形回路１３はノくイロット信号Ｓ。ン
デジタル処理することＫよりノくルス化してデジタル信
号に変換する。デジタル化されたパイロット信号Ｓ】は
端子２２ Ｋ加えられた制御用基準信号Ｓ２と共にアン
ド回路１４に加えられ、アンド回路１４は一定時間Ｔｇ
ゲー）Ｙ開放してノくイロット信号Ｓｌヶ通過させてバ
イナリ−カウンタ回路１５に加える。ゲート回路１４の
解放時間Ｔｇは次の式で表わされる。
Ｔｇ ＝’／ ＣＦ・（Ｌ＋・ｆ２・ｆ３−ｆ４−ｆ５
）ＱＣＭ） （５ｅｃ）・・・（１） 第４図は以上の一連の信号の流れを示すタイミングチャ
ートである。
）ＱＣＭ） （５ｅｃ）・・・（１） 第４図は以上の一連の信号の流れを示すタイミングチャ
ートである。
丁なわち上記制御用基準信号Ｓ２の１サイクル期間Ｔの
うちの牛サイクル期間（Ｈレベル期間）にわたってゲー
ト開放が行われて、通過されたパイロット信号Ｓ３は゛
バイナリーカウンタ回路巧に加えられてこの期間パルス
カモン小（計数）が行われる。続いて次の半サイクル期
間そのカウントデータの保持が行われる。上記バイナリ
−カウンタ回路１５にはパイロット信号Ｓ３と共に上記
基準信号Ｓ２が分周回路１６によって”／２分周された
制御信号Ｓ４が加えられるので、この制御信−ｊ５ｓ４
の牛サイクル期間（上記期間ＴＫ相当）のうちの±記ゲ
ート開放時間Ｔｇにわたって上記パルスカウントが行わ
れる。
うちの牛サイクル期間（Ｈレベル期間）にわたってゲー
ト開放が行われて、通過されたパイロット信号Ｓ３は゛
バイナリーカウンタ回路巧に加えられてこの期間パルス
カモン小（計数）が行われる。続いて次の半サイクル期
間そのカウントデータの保持が行われる。上記バイナリ
−カウンタ回路１５にはパイロット信号Ｓ３と共に上記
基準信号Ｓ２が分周回路１６によって”／２分周された
制御信号Ｓ４が加えられるので、この制御信−ｊ５ｓ４
の牛サイクル期間（上記期間ＴＫ相当）のうちの±記ゲ
ート開放時間Ｔｇにわたって上記パルスカウントが行わ
れる。
パルスカウントは先ず「２桁」ン構成する第１素子（フ
リップ７０ツブ等）１５ＡＫよって行われてその出力端
子Ｑ、 Ｑから各々信号Ｂｅｓ Ｂｌが出力される。
リップ７０ツブ等）１５ＡＫよって行われてその出力端
子Ｑ、 Ｑから各々信号Ｂｅｓ Ｂｌが出力される。
続いて信号Ｂｏ、 Ｂｌが「２桁」を構成する第２素子
１５Ｂによってｌ／２分周されてその出力端子Ｑ。
１５Ｂによってｌ／２分周されてその出力端子Ｑ。
Ｑから各々信号Ｂ１５Ｂ１が出力される。以後同様にし
て後段の素子によって”／２分周されることによりパル
スカウントが行わ九、ｒ２ 桁Ｊ １に’ａＲする第６
素子１５ Ｆまで行われて出力端子Ｑ、Ｑから各々信号
Ｂａｙ Ｂ５が出力される。
て後段の素子によって”／２分周されることによりパル
スカウントが行わ九、ｒ２ 桁Ｊ １に’ａＲする第６
素子１５ Ｆまで行われて出力端子Ｑ、Ｑから各々信号
Ｂａｙ Ｂ５が出力される。
バイナリ−カウンタ回路１５によって時間１ｇパルスカ
ウントされたこれら出力信号ＢＯ＊ＢＯ〜Ｂ５ｙＢ５は
次の半サイクル期間保持されると共に判定回路１９に加
えられる。
ウントされたこれら出力信号ＢＯ＊ＢＯ〜Ｂ５ｙＢ５は
次の半サイクル期間保持されると共に判定回路１９に加
えられる。
判定回路１９は第５図（ａｌ、 （ｂ）のように構成さ
れ、バイナリ−カウンタ回路１５からの各出力信号ＢＯ
ｅＢＯ’＝ Ｂ５ ＊ Ｂ５ Ｙ：取り出した出力ライ
ンＡ１１〜Ａ！１２およびこの出力ライン１１〜ノ】２
が適宜組み合わされて人力ラインとされた複数のナンド
回路２４Ａ〜２４Ｅｇ含んでいる。またナンド回路２４
Ａ−２４ｇの１つの人力ラインＡ！１３として前記端子
乙に加えられた切換信号Ｓｓあるいはその反転信号Ｓｓ
が供給される。
れ、バイナリ−カウンタ回路１５からの各出力信号ＢＯ
ｅＢＯ’＝ Ｂ５ ＊ Ｂ５ Ｙ：取り出した出力ライ
ンＡ１１〜Ａ！１２およびこの出力ライン１１〜ノ】２
が適宜組み合わされて人力ラインとされた複数のナンド
回路２４Ａ〜２４Ｅｇ含んでいる。またナンド回路２４
Ａ−２４ｇの１つの人力ラインＡ！１３として前記端子
乙に加えられた切換信号Ｓｓあるいはその反転信号Ｓｓ
が供給される。
第５図＜ａ）ｔ （ｂ）の判定回路では、前記パルスカ
ウント時間Ｔｇに続く半サイクル期間のうちの特定時間
保持されたデータ（信号ＢＯｔ ＢＯ’−Ｂｓ ｅ Ｂ
５）の分！判定ン行ない、パイロット信号が含まれてい
るか否かあるいは含まれている場合どの方式かな判定す
る。
ウント時間Ｔｇに続く半サイクル期間のうちの特定時間
保持されたデータ（信号ＢＯｔ ＢＯ’−Ｂｓ ｅ Ｂ
５）の分！判定ン行ない、パイロット信号が含まれてい
るか否かあるいは含まれている場合どの方式かな判定す
る。
第５図（ａｃｔ （ｂ）の違いは分１１１１／ｆ１度の
違いン示しており、（ａ）は基本精度用、Ｂ）は高精度
用ン表わしており各々ゲート開放時間Ｔｇが異なる。
違いン示しており、（ａ）は基本精度用、Ｂ）は高精度
用ン表わしており各々ゲート開放時間Ｔｇが異なる。
第６図は第５図（ａｌｔ （ｂ）におけるバイナリ−カ
ウンタ回路１５の出力論理を示す表である。
ウンタ回路１５の出力論理を示す表である。
第５図（ａｌｔ （ｂｌの判定回路１９は、各ゲート開
放時間Ｔｇ、各人力パイロット信号に応じてナンド回路
２４Ａ ５２４ＥＫ加えられるバイナリ−カウンタ回路
出力論理がすべて゛ｌ″レベルとなるように、各桁素子
の出力信号Ｂｎ、Ｂ、χ組み合わセて判定周波数の設定
が行われる。分離精度においてＴｇ＝０、２ （ｓｅｃ
）の場合判定サイクルは速くなるが、バイナリ−カウン
タ回路の分解能は１ビツトしかないために誤動作ン招く
おそれがある。
放時間Ｔｇ、各人力パイロット信号に応じてナンド回路
２４Ａ ５２４ＥＫ加えられるバイナリ−カウンタ回路
出力論理がすべて゛ｌ″レベルとなるように、各桁素子
の出力信号Ｂｎ、Ｂ、χ組み合わセて判定周波数の設定
が行われる。分離精度においてＴｇ＝０、２ （ｓｅｃ
）の場合判定サイクルは速くなるが、バイナリ−カウン
タ回路の分解能は１ビツトしかないために誤動作ン招く
おそれがある。
ごの虞’１ｇ＝ Ｌσ（ｓｅｃンの場合を丁、メイ六す
−カウンタ回路の分解能ＶＳ倍忙できるので判定速度は
遅くなるが、分離精度ン高くできるので誤動作のおそれ
は少なくなる。したがって人力信号レベルに応じてゲー
ト開放時間Ｔｇと、判定゛回路の選択を行なうことがで
きる。
−カウンタ回路の分解能ＶＳ倍忙できるので判定速度は
遅くなるが、分離精度ン高くできるので誤動作のおそれ
は少なくなる。したがって人力信号レベルに応じてゲー
ト開放時間Ｔｇと、判定゛回路の選択を行なうことがで
きる。
ゲート開放時間Ｔｇと制御用基Ｓ信号Ｓ２との周波数ｆ
ｃとの関係は次の式で表わされる。
ｃとの関係は次の式で表わされる。
ｆｃ≦ｌ ／ （Ｔｇ＋データ判定時間）・・・（２）
したがってＴｇン正確に保つことにより、データホール
ド時間は最少限データの判定が行なえる内容だけでよく
、ｆｃは多少変動しても差支えない。
したがってＴｇン正確に保つことにより、データホール
ド時間は最少限データの判定が行なえる内容だけでよく
、ｆｃは多少変動しても差支えない。
第４図のようＫ、制御信号Ｓ４の半サイクル期間に続く
残りの半サイクル期間においてバイナリ−カウンタ回路
のクリアが行われる〇 判定回路１９の出力信号Ａ１へＡ５はラッチ回路加へ加
えられる。判定信号であるこれらＡ１〜Ａ５は第４図に
おいてデータホールド時間の間のみ出力されるため、バ
イナリ−カウンタ回路がリセットされた後も上記ラッチ
回路加によってその出力データは保持される。上記判定
信号はデータホールド時間ごとに書き換えられ、判定信
号の論理が変わらない限り現在状態の論理が保持される
。
残りの半サイクル期間においてバイナリ−カウンタ回路
のクリアが行われる〇 判定回路１９の出力信号Ａ１へＡ５はラッチ回路加へ加
えられる。判定信号であるこれらＡ１〜Ａ５は第４図に
おいてデータホールド時間の間のみ出力されるため、バ
イナリ−カウンタ回路がリセットされた後も上記ラッチ
回路加によってその出力データは保持される。上記判定
信号はデータホールド時間ごとに書き換えられ、判定信
号の論理が変わらない限り現在状態の論理が保持される
。
ラッチ回路加からいずれかの出刃信号０□〜０５があっ
た場合、前記対応によりいずれの方式のパイロット信号
かｔ自動的ＶＣ１！８１］ることかできる。
た場合、前記対応によりいずれの方式のパイロット信号
かｔ自動的ＶＣ１！８１］ることかできる。
もし復調人力信号中和パイロット信号がない場合は、ラ
ツ・チ回路加からは出力信号がないのでノア回路２１か
ら信号が出力され、これによってモノラル信号であるこ
とン矧ることができる。
ツ・チ回路加からは出力信号がないのでノア回路２１か
ら信号が出力され、これによってモノラル信号であるこ
とン矧ることができる。
よってラッチ回路加からの出力信号の有無によって復調
人力信号がステレオ信号かモノラル信号かン簡単に＠る
ことができる。
人力信号がステレオ信号かモノラル信号かン簡単に＠る
ことができる。
以上述べて明らかなように本発明によれば、復調人力信
号の中から選択されたパイロット信号をデジタル処理し
一定時間ゲートされたデジタルパイロット信号Ｙ計数し
かつこのパイロット信号ン特定時間保持してそのパルス
列に応じて複数の糧類に分離判定するように構成したも
のであるから、次のような利点が得られ従来欠点を除去
することができる。
号の中から選択されたパイロット信号をデジタル処理し
一定時間ゲートされたデジタルパイロット信号Ｙ計数し
かつこのパイロット信号ン特定時間保持してそのパルス
列に応じて複数の糧類に分離判定するように構成したも
のであるから、次のような利点が得られ従来欠点を除去
することができる。
（１１複数のＡＭステレオ方式の判定が１組のフィルタ
回路と１組の判定回路によって行なうことができるので
、ＩＣ化する場合のフィルタ用外付部品のためのビン数
馨少なくすることかでざる。
回路と１組の判定回路によって行なうことができるので
、ＩＣ化する場合のフィルタ用外付部品のためのビン数
馨少なくすることかでざる。
（２）パイロット信号ンデジタル処理して扱うので近接
周波数信号による誤動作がない。
周波数信号による誤動作がない。
（３） 車載用とした場合においても、制御用基準信号
の周波数と判定回路内のナンド回路の組み合せ？変える
だけで、分離判定精度ン上げることができるので外部ノ
イズに対して安定となる。
の周波数と判定回路内のナンド回路の組み合せ？変える
だけで、分離判定精度ン上げることができるので外部ノ
イズに対して安定となる。
（４） 復調人力信号がどの方式のステレオ信号か、又
はモノラル信号かの判定が単処パイロット信号の有無を
判定するだけで行なえ、またその周波数も監視している
ので判定が正確に行われる。
はモノラル信号かの判定が単処パイロット信号の有無を
判定するだけで行なえ、またその周波数も監視している
ので判定が正確に行われる。
（５） デジタル処理により信号判定Ｙ行な５ので、バ
ンドパスフィルタの選択周波数のＦＡＭが不要となり、
温度変化に対しても制御用基準信号を安定化することＫ
より各々のモードにおける判定精度馨不変とすることが
できる。
ンドパスフィルタの選択周波数のＦＡＭが不要となり、
温度変化に対しても制御用基準信号を安定化することＫ
より各々のモードにおける判定精度馨不変とすることが
できる。
第１図およびあ２図は従来例を示すブロック図および回
路図、第３図および第５図（ａ）、 （ｂｌは共に本発
明実施例〉示すブロック図および結線図、第４図および
第６図は共に本発明を説明するだめのタイミングチャー
トおよび論理前である。 １２・・・バンドパスフィルタ、１３・・・波形整形回
路、１４、１８．２４Ａ〜２４ｇ・・・ナンド回路、１
５，１５Ａへ１５Ｆ・・・バイナリ−゛カウンタ回路、
１６・・・分局回路、１９゜１９Ａ、１９Ｅ・・・判定
回路、加・・・ラッチ回路、２１・・・ノア回路。 第１図 第６図 手続補正書（睦） 昭和５９年５月１０日 昭和５９年特杵願 第０６９４８４号 ２ 発明の名称 ＡＭステレオ方式自動判定回路 ３ 補正をする者 事件との関係 特許出願人 住所 名 称 （１４８） クラリオン株式会社４代理人〒１
０５ 住 所 東京都港区芝３丁目２番１４号芝三丁目ピル電
話（０３）４５５−８７４６番 明細書の特許請求の範囲及び発明の詳細な゛＼−／ｌ （１） 本願の特許請求の範囲ｌ下記の通り補正する。 ｒｘ、ａ請人力信号の中からパイロット信号な選択する
ためのローパスフィルタと、パイロット信号ンデジタル
信号に変換するだめの波形整形回路と、デジタル化され
たパイロット信号を一定時間通過させるためのゲート回
路と、ゲート回路を通過したデジタル信号を計数しかつ
特定時間そのデジタル信号を保持するためのバイナリ−
カウンタ回路と、上記特定時間保持されているデジタル
信号ｌそのパルス列に応じて複数の種類に分離し判定す
るだめの判定回路とｔ含むことな特徴とするＡＭステレ
オ方式自動判定回路。 ２、上記判定回路がバイナリ−カウンタ回路からの複数
の出力ラインおよびこの出力ラインが各各異なる内容に
適宜組み合わされて構成された複数の入力ラインン備え
た複数のナンド回路を含むことを特徴とする特許請求の
範囲第１項記載のＡＭステレオ方式自動判定回路。 ３、上記判定回路に３６ける各ナンド回路が各々異なる
組合せ内容の入力ラインを備えてなることン特徴とする
特許請求の範囲第２項記載のＡＭステレオ方式自ｌＩｂ
判定回路。」 （２１本願明細書第４頁第１行「バンド」ヲ「ロー」に
補正する。 （３） 同書第６頁第１行「バンドＪｖｒロー」Ｋ補正
する。 昭和５９年８月ＪＯ日 特許庁長官 志 賀 学 殿 １ 事件の表示 昭和５９年特許勤 第０６９４８４号 ３ 補正をする者 事件との関係 特許出願人 住所 名 称 （１４８） クラリオン株式会社４代理人〒１
０５ 住 所 東京都港区芝３丁目２番１４号芝三丁目ビルに
補正する。
路図、第３図および第５図（ａ）、 （ｂｌは共に本発
明実施例〉示すブロック図および結線図、第４図および
第６図は共に本発明を説明するだめのタイミングチャー
トおよび論理前である。 １２・・・バンドパスフィルタ、１３・・・波形整形回
路、１４、１８．２４Ａ〜２４ｇ・・・ナンド回路、１
５，１５Ａへ１５Ｆ・・・バイナリ−゛カウンタ回路、
１６・・・分局回路、１９゜１９Ａ、１９Ｅ・・・判定
回路、加・・・ラッチ回路、２１・・・ノア回路。 第１図 第６図 手続補正書（睦） 昭和５９年５月１０日 昭和５９年特杵願 第０６９４８４号 ２ 発明の名称 ＡＭステレオ方式自動判定回路 ３ 補正をする者 事件との関係 特許出願人 住所 名 称 （１４８） クラリオン株式会社４代理人〒１
０５ 住 所 東京都港区芝３丁目２番１４号芝三丁目ピル電
話（０３）４５５−８７４６番 明細書の特許請求の範囲及び発明の詳細な゛＼−／ｌ （１） 本願の特許請求の範囲ｌ下記の通り補正する。 ｒｘ、ａ請人力信号の中からパイロット信号な選択する
ためのローパスフィルタと、パイロット信号ンデジタル
信号に変換するだめの波形整形回路と、デジタル化され
たパイロット信号を一定時間通過させるためのゲート回
路と、ゲート回路を通過したデジタル信号を計数しかつ
特定時間そのデジタル信号を保持するためのバイナリ−
カウンタ回路と、上記特定時間保持されているデジタル
信号ｌそのパルス列に応じて複数の種類に分離し判定す
るだめの判定回路とｔ含むことな特徴とするＡＭステレ
オ方式自動判定回路。 ２、上記判定回路がバイナリ−カウンタ回路からの複数
の出力ラインおよびこの出力ラインが各各異なる内容に
適宜組み合わされて構成された複数の入力ラインン備え
た複数のナンド回路を含むことを特徴とする特許請求の
範囲第１項記載のＡＭステレオ方式自動判定回路。 ３、上記判定回路に３６ける各ナンド回路が各々異なる
組合せ内容の入力ラインを備えてなることン特徴とする
特許請求の範囲第２項記載のＡＭステレオ方式自ｌＩｂ
判定回路。」 （２１本願明細書第４頁第１行「バンド」ヲ「ロー」に
補正する。 （３） 同書第６頁第１行「バンドＪｖｒロー」Ｋ補正
する。 昭和５９年８月ＪＯ日 特許庁長官 志 賀 学 殿 １ 事件の表示 昭和５９年特許勤 第０６９４８４号 ３ 補正をする者 事件との関係 特許出願人 住所 名 称 （１４８） クラリオン株式会社４代理人〒１
０５ 住 所 東京都港区芝３丁目２番１４号芝三丁目ビルに
補正する。
Claims (1)
- 【特許請求の範囲】 １、 復調入力信号の中からパイロット信号Ｙ選択する
ためのバンドパスフィルタと、パイロット信号ンデジタ
ル信号に変換するための波形整形回路と、デジタル化さ
れたパイロット信号を一定時間通過させるためのゲート
回路と、ゲート回路を通過したデジタル信号を計数しか
つ特定時間そのデジタル信号を保持するためのバイナリ
−カウンタ回路と、上記特定時間伐持されているデジタ
ル信号ンそのパルス列に応じて複数の種類に分離し判定
するための判定回路とン含むことケ特徴とするＡＭステ
レオ方式自動判定回路。 異なる内容に適宜組み合わされて構成された複数の人カ
ライン？備えた複数のナンド回路ン含むことン特徴とす
る特許請求の範囲第１項記載のＡＭステレオ方式自動判
定回路。 ３、上記刊定回路忙おける各ナンド回路が各々異なる組
合せ内容の大カラインケ備えてなることン特敞とする特
許請求の範囲第２項記載のＡＭステレオ方式自動判定回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6948484A JPS60213143A (ja) | 1984-04-06 | 1984-04-06 | Ａｍステレオ方式自動判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6948484A JPS60213143A (ja) | 1984-04-06 | 1984-04-06 | Ａｍステレオ方式自動判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60213143A true JPS60213143A (ja) | 1985-10-25 |
| JPH0257742B2 JPH0257742B2 (ja) | 1990-12-05 |
Family
ID=13404020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6948484A Granted JPS60213143A (ja) | 1984-04-06 | 1984-04-06 | Ａｍステレオ方式自動判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213143A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206143A (en) * | 1981-06-12 | 1982-12-17 | Matsushita Electric Ind Co Ltd | Pilot signal detector |
| JPS5846739A (ja) * | 1981-08-31 | 1983-03-18 | レオナ−ド・ア−ル・カ−ン | 多重システムａｍステレオ受信機及びパイロツト信号検出装置 |
-
1984
- 1984-04-06 JP JP6948484A patent/JPS60213143A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206143A (en) * | 1981-06-12 | 1982-12-17 | Matsushita Electric Ind Co Ltd | Pilot signal detector |
| JPS5846739A (ja) * | 1981-08-31 | 1983-03-18 | レオナ−ド・ア−ル・カ−ン | 多重システムａｍステレオ受信機及びパイロツト信号検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0257742B2 (ja) | 1990-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60213143A (ja) | Ａｍステレオ方式自動判定回路 | |
| EP0301616A2 (en) | Digital phase-locked-loop clock extractor for bipolar signals | |
| CA1093161A (en) | Counting circuits for multifrequency tone detectors | |
| RU99100372A (ru) | Система обнаружения режима частично подавленной боковой полосы с гребенчатым фильтром | |
| US4839912A (en) | Switching circuit arrangement for monitoring a binary signal | |
| SU1185630A1 (ru) | Регенератор двоичных сигналов | |
| JPS5919511Y2 (ja) | ダイヤル信号判別装置 | |
| JPH01233629A (ja) | リソース管理回路 | |
| JPH06303101A (ja) | デジタルフィルタ | |
| JPH0575892A (ja) | 信号識別回路 | |
| SU1485242A2 (ru) | Многоканальное устройство для управления обслуживанием запросов | |
| SU1564616A1 (ru) | Параллельный накапливающий сумматор | |
| JPH0756505Y2 (ja) | オーディオ信号切り換え装置 | |
| JPH05203685A (ja) | 入力信号検出回路 | |
| JPS60219886A (ja) | 輝度信号搬送色信号分離装置 | |
| JPS6059415A (ja) | クロック断検出回路 | |
| JPH0832118B2 (ja) | デイジタル式音響遅延装置 | |
| JPS58178432A (ja) | 優先権選択切替装置 | |
| JPH05236521A (ja) | トーン検出回路 | |
| JPH0691141B2 (ja) | Ｌｓｉ動作速度制御方式 | |
| JPH0787064A (ja) | 警報検出回路 | |
| JPH02170750A (ja) | 異プロトコルネツトワークの共通線信号方式 | |
| EP0081294A2 (en) | Tone detector | |
| JPH0451102B2 (ja) | ||
| JPH0388416A (ja) | クロック断検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |