JPS60189235A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高密度、高速性を備えた半導体集積回路装置の
製造方法に関するものである。

従来例の構成とその問題点 半導体集積回路は、高密度化、高速化、低消費電力化が
進んでいるが、かかる装置において問題となるのが寄生
容量である。例えば、バイポーラ素子においては、コレ
クタと基板間に発生する寄生容量であり、ＭＯ８素子に
おいては、リース。

ドレインと基板間に発生する寄生容量である。この寄生
容量を削減することができれば、より高速で低消費電力
の半導体素子を形成することが可能である。そのためこ
の容量削減の方法として多くの試みが実施されてきた。

その−例は、単結晶の絶縁物基板たとえば、サファイア
などを使用して、そのトにシリコン層を気相成長させる
方法で通常Ｓ　ＯＳ　（５ｉｌｉＣｏｎＯｎＳａｐｈｉ
ｒｅ）と呼ばれている方法である。このＳＯ５基板を使
用し、そのシリコン気相成長層内に形成された素子は、
寄生容量も少なく優れた特長を有しているが、次の様な
欠点がある。

（１）基板として単結晶のサファイアを使用しているた
め高価である。

（２）素子製作のプロセスとして高温処理をする際にサ
ファイア基板からアルミナ（Ａ１２０３）が蒸発又は拡
散し、電気炉等を汚染させる。

この２点の欠点のため、ＳＯＳ基板は現在迄広く使用さ
れるに至っていない。

第２の従来例としては、シリコンの多孔質化により、基
板を絶縁物化する方法である。第１図はその製造工程を
示す断面図である。

第１図ａはｎ型シリコン基板１に高濃度のＰ型不純物層
２を形成し、この上にｎ型のエピタキシャル層３を気相
成長させ、エピタキシャル層３に選択的にＰ型不純物層
４を形成したものである。

次に、第１図すに示すように、Ｐ型不純物層２゜゛　４
を多孔質化させ多孔質領域６を形成する０ここで、多孔
質処理は通常、ＨＦ（沸酸）溶媒内で、電界を印加する
ことにより、ｐ型不純物層が選択的に多孔質化されるこ
とを利用している。この多孔質領域６は表面積が多いた
め、酸化されやすく、酸化処理をすることにより、容易
に酸化膜６に変化する（第１図Ｃ）。

第１図に示す方法で製造されたものは素子形成領域の側
面部と底面部が酸化されており、寄生容量も小さくなり
良好であるが、次の様な欠点を有する。

（１）高濃度のｐ型不純物層を埋込むため、気相成長さ
れた層に不純物が拡散されやすく、薄いｎ型層が形成さ
れにくい。

（２）第１図ａにおけるｐ型拡散層４の大きさく断面、
開孔口等）により多孔質化の状態が大きく作用される。

（３）酸化工程により多孔質領域は膨張し、多孔質領域
の大きさにより膜厚が均一とならない。

等の欠点が存在する０ 第３の従来例を第２図に示す。第２図ａにおいて１１は
シリコン基板、１２は選択的に開口された耐酸化性物質
たとえばシリコン窒化膜を示す。第２図すにおいてシリ
コン窒化膜１２をマスクにシリコン基板１１を異方性エ
ツチングたとえばＲ９Ｉ　、　Ｅ　、　（Ｒｅａｃｔｉ
ｖｅ　ｉｏｎ　ｅｔｃｈｉｎｇ　）により、はぼ垂直に
開口し、開口部１３を形成する。次に第２図Ｃにおいて
、全面にシリコン窒化膜１４を形成する。

第２図ｄにおいて、異方性エツチングによりシリコン窒
化膜１４を除去する。尚、側面に付着しているシリコン
窒化膜１４は異方性エツチングのために除去されない。

ここで開口部１３の底面にはシリコン基板１１が露出し
た状態となる。この後シリコン窒化膜１２．１４をマス
クとして酸化処理を行ない、酸化膜１６を形成する。（
第２図ｅ）尚、最適な条件と、活性領域の距離を狭くす
ると横に伸びた酸化膜１６同士は、活性領域１６下部で
接続することになる。

この従来例は、活性領域の側面及び底面に分離酸化膜を
形成でき、寄生容量の削減には効果があるが、次のよう
な欠点がある。

（１）活性領域の下部において酸化膜を接続するために
は、酸化時間を十分に長くする必要があり酸化部分の膨
張による結晶欠陥の発生が問題となる。

（２）活性領域の下部の横方向の酸化と供に上方向の酸
化も同程度進み、活性領域の面積の縮小が生じる。

発明の目的 本発明は素子形成領域の側面ばかりでなく、底面にも絶
縁膜を形成できる半導体装置の製造方法を提供せんとす
るものである。

発明の構成 本発明の半導体装置の製造方法は、面方位（１００）の
半導体基板に形成した開口部に選択的に耐酸化性被膜を
形成し、この被膜をマスクとして半導体基板ｆ：面方位
異方性エツチングした後、基板を選択的に酸化し、底面
及び側面が酸化膜で包囲された活性領域を形成するもの
である。

実施例の説明 〔実施例１〕 第３図は本発明の一実施例を示す工程断面図である。第
３図ａで、３１は結晶面方位が１００のシリコン基板で
ある。基板の分離領域となる部分を選択的にエツチング
し、開口部３２を形成する０エツチング方法は異方性の
強いドライエツチングたとえば反応性・イオンエツチン
グ（Ｒ，Ｉ、Ｅ）法を使って行ない、開口部３２は垂直
なエツチング形状となる。次に全面に熱酸化膜３３を形
成した後耐酸化性被膜、たとえばシリコン窒化膜３４を
真空蒸着法で付着させる。真空蒸着法は垂直性が良い為
、開口部３２のある深さ以上の側面にはシリコン窒化膜
は付着しない。崗、直線性の非常に優れた斜めビーム蒸
着法を用いても同様の形状が得られる。次に第３図すに
示す如く、シリコン窒化膜３４をマスクに酸化膜３３を
エツチングし、開口部３３の底部及び側面の一部に基板
３１を露出させる。次に第３図Ｃに示す如く、基板３１
をアルカリ性水溶液、たとえは水酸化カリウム（ＫＯＨ
）。

エチレンジアミンビロカテユール、ヒドラジンピ口カチ
ュール等でエツチングし、開口部３３を形成する。開口
部３３の底面及び側面は供に１００の面方位を有し、Ｋ
ＯＨ液はシリコン基板の１００面のエツチング速度が１
１１面よりも２桁程度速い為、面方位異方性なエツチン
グ形状を示し、開口部３６が形成される。尚、側面の横
方向のエツチングは１１１面が５４．７°で交差した時
点でストツクし、上方向のサイドエッチは生じない。次
に第３図ｄに示す如く、シリコン窒化膜３４をマスクに
酸化処理を行ない、開口部３５に酸化膜３６を形成する
。尚、活性領域の幅と横方向のエツチング量、及び適当
な酸化時間により開口部３５の横方向に伸びた酸化膜３
６同士は２、活性領域３７の下部で接続することになる
０この後、通惚東削め込み法により開口部３２に多結晶
シリコン膜３８を埋め込み、シリコン窒化膜３４をマス
クとして多結晶シリコン膜上に酸化膜３９を形成する。

（第３図ｅ） 以」二の工程により活性領域３７が酸化膜で囲まれた構
造が得られる。尚、開口部３６は活性領域３７の下部の
基板の一部をエツチングして形成されているため分離酸
化膜を活性領域底部で接続させるのに要する横方向の酸
化量を小さくでき、酸化部分の膨張に伴う歪の発生は少
なくでき、かつ活性領域の体積の縮少も小さい０ 〔実施例２〕 第４図は本発明の他の実施例を示す工程断面図である。

第４図ａで４１は結晶面方位が１００のシリコン基板で
ある。４２は熱酸化膜、４３は耐酸化性被膜たとえばシ
リコン窒化膜で、分離領域になる部分のみを選択的に開
口し、そこから基板４１をエツチングする。エツチング
方法は異方性の強いドライエッチ法たとえば反応性イオ
ンエツチング（１（，１，Ｅ）を使って行ない垂直な開
口部４４を形成する。次に第４図すに示す如く、シリコ
ン窒化膜４３をマスクとして熱酸化を行ない酸化膜４５
を形成する。その後全面にシリコン窒化膜４６を減圧Ｃ
ＶＤ法で形成する。尚、減圧ＣＶＤ法でのシリコン窒化
膜の生成は開口部４４の側面にシリコン窒化膜を均質に
付着させるためである。その後、Ｒ，Ｉ　、Ｅ法で異方
性の強いエツチングを行なうと、開口部４４の側壁部の
シリコン窒化膜４６のみを残して開口部底面のシリコン
窒化膜が除去される。（第４図Ｃ）この後酸化膜４６を
除去し、基板４１を異方性の強いエツチングでエツチン
グを行ない、垂直な開口部４７を形成すん（第４図ｄ）
次に、実施例１と同様に、第４図ｅに示す如く基板４１
をアルカリ水溶液で面方位異方性エツチングし開口部４
８を形成する。次に、第４図正に示す如く、シリコン窒
化膜４３．４６ｆマスクに酸化処理を行ない、開口部４
８に酸化膜４９を形成し、活性領域５０の下部で接続さ
せる０この後、通常の溝埋め込み法により、開口部６１
に多結晶シリコン膜５２を埋め込み、多結晶シリコン膜
上に酸化膜６３を形成する。（第４図ｑ）以上の工程に
より、活性領域６ｏが酸化膜で囲まれた構造が得られる
。

ある。第６図ａにおいて、６１は面方位１００のシリコ
ン基板である。６２は熱酸化膜、６３はシリコン窒化膜
、６４はＣＶＤ酸化膜で、分離領域となる部分のみを選
択的に開口し、そこから基板をＲｏｌ、Ｅ　法で異方性
エツチングし垂直な開口部６５を形成する。次にシリコ
ン窒化膜６３をマスクに開口部６５に熱酸化膜６６を形
成した後、第２の実施例で詳述した如く開口部側面にシ
リコン窒化膜６７ＣＶＤ酸化膜６８を形成する。（第６
図ｂ）次に開口部底部に露出した基板６１をＲｌＩ、Ｅ
法で異方性エツチングし開口部６９を形成すん（第６図
Ｃ）次に、シリコン窒化膜Ｔｏを全面に減圧ＣＶＤ法で
形成する。（第５図ｄ）次に、Ｒ，Ｉ、Ｅ、法を用いて
異方性エツチングを行ない、開口部側面のみにシリコン
窒化膜７０ｉ残し、開口部底面のシリコン窒化膜を除去
する。（第６図ｅ） 次に、シリコン窒化膜７ｏをマスクに熱酸化膜７１を開
口部底面に形成する。゛（第５図正）次に、シリコン窒
化膜７ｏを除去すると、開口部６９の側面に基板が露出
される。（第５図ｑ）次に、酸化膜６８，７１をマスク
に基板６１ｔ−アルカリ性水溶液で面方位異方性エツチ
ングし開口部７２を形成する。（第６図ｈ）次に、シリ
コン窒化膜６３．６７をマスクに酸化処理を行ない、開
口部７２に酸化膜７３を形成し、活性領域７４の下部で
接続させる。（第５図正）この後、通常の溝埋め込み法
により、多結晶シリコン膜７６を開口部７５に埋め込み
、多結晶シリコン膜７６上に酸化膜７７を形成する。（
第５図ｊ） 以上の工程により、活性領域７５が酸化膜で囲まれた構
造が得られる。

本実施例の場合は、開口部６９の底面に酸化膜７１が形
成されているため、基板開口部の側面のみがエツチング
され、エツチングは互いの１１１面が交差するまで進み
、それ以後はほとんど進まないので、制御性が非常に優
れている。尚、横方開口部６９の下方向のエツチングが
されないので、酸化膜７３の形成後における開口部７５
の深さを浅くすることができ、開口部７６の多結晶シリ
コン膜の埋め込み工程を容易にできる。

以上の実施例で得られた活性領域は、バイポーラ集積回
路、ＭＯ８型集積回路、固体撮像素子、メモリー素子等
に使用でき、一般的な５ＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　
Ｉｎ５ｕｌａｔｏｒ）デバイスと同様な用途が期待され
る。第６図は本発明で得られた活性領域に０ＭＯ３）ラ
ンジスタを形成した応用例を示したものである。８１は
分離酸化膜、８２はｎチャネルＭＯ３のソース・ドレイ
ン領域、８３はＰチャネルＭＯ３のソース・ドレイン領
域、８４はへ２電極である。各トランジスタは酸化膜８
１で囲まれているため完全に電気的に分離されているの
で、ラッチアップの原因となる寄生トランジスタの電流
パスができない、いわゆる完全ラッチアップフーリーな
構造となる。また、α線によるソフトエラーの防止の効
果も期待される。

発明の効果 本発明によれば活性領域の側面及び底面に分離酸化膜を
容易に形成でき、しかも、 （１）活性領域が単結晶基板と同一であるため、結晶性
が優れている。

（２）絶縁膜がシリコンの熱酸化膜であるため、膜のち
密性に優れ、活性領域であるシリコンとの界面での界面
準位が少ない。

（３）予め活性領域下部の基板の一部をエツチング除去
しておくため、分離酸化膜を活性領域底部で接続させる
のに要する横方向の酸化量を小さくでき、酸化部分の膨
張に伴う歪の発生を少なくでき、かつ活性領域の縮小も
少ない。

等の効果を有し、工業的両値の高いものである。

【図面の簡単な説明】

第１図ＦＡ　−Ｃは第２の従来例を示す工程断面図、第
２図ａ　−’−ｅは第３の従来例を示す工程断面図、第
３図ａ　−’−’　ｅは本発明の第１の実施例を示す工
程断面図、第４図ａ−ｇは本発明の第２の実施例を示す
工程断面図、第６図ａ　−ｊは本発明の第３の実施例を
示す工程断面図、第６図は本発明の応用例を示す０ＭＯ
３）、、ランジスタの構造断面図である０ ３４・・・・・シリコン窒化膜、３６・川・・シリコン
酸化膜、３８・・・・多結晶シリコン膜。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第　
１　図 第　２ａｌ 第２ＦＡ 第３図 第３国 ＠　４　図 ！４　図 第　５　ｒＡ 第５図 第６図 ４

Claims (6)

【特許請求の範囲】
1. （１）結晶面方位が（１００）の半導体基板の表面に複
   数個の垂直な第１の開口部を形成する工程と、前記半導
   体基板の表面及びそれと接続する前記第１の開口部側面
   の一部に耐酸化性被膜を形成する工程と、前記第１の開
   口部に露出した前記半導体基板を面方位異方性エツチン
   グし第２の開口部を形成する工程と、前記耐酸化性被膜
   をマスクとして前記第２の開口部に酸化膜を形成する工
   程と、前記第１の開口部に前記耐酸化性被膜を介して絶
   縁物を埋め込む工程とを含むことを特徴とする半導体装
   置の製造方法。
2. （２）隣接した第２の開口部に満たされた酸化膜同志が
   互いに接続されていることを特徴とする特許請求の範囲
   第１項記載の半導体装置の製造方法。
3. （３）第２の開口部が、半導体基板の面方位が（１００
   ）を有する面のエツチング速度が最も早いエッチャント
   を用いてエツチングして形成さｎていることを特徴とす
   る特許請求の範囲第１項記載の半導体装置の製造方法。
4. （４）結晶面方位が（１００）の半導体基板の表面に複
   数個の垂直な第１の開口部を形成する工程と、前記半導
   体基板の表面及びそれと接続する前記第１の開口部側面
   の一部に耐酸化性被膜を形成する工程と、前記第１の開
   口部底部に耐エツチング性被膜を形成する工程と、前記
   第１の開口部側面に露出した前記半導体基板を面方位異
   方性エツチングし、第２の開口部を形成する工程と、前
   記耐酸化性被膜をマスクとして前記第２の開口部に酸化
   膜を形成する工程と、前記第１の開口部に前記耐酸化性
   被膜を介して絶縁物を埋め込む工程とを含むことを特徴
   とする半導体装置の製造方法。
5. （５）隣接した第２の開口部に満たされた酸化膜同志が
   互いに接続されていることを特徴とする特許請求の範囲
   第４項記載の半導体装置の製造方法。
6. （６）第２の開口部が、半導体基板の面方位が（１ｏｏ
   ）を有する面のエツチング速度が最も早いエッチャント
   を用いてエツチングして形成されていることを特徴とす
   る特許請求の範囲第４項記載の半導体装置の製造方法。