JPS60182280A - Picture processor - Google Patents
Picture processorInfo
- Publication number
- JPS60182280A JPS60182280A JP59036119A JP3611984A JPS60182280A JP S60182280 A JPS60182280 A JP S60182280A JP 59036119 A JP59036119 A JP 59036119A JP 3611984 A JP3611984 A JP 3611984A JP S60182280 A JPS60182280 A JP S60182280A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- vertical
- interpolation
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 23
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 239000000523 sample Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Record Information Processing For Printing (AREA)
- Television Signal Processing For Recording (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、画像処理装置、特に簡単な構成によってプ
リントサイズの切替えを可能にしたビデオプリンタに関
する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an image processing device, and particularly to a video printer that allows switching of print sizes with a simple configuration.
ビデオ画像を処理する従来のビデオプリンタの構成例の
ブロック図を第1図に示す。入力のビデオ信号1は、A
/D変換器2によりディジタル信号に変換され、画像処
理回路3でプリント用信号に処理され、プリンタ4にお
いてプリントされる。A block diagram of an example configuration of a conventional video printer for processing video images is shown in FIG. Input video signal 1 is A
The signal is converted into a digital signal by the /D converter 2, processed into a print signal by the image processing circuit 3, and printed by the printer 4.
次に、この装置を使ってプリントサイズを切替えた場合
を想定する。第2図は、画像データのサンプル点の数を
元の2倍にしてプリントサイズを2倍(面積で4倍)に
した状態を示し、この場合のビデオプリンタの構成ブロ
ック図を第3図に示す。第3図において、第2図と同一
(相当)構成は同一符号で示し、入力ビデオ信号1は、
A/D変換器2によりディジタル信号に変換され、補間
回路10によりデータの補間を行う。補間されたデータ
は、画像処理回路3によりプリンタ用信号に処理され、
プリンタ4においてプリントされる。Next, assume that this device is used to switch print sizes. Figure 2 shows a state where the number of sample points of image data is doubled and the print size is doubled (four times the area). Figure 3 shows the configuration block diagram of the video printer in this case. show. In FIG. 3, the same (equivalent) configuration as in FIG. 2 is indicated by the same reference numerals, and the input video signal 1 is
The A/D converter 2 converts the data into a digital signal, and the interpolation circuit 10 interpolates the data. The interpolated data is processed into printer signals by the image processing circuit 3,
The image is printed by the printer 4.
補間回路10においては、第2図における各画像データ
5.6からそれぞれ画像データ?、8.9に変換してい
る。画像データ7は、画像データ5と同じ、また画像デ
ータ9は、画像データ6に同じとし、中間の画像データ
8は、各画像データ5゜6との補間したもので、リニア
補間の場合は、画像データ5と6との和をとり、これを
2で除したものを画像データ8としている。以上のよう
な構成により補間を行い、画像のプリントサイズの切替
えを行っている。In the interpolation circuit 10, image data ? , 8.9. Image data 7 is the same as image data 5, image data 9 is the same as image data 6, and intermediate image data 8 is interpolated with each image data 5°6. In the case of linear interpolation, Image data 8 is obtained by taking the sum of image data 5 and 6 and dividing the sum by 2. The configuration described above performs interpolation to switch the print size of an image.
しかしながら、このような補間は、画面の水平方向、垂
直方向共に、最低2画素の加算、除算を行うため、メモ
リ、加算器、除算器を必要とし、ハードウェアが複雑、
高価となり、またデータ処理のタイミングも複雑化する
という欠点があった。However, since such interpolation adds and divides at least two pixels in both the horizontal and vertical directions of the screen, it requires memory, adders, and dividers, and the hardware is complicated.
This method has the drawbacks of being expensive and complicating the timing of data processing.
本発明は、以上のような問題点にかんがみてなされたも
ので、簡単な構成によって、ビデオプリンタのプリント
サイズの切替えを可能にしようとするものである。The present invention has been made in view of the above-mentioned problems, and is intended to enable switching of the print size of a video printer with a simple configuration.
以下に本発明を図面に基づいて説明する。第4図は、本
発明の一実施例の構成ブロック図で、第1図および第3
図と同一(相当)構成は同一符号で示す。入力ビデオ信
号1は、A/D変換器2によりディジタル信号に変換さ
れ、垂直補間器11に入力している。この垂直補間器1
1は、サイズ切替信号13の制御により垂直補間の有無
が選択され、プリントサイズが小さい場合は補間がなく
、プリントサイズが大きい場合には補間を行うように垂
直補間器11は動作するようにしてあり、この垂直補間
器の出力は、画像処理回路3によりプリント用信号に信
号処理され、プリンタ4においてプリントされる。The present invention will be explained below based on the drawings. FIG. 4 is a block diagram of an embodiment of the present invention, and FIG.
The same (equivalent) configuration as in the figure is indicated by the same reference numeral. An input video signal 1 is converted into a digital signal by an A/D converter 2 and input to a vertical interpolator 11 . This vertical interpolator 1
1, the presence or absence of vertical interpolation is selected by controlling the size switching signal 13, and the vertical interpolator 11 operates so that there is no interpolation when the print size is small and interpolation is performed when the print size is large. The output of this vertical interpolator is subjected to signal processing by the image processing circuit 3 into a signal for printing, and is printed by the printer 4.
また、サイズ切替信号13は、タイミング発生器12を
制御し、小さいプリントサイズの場合は、水平方向のサ
ンプリング数が少く、大きなプリントサイズの場合は、
水平方向のサンプリング数が多くなるようにしている。Further, the size switching signal 13 controls the timing generator 12, and in the case of a small print size, the number of horizontal samplings is small, and in the case of a large print size,
The number of horizontal samplings is increased.
タイミング発生器12のこの出力により、A/D変換器
2の画像のサンプリングタイミングが制御されている。This output of the timing generator 12 controls the image sampling timing of the A/D converter 2.
以上説明したように、普通のプリントサイズの場合は、
画像の水平方向のサンプリング数は少く、垂直方向の補
間も行っていない。プリントサイズが大きくなったとき
、画像の水平方向のサンプリング数は、プリントサイズ
に応じて増加して垂直方向の補間も行っている。したが
って、プリントナイス9J替信号13によって、プリン
トサイズを3−
切替えることが可能となる。As explained above, for normal print sizes,
The number of samples in the horizontal direction of the image is small, and no interpolation is performed in the vertical direction. When the print size increases, the number of horizontal samplings of the image increases in accordance with the print size, and interpolation in the vertical direction is also performed. Therefore, the print size can be switched from 3 to 3 using the print nice 9J switching signal 13.
第5図に、前記タイミング発生器12の回路構成例を示
す。この図は、水平方向にサンプリングする場合の実施
例で、14は、ビデオ信号に同期した垂直同期信号VD
、’Igは、A/r)変換のスタート信号である。15
.17はそれぞれD−FF(D型7リツブ70ツブ)回
路、16はNANDAND回路ト)、19はAND回路
で、これら各回路によりAND回路19からは、第6図
の各信号タイミングチャートに示すように、A/D変換
スタート信号18が立上ってから、2つの垂直同期信号
14.voが出力される。これにより、インタレースを
行うTV信号の1フレームをA/D変換信号から垂直同
期信号に同期して取出している。FIG. 5 shows an example of the circuit configuration of the timing generator 12. This figure shows an example in which sampling is performed in the horizontal direction, and 14 is a vertical synchronization signal VD synchronized with the video signal.
, 'Ig is a start signal of A/r) conversion. 15
.. 17 is a D-FF (D-type 7 ribs, 70 ribs) circuit, 16 is a NAND AND circuit), and 19 is an AND circuit, and these circuits output signals from the AND circuit 19 as shown in the timing chart of FIG. After the A/D conversion start signal 18 rises, the two vertical synchronizing signals 14. vo is output. As a result, one frame of the TV signal to be interlaced is extracted from the A/D conversion signal in synchronization with the vertical synchronization signal.
20は、ビデオ信号に同期した水平同期信号HD、21
.25はそれぞれAND回路、22は、M個のプリセッ
ト値をプリセットするプリセット回路、23.27はプ
リセッタブル・ダウンカウンタ、24はインバータ、2
6は、N個のブリセ4−
ット値をプリセットするプリセット回路である。20 is a horizontal synchronization signal HD synchronized with the video signal; 21
.. 25 is an AND circuit, 22 is a preset circuit for presetting M preset values, 23.27 is a presettable down counter, 24 is an inverter, 2
6 is a preset circuit for presetting N brisset values.
プリセッタブル拳カウンタ23は、第7図の各信号タイ
ミングチャートに示すように、M個の水平同期信号HD
を数え、これを垂直のブランキングに対応した数にする
。また、プリセッタブル0カウンタ27は、N個の水平
同期信号HDを数え、これが垂直方向の画像のサンプリ
ング数となる。The presettable fist counter 23 receives M horizontal synchronization signals HD as shown in the signal timing chart of FIG.
, and make this the number corresponding to the vertical blanking. Further, the presettable 0 counter 27 counts N horizontal synchronizing signals HD, which becomes the number of vertical image samplings.
、したがって、各回路21〜27の構成により、AND
回路25からは、画像の垂直方向のサンプル数と同じN
個の水平同期信号が得られる。, Therefore, depending on the configuration of each circuit 21 to 27, AND
From the circuit 25, N is equal to the number of samples in the vertical direction of the image.
horizontal synchronization signals are obtained.
また、28.34はそれぞれインバータ、29はNAN
DAND回路は、タップ付きディレーラインDL、31
はOR回路、32.33はAND回路で、以上の構成に
より、第8図の各信号タイミングチャートに示すように
、OR回路31からは、インバータ28の出力信号に同
期した発振出力が得られる。すなわち、NAND回路2
9、ディレーライン30でゲーテッドオシレータが構成
される。この発振周波数は、サイズ切替信号13により
、タップ付きディレーライン30のタップ出力を選択し
て周波数を選んでいる。すなわち、通常プリントサイズ
の場合はタップ■2にして発振周波数を低くシ、大きな
プリントサイズの場合はタップT、にして発振周波数を
高くしている。Also, 28 and 34 are inverters, and 29 is NAN.
The DAND circuit includes a tapped delay line DL, 31
is an OR circuit, and 32 and 33 are AND circuits. With the above configuration, an oscillation output synchronized with the output signal of the inverter 28 can be obtained from the OR circuit 31, as shown in the signal timing chart of FIG. That is, NAND circuit 2
9. The delay line 30 constitutes a gated oscillator. This oscillation frequency is selected by selecting the tap output of the tapped delay line 30 using the size switching signal 13. That is, for a normal print size, tap 2 is set to lower the oscillation frequency, and for a large print size, tap T is set to raise the oscillation frequency.
さらにまた、35.39はそれぞれAND回路、36は
プリセット値りを設定するプリセット回路、37.41
はそれぞれプリセッタブルダウンカウンタ、38はイン
バータ、39はAND回路、40はプリセット値Pを設
定するプリセット回路である。上記プリセッタブルダウ
ンカウンタ37は、プリセット値りを数える。これは、
水平同期信号HDから水平ブランキング時間を設定する
ことになり、プリントサイズにより発振周波数が変るた
め、プリセット回路36のプリセット値りを変えること
により、水平ブランキング時間を一定にしている。また
、プリセッタブルダウンカウンタ41は、プリセット値
Pをカウントし、水平方向のサンプリング数を設定する
ことになる。これら各信号のタイミングチャートを第9
図に示す。すなわち、プリントサイズの切替に伴い、前
記プリセット値Pを変えることにより、水平方向のサン
プリング数を決定している。Furthermore, 35.39 is an AND circuit, 36 is a preset circuit for setting a preset value, and 37.41
are respectively presettable down counters, 38 is an inverter, 39 is an AND circuit, and 40 is a preset circuit for setting a preset value P. The presettable down counter 37 counts up to a preset value. this is,
The horizontal blanking time is set from the horizontal synchronizing signal HD, and since the oscillation frequency changes depending on the print size, the horizontal blanking time is made constant by changing the preset value of the preset circuit 36. Further, the presettable down counter 41 counts the preset value P and sets the number of samplings in the horizontal direction. The timing chart of each of these signals is shown in
As shown in the figure. That is, the number of samples in the horizontal direction is determined by changing the preset value P as the print size is changed.
以上説明したように、A/D変換スタート信号18が入
力されると、それから垂直同期信号VDに同期した1フ
レ一ム間、垂直、水平ブランキング期間を除く期間、入
力ビデオ信号1を水平方向にサンプリングする制御信号
パルス42を発生することができる。また、プリントサ
イズ切替信号13により、水平方向のサンプリング数を
変え、なおかつ、同じ水平方向のビデオ信号をサンプリ
ングすることが可能である。As explained above, when the A/D conversion start signal 18 is input, the input video signal 1 is transferred in the horizontal direction for one frame synchronized with the vertical synchronization signal VD, excluding the vertical and horizontal blanking periods. A control signal pulse 42 can be generated to sample the signal. Further, by using the print size switching signal 13, it is possible to change the number of samples in the horizontal direction and sample the same video signal in the horizontal direction.
なお、プリントサイズをX倍にするには、発振周波数を
X倍とし、水平方向のカウンタ37,41のプリセット
値をX倍にすればよい。Note that in order to increase the print size by X, the oscillation frequency may be increased by X, and the preset values of the horizontal counters 37 and 41 may be increased by X.
第10図に、タイミング発生器12の他の回路構成実施
例を示し、第5図と同一(相当)構成は同一符号で表わ
し、重複説明は省略する。FIG. 10 shows another circuit configuration example of the timing generator 12, in which the same (corresponding) configurations as those in FIG. 5 are denoted by the same reference numerals, and redundant explanation will be omitted.
この実施例は、ビデオ信号のサンプリングを垂直方向に
行った場合で、43はAND回路、447−
はプリセット値2Rを設定するプリセット回路、45は
プリセッタブルダウンカウンタである。上記各回路43
〜45は、第11図の各信号タイミングチャートに示す
ように、プリセッタブルダウンカウンタ45でプリセッ
ト値2Rが数えられ、AND回路43から2R個の垂直
同期信号が得られる。このプリセット値の2R個の意味
は、水平方向のサンプリング数をRとすると、テレビ信
号を1フレ一ム分サンプリングするには、2フィールド
分サンプリングしなければならず、2垂直期間で始めて
垂直方向1ライン分のデータをサンプリングすることが
できることを示すものである。In this embodiment, the video signal is sampled in the vertical direction, and 43 is an AND circuit, 447- is a preset circuit for setting a preset value 2R, and 45 is a presettable down counter. Each of the above circuits 43
45, as shown in the signal timing chart of FIG. 11, the preset value 2R is counted by the presettable down counter 45, and 2R vertical synchronization signals are obtained from the AND circuit 43. The meaning of 2R preset values is that if the number of samplings in the horizontal direction is R, then in order to sample one frame of a television signal, two fields must be sampled, and starting with two vertical periods, This shows that data for one line can be sampled.
したがって、水平方向に8個サンプリングするには、R
の2倍の垂直期間が必要となる。また、プリントサイズ
の変更は、水平方向のサンプリング点を変えるこ七であ
るから、このプリセット値44を変えることにより可能
となる。Therefore, to sample 8 horizontally, R
A vertical period twice as long as 1 is required. Furthermore, since the print size can be changed by changing the sampling point in the horizontal direction, it is possible to change the print size by changing the preset value 44.
つぎに、AND回路21からプリセッタブルカウンタ2
7までの回路構成は、前記第5図における水平方向サン
プリングの場合と同様に、垂直力8−
向のサンプリングを決定している。Next, from the AND circuit 21, the presettable counter 2
The circuit configuration up to 7 determines sampling of the vertical force in the 8-direction, similar to the case of horizontal sampling in FIG.
また、インバータ28からOR回路31までの回路構成
も、第5図における水平方向サンプリングの場合と同様
に、水平同期信号に位相の同期した発振器を構成してい
る。46はプリセット値2Qを設定するプリセット回路
を示し、47はプリセッタブル・アップカウンタ、48
はプリセッタブル・ダウンカウンタである。プリセッタ
ブル・アップカウンタ47は、垂直同期信号をカウント
し、その出力をプリセッタブル・ダウンカウンタ48の
プリセット値となるようにしている。Further, the circuit configuration from the inverter 28 to the OR circuit 31 also constitutes an oscillator whose phase is synchronized with the horizontal synchronization signal, as in the case of horizontal sampling in FIG. 46 indicates a preset circuit for setting a preset value 2Q, 47 a presettable up counter, 48
is a presettable down counter. The presettable up-counter 47 counts the vertical synchronization signal, and its output becomes the preset value of the presettable down-counter 48.
上記プリセッタブル・ダウンカウンタ48は、プリセッ
ト値から、OR回路31出力の発振出力をカウントダウ
ンし、Oになったときにサンプリングパルス42′を出
力している。なお、垂直方向のサンプリングは、既述の
ように、2フィールド分のサンプリングができるので、
プリセッタブル・アップカウンタ47の出力の1/2、
すなわちILSB(最下位ビット)をなくした値を、プ
リセッタブル・ダウンカウンタ48のプリセット値とし
ている。また、プリセッタブル・アップカウンタ47の
プリセット回路46のプリセット値もQの2倍の2Q個
となっている。これら各信号のタイミングチャートを第
12図に示す。The presettable down counter 48 counts down the oscillation output from the OR circuit 31 from a preset value, and when it reaches O, outputs a sampling pulse 42'. In addition, as mentioned above, vertical sampling can sample two fields, so
1/2 of the output of the presettable up counter 47,
That is, the value with the ILSB (least significant bit) removed is set as the preset value of the presettable down counter 48. Further, the preset values of the preset circuit 46 of the presettable up counter 47 are also twice Q, which is 2Q. A timing chart of each of these signals is shown in FIG.
A/Dスタート信号18が入力してからの垂直同期信号
の数をSとすると、サンプリングパルス42′は、AN
D回路25からの水平同期信号が入力されてから、OR
回路31出力の発振出力を、(Q+S/2 )個数えた
ときに発生する。なお、このSは、Q≦S(Rまでの数
をとることになる。If the number of vertical synchronization signals after the input of the A/D start signal 18 is S, then the sampling pulse 42' is
After the horizontal synchronization signal from the D circuit 25 is input, the OR
This is generated when (Q+S/2) oscillation outputs from the circuit 31 are counted. Note that this S takes a number up to Q≦S(R).
以上説明したように、垂直方向へのサンプリングも、プ
リントサイズの制御により、水平方向のサンプリング数
を変更することにより可能となる。As explained above, sampling in the vertical direction is also possible by controlling the print size and changing the number of samples in the horizontal direction.
以上、各実施例を用いて説明してきたように、本発明に
よれば、ビデオ信号をプリントする画像処理装置におい
て、プリントサイズを切替える場合、垂直方向のデータ
は、補間によりデータを増加させるが、水平方向に対し
ては、サンプリング点を増加してデータを増加させるよ
うに構成したため、従来のように水平方向の補間に伴う
メモリ、加算器、除算器等が不必要となり、システムの
構成を簡単化し、ハードウェアのコストアップを避ける
ことがでざる。As described above using each embodiment, according to the present invention, when switching the print size in an image processing apparatus that prints a video signal, data in the vertical direction is increased by interpolation. In the horizontal direction, the data is increased by increasing the number of sampling points, which eliminates the need for memory, adders, dividers, etc. associated with horizontal interpolation, simplifying the system configuration. It is possible to avoid an increase in hardware costs.
また、プリントサイズを切替えたとき、水平方向のサン
プルのスタート点と、サンプリング数とをプリセットで
きるため、プリントサイズが変ってもビデオ信号の取込
めるデータの範囲を同一にすることができるという効果
がある。Additionally, when you change the print size, you can preset the horizontal sample start point and sampling number, which has the effect of keeping the data range that can be captured in the video signal the same even if the print size changes. be.
第1図は、従来のビデオプリンタの構成例のブロック図
、第2図は、画像データのサンプル点を倍増した場合の
説明図、第3図は、その場合のビデオプリンタ構成ブロ
ック図、第4図は、本発明のビデオプリンタの一実施例
の構成ブロック図、第5図は、タイミング発生器の回路
構成図、第6図ないし第9図は、それぞれ各信号のタイ
ミングチャート、第10図は、タイミング発生器の別の
回路構成例、第11図および第12図は、それぞれ各信
号のタイミングチャートである。
11−
1・・・・・・・・・ビデオ信号
2・・・・・・・・・A/D変換器
3・・・・・・・・・画像処理装置(ビデオプリンタ)
4・・・・・・・・・プリンタ
11・・・・・・垂直補間器
12・・・・・・タイミング発生器
13・・・・・・サイズ切替信号
14・・・・・・垂直同期信号
20・・・・・・水平同期信号
30・・・・・・タップ付きディレーライン42’・・
・・・・サンプリングパルス12−
−
菅
へ〜8
〉FIG. 1 is a block diagram of an example of the configuration of a conventional video printer, FIG. 2 is an explanatory diagram when the sample points of image data are doubled, FIG. 3 is a block diagram of the configuration of a video printer in that case, and FIG. 5 is a block diagram of the configuration of an embodiment of the video printer of the present invention, FIG. 5 is a circuit configuration diagram of a timing generator, FIGS. 6 to 9 are timing charts of each signal, and FIG. , another example of the circuit configuration of the timing generator, and FIGS. 11 and 12 are timing charts of each signal, respectively. 11- 1...Video signal 2...A/D converter 3...Image processing device (video printer)
4...Printer 11...Vertical interpolator 12...Timing generator 13...Size switching signal 14...Vertical synchronization Signal 20...Horizontal synchronization signal 30...Tapped delay line 42'...
...Sampling pulse 12--To Suga~8〉
Claims (1)
ントサイズの切替えを、サンプリングタイミング発生用
発振器の発振周波数を変化させることによりサンプリン
グの数を変化させることによって行うよう構成したこと
を特徴とする画像処理装置。An image processing apparatus for printing a video signal, characterized in that the print size is changed by changing the number of samplings by changing the oscillation frequency of a sampling timing generation oscillator.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59036119A JPS60182280A (en) | 1984-02-29 | 1984-02-29 | Picture processor |
US06/704,933 US4851922A (en) | 1984-02-29 | 1985-02-25 | Video signal processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59036119A JPS60182280A (en) | 1984-02-29 | 1984-02-29 | Picture processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60182280A true JPS60182280A (en) | 1985-09-17 |
JPH0345955B2 JPH0345955B2 (en) | 1991-07-12 |
Family
ID=12460886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59036119A Granted JPS60182280A (en) | 1984-02-29 | 1984-02-29 | Picture processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60182280A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6221683U (en) * | 1985-07-25 | 1987-02-09 | ||
JPS63237959A (en) * | 1987-03-27 | 1988-10-04 | Yokogawa Electric Corp | Video printer |
-
1984
- 1984-02-29 JP JP59036119A patent/JPS60182280A/en active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6221683U (en) * | 1985-07-25 | 1987-02-09 | ||
JPS63237959A (en) * | 1987-03-27 | 1988-10-04 | Yokogawa Electric Corp | Video printer |
Also Published As
Publication number | Publication date |
---|---|
JPH0345955B2 (en) | 1991-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0794525B1 (en) | Pixel conversion apparatus | |
US5898328A (en) | PLL circuit having a switched charge pump for charging a loop filter up or down and signal processing apparatus using the same | |
US4851922A (en) | Video signal processing apparatus | |
JPH118839A (en) | Video signal converter | |
JP2974301B2 (en) | Trigger generation circuit and waveform display device | |
JPS60182280A (en) | Picture processor | |
JP3154190B2 (en) | General-purpose scanning cycle converter | |
JPS60182281A (en) | Picture processor | |
JPH0793709B2 (en) | Television receiver | |
JPH05249942A (en) | Picture sampling device of computer output image | |
JP3406432B2 (en) | Liquid crystal video display device and video signal processing circuit of video display device | |
JP2621534B2 (en) | Synchronous signal generator | |
EP0486012B1 (en) | Image reduction processing apparatus | |
JPH05284422A (en) | Vertical image reduction device | |
JP2505589B2 (en) | Hi-vision receiver time axis expansion device | |
KR0158651B1 (en) | Digital PI Zoom System | |
JP2539919B2 (en) | HDTV receiver time axis compression device | |
JP2000092373A (en) | Camera system and its control method | |
JPH07336593A (en) | Image processing unit | |
JP2711142B2 (en) | Time expansion circuit | |
JPS6129290A (en) | Clock signal generator circuit | |
JPH05252438A (en) | Video signal sampling control circuit | |
JPH074023B2 (en) | TV image enlargement method | |
JP2629834B2 (en) | Delay error correction device | |
JPH01143575A (en) | Double speed converter |