JPS60180143A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60180143A JPS60180143A JP3553184A JP3553184A JPS60180143A JP S60180143 A JPS60180143 A JP S60180143A JP 3553184 A JP3553184 A JP 3553184A JP 3553184 A JP3553184 A JP 3553184A JP S60180143 A JPS60180143 A JP S60180143A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- spin
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000011521 glass Substances 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 36
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は半導体装置に関し、特に多層配線構造を有する
半導体装置に関する。
半導体装置に関する。
(従来技術)
近年、半導体装置は高集積化の方向にあり、そのため配
線も微細化、多層化技術が不可欠になって来ている。配
線の微細化には近年急速に進歩したドライエツチング技
術が用いられ、多層化についても種々検討されている。
線も微細化、多層化技術が不可欠になって来ている。配
線の微細化には近年急速に進歩したドライエツチング技
術が用いられ、多層化についても種々検討されている。
第1図は従来の半導体装置の2層配線の断面図である。
図において401はシリコン基板、402はシリコン酸
化膜、404はシリコン酸化膜402上に形成された第
1層のアルミニウム配線、410は電気絶縁膜で第1層
配線溝体411と第2層の配線導体を絶縁する層間絶縁
膜である。412は第2層配線溝体である。ところで多
層配線において配線層膜厚としては0.5〜1.5μm
と比較的厚い配線導体が用いられ、しかも微細化のため
にドライエツチング法によりパターンが形成されている
ためその側面は図示のように半導体基板面にほぼ垂直な
角度で形成される。従って電気絶縁膜410を介して上
層の配線層412を形成する場合に下層配線側面部に相
当する場所で上層配線が不連続状態に形成され、この部
分で断線し、所望の回路が形成されなくなるという問題
が発生する。
化膜、404はシリコン酸化膜402上に形成された第
1層のアルミニウム配線、410は電気絶縁膜で第1層
配線溝体411と第2層の配線導体を絶縁する層間絶縁
膜である。412は第2層配線溝体である。ところで多
層配線において配線層膜厚としては0.5〜1.5μm
と比較的厚い配線導体が用いられ、しかも微細化のため
にドライエツチング法によりパターンが形成されている
ためその側面は図示のように半導体基板面にほぼ垂直な
角度で形成される。従って電気絶縁膜410を介して上
層の配線層412を形成する場合に下層配線側面部に相
当する場所で上層配線が不連続状態に形成され、この部
分で断線し、所望の回路が形成されなくなるという問題
が発生する。
この急峻な段差部に於ける上層配線の断線問題の解決法
としては、スピンオングラスを層間膜の一部として用い
る方法が知られている。このスピンオングラスはけい素
化合物をアルコールに8%したものであり、第2図に示
すように、スピンオングラス413を挿入することによ
り段差側面の傾斜を緩らかにする効果がある。
としては、スピンオングラスを層間膜の一部として用い
る方法が知られている。このスピンオングラスはけい素
化合物をアルコールに8%したものであり、第2図に示
すように、スピンオングラス413を挿入することによ
り段差側面の傾斜を緩らかにする効果がある。
しかしながら、スピンオングラス単独では、膜厚も薄く
光分な絶縁性も得られないため、比較的厚く形成できる
電気絶縁膜と併用される場合が多い。特にシリコン半導
体の場合には、段差被接性に優れ、しかもパッシベーシ
ョン効果の大きなプラズマシリコン窒化膜が多く用いら
れている。
光分な絶縁性も得られないため、比較的厚く形成できる
電気絶縁膜と併用される場合が多い。特にシリコン半導
体の場合には、段差被接性に優れ、しかもパッシベーシ
ョン効果の大きなプラズマシリコン窒化膜が多く用いら
れている。
そこで、スピンオングラスとプラズマシリコン窒化膜と
を併用した第3図に示す構造の眉間絶縁膜を検討した。
を併用した第3図に示す構造の眉間絶縁膜を検討した。
第3図において、414.416は共にプラズマシリコ
ン窒化膜である。
ン窒化膜である。
ところが、本構造では層間絶縁膜にクラックが発生し、
はなはだしい場合には、眉間絶縁膜の一部が剥離してし
まうということが判った。
はなはだしい場合には、眉間絶縁膜の一部が剥離してし
まうということが判った。
(発明の目的)
本発明の目的は、上記欠点を除去し、安定に、急峻な段
側面を緩らかにし、層間絶縁膜のクラックを防止し、高
信頼性、高歩留りの半導体装置を提供することにある。
側面を緩らかにし、層間絶縁膜のクラックを防止し、高
信頼性、高歩留りの半導体装置を提供することにある。
(発明の構成)
本発明の半導体装置は、第1の配線導体を設けた半導体
基板と、一部間孔を除き少なくとも前記配線導体を被接
する第1の絶縁膜、スピンオングラス、第2の電気絶縁
膜及び第3の電気絶縁膜からなる層間絶縁膜と、前記開
孔に通じかつ前記層間絶縁膜上に延在する第2の配線導
体とを含んで構成される。
基板と、一部間孔を除き少なくとも前記配線導体を被接
する第1の絶縁膜、スピンオングラス、第2の電気絶縁
膜及び第3の電気絶縁膜からなる層間絶縁膜と、前記開
孔に通じかつ前記層間絶縁膜上に延在する第2の配線導
体とを含んで構成される。
(実施例)
以下、本発明の実施例について、図面を参照して説明す
る。
る。
第4図(a)〜<C)Fi本発明の一実施例並びにその
製造方法を説明するために工程順に示した断面図である
。本実施例は次の工程により製造することが出来る。
製造方法を説明するために工程順に示した断面図である
。本実施例は次の工程により製造することが出来る。
先ず、第4図(a)に示すように、所望のPN接合を有
するシリコン基板401の表面にはシリコン酸化膜40
2が被着されておシ、シリコン酸化膜402には開孔4
03が設けられる(簡略化のためPN接合及び開孔40
3は図示せず)。
するシリコン基板401の表面にはシリコン酸化膜40
2が被着されておシ、シリコン酸化膜402には開孔4
03が設けられる(簡略化のためPN接合及び開孔40
3は図示せず)。
次いで、アルミニウムを被着し、選択蝕刻法により第1
の配線層404を形成する。このアルミニウムの蝕刻法
としてはプラズマエツチング法やりアクティブイオンエ
ツチング法を用いるのが好適であり、以上は従来法によ
り形成できる。
の配線層404を形成する。このアルミニウムの蝕刻法
としてはプラズマエツチング法やりアクティブイオンエ
ツチング法を用いるのが好適であり、以上は従来法によ
り形成できる。
次に1シリコン窃化膜405’e被着し、引続きスピン
オングラス406を被着する。スピンオングラスは液体
状であり、シリコン基板に塗布した後、スピンオングラ
スを含むシリコン基板を300〜400Cの熱処理を施
し焼成する。スピンオングラスの膜厚は平胆部で500
〜1000オンゲス5− トロームである。
オングラス406を被着する。スピンオングラスは液体
状であり、シリコン基板に塗布した後、スピンオングラ
スを含むシリコン基板を300〜400Cの熱処理を施
し焼成する。スピンオングラスの膜厚は平胆部で500
〜1000オンゲス5− トロームである。
次に、第4図(b)に示すように、シリコン酸化膜40
7及びシリコン窒化膜408を被着する。膜厚はそれぞ
れ500〜2000オングストローム、0、2〜1.0
ミクロンが実用上好適である。前記シリコン酸化膜40
7は気相成長法を用いるのが好ましいが、スパッタ法に
よっても良い。
7及びシリコン窒化膜408を被着する。膜厚はそれぞ
れ500〜2000オングストローム、0、2〜1.0
ミクロンが実用上好適である。前記シリコン酸化膜40
7は気相成長法を用いるのが好ましいが、スパッタ法に
よっても良い。
次に、第4図(C)に示すように、導通用開孔417を
設ける。この開孔を設ける場合も、プラズマエツチング
法やりアクティブイオンエツチング法を用いるのが好適
である。
設ける。この開孔を設ける場合も、プラズマエツチング
法やりアクティブイオンエツチング法を用いるのが好適
である。
次に、第2のアルミニウム配線層409を設けると、2
層配線構造を有するシリコン半導体装置が得られる。
層配線構造を有するシリコン半導体装置が得られる。
本実施例のスピンオングラスを含む眉間絶縁膜は第3図
に示した構造にシリコン酸化膜を加えただけの構造であ
るが、その効果は大きく、層間絶縁膜のクラックや剥離
は全く生じなかった。
に示した構造にシリコン酸化膜を加えただけの構造であ
るが、その効果は大きく、層間絶縁膜のクラックや剥離
は全く生じなかった。
このことからスピンオングラスを含む層間絶縁膜のクラ
ックや剥離現象には内部ストレス或いは6− 密着性が関係しているものと考えられる。
ックや剥離現象には内部ストレス或いは6− 密着性が関係しているものと考えられる。
(発明の効果)
以上説明したとおり、本発明によれば、半導体基板に生
じた急峻な段側面を緩らかにし、特に多層配線における
断線事故を除くことができ、特に微細配線の多層化が不
可欠なLSI更にはVLSIを高歩留力で得るのに効果
を発揮することができる。
じた急峻な段側面を緩らかにし、特に多層配線における
断線事故を除くことができ、特に微細配線の多層化が不
可欠なLSI更にはVLSIを高歩留力で得るのに効果
を発揮することができる。
第1図は従来の半導体装置の2層配線の断面図、第2図
は従来のスピンオングラスを用いた場合の段側面の形状
を示す断面図、第3図は従来の改良されたスピンオング
ラスを含む層間絶縁膜を有する2層配線の断面図、第4
図(a)〜(C)は本発明の一実施例及びその製造方法
を説明するために工程順に示した断面図である。 401・・・・・・シリコン基L 402.407・・
・・・・シリコン酸化膜、404,409・・・・・・
アルミニウム、405,408,414,416・・・
・・・シリコン窒化膜、406,413.415・・・
・・・スピンオングラス、410・・・・・・電気絶縁
膜、411,412・・・・・・配線導体、417・・
・・・・開孔。 卆1@ 華2図 を3回 茅4−田
は従来のスピンオングラスを用いた場合の段側面の形状
を示す断面図、第3図は従来の改良されたスピンオング
ラスを含む層間絶縁膜を有する2層配線の断面図、第4
図(a)〜(C)は本発明の一実施例及びその製造方法
を説明するために工程順に示した断面図である。 401・・・・・・シリコン基L 402.407・・
・・・・シリコン酸化膜、404,409・・・・・・
アルミニウム、405,408,414,416・・・
・・・シリコン窒化膜、406,413.415・・・
・・・スピンオングラス、410・・・・・・電気絶縁
膜、411,412・・・・・・配線導体、417・・
・・・・開孔。 卆1@ 華2図 を3回 茅4−田
Claims (2)
- (1) 第1の配線導体を設けた半導体基板と、一部間
孔を除き少なくとも前記配線導体を被覆する第1の電気
絶縁膜、スピンオングラス、第2の電気絶縁膜及び第3
の電気絶縁膜からなる眉間絶縁膜と、前記開孔に通じか
つ前記層間絶縁膜上に延在する第2の配線導体とを含む
ことを特徴とする半導体装置。 - (2) 第1及び第3の電気絶縁膜は、シリコン窒化膜
であり、第2の電気絶縁膜はシリコン酸化膜であること
を特徴とする特許請求の範囲第(1)項記載の半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3553184A JPS60180143A (ja) | 1984-02-27 | 1984-02-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3553184A JPS60180143A (ja) | 1984-02-27 | 1984-02-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60180143A true JPS60180143A (ja) | 1985-09-13 |
Family
ID=12444311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3553184A Pending JPS60180143A (ja) | 1984-02-27 | 1984-02-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60180143A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63261856A (ja) * | 1987-04-20 | 1988-10-28 | Fujitsu Ltd | 半導体装置の製造方法 |
US4801560A (en) * | 1987-10-02 | 1989-01-31 | Motorola Inc. | Semiconductor processing utilizing carbon containing thick film spin-on glass |
-
1984
- 1984-02-27 JP JP3553184A patent/JPS60180143A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63261856A (ja) * | 1987-04-20 | 1988-10-28 | Fujitsu Ltd | 半導体装置の製造方法 |
US4801560A (en) * | 1987-10-02 | 1989-01-31 | Motorola Inc. | Semiconductor processing utilizing carbon containing thick film spin-on glass |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4617193A (en) | Planar interconnect for integrated circuits | |
JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
JPS59220952A (ja) | 半導体装置の製造方法 | |
US5462893A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
JPH1074834A (ja) | 半導体装置及びその製造方法 | |
JPS60180143A (ja) | 半導体装置 | |
TW413917B (en) | Semiconductor device and method of manufacturing the same | |
JPH04355951A (ja) | 半導体装置及びその製造方法 | |
JPS58213449A (ja) | 半導体集積回路装置 | |
JPS60262443A (ja) | 多層配線の形成方法 | |
JPH02183536A (ja) | 半導体装置 | |
JP2685488B2 (ja) | 半導体装置の製造方法 | |
JPS6161698B2 (ja) | ||
JPS63107141A (ja) | 半導体装置の製造方法 | |
JPH0577185B2 (ja) | ||
JPS62166547A (ja) | 多層配線構造体の形成方法 | |
JPS6347952A (ja) | 半導体装置 | |
KR0126102B1 (ko) | 반도체 소자의 금속막간 절연 방법 | |
JPH0611044B2 (ja) | 半導体装置の製造方法 | |
JP2000068274A (ja) | 配線構造、及びその形成方法 | |
JPS6134956A (ja) | 配線層の形成方法 | |
JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
JPS58110055A (ja) | 半導体装置 |