JPS60162325A - 多重制御回路 - Google Patents
多重制御回路Info
- Publication number
- JPS60162325A JPS60162325A JP59018815A JP1881584A JPS60162325A JP S60162325 A JPS60162325 A JP S60162325A JP 59018815 A JP59018815 A JP 59018815A JP 1881584 A JP1881584 A JP 1881584A JP S60162325 A JPS60162325 A JP S60162325A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- shift register
- control circuit
- multiplex control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は、複数の回路からの事象の発生の有無を監視す
る多重制御回路に関し、特に前記複数の回路からの事象
の発生によりそれまで保持していた前記複数の回路対応
のデータを反転させる制御回路に関する。
る多重制御回路に関し、特に前記複数の回路からの事象
の発生によりそれまで保持していた前記複数の回路対応
のデータを反転させる制御回路に関する。
（ｂ）技術の背景
複数の端末機から複数の回線を通じて送られてくる情報
を対応する複数の回路を経由して集め。
を対応する複数の回路を経由して集め。
対応する複数の記憶素子に記憶し、記憶した一定量の情
報を変換してディジタル伝送回線を通じて転送するよう
なシステムにおいて、一定量の情報が記憶され転送可能
になっているかどうかを判定するには、複数の回路の事
象の変化（例えば該当回路に情報が送られたとか送られ
なかったとかの変化）を常に監視しておき、事象の変化
があればその当該回路のそれまでの表示データを反転さ
せ一定量の情報を転送（例えばそれまで“θ″の表示デ
ータを“１″の表示データに反転するような２値による
反転で１例えば０”の表示データは情報転送終了又は転
送不可を、“１”の表示データは情報転送可能とする）
する。
報を変換してディジタル伝送回線を通じて転送するよう
なシステムにおいて、一定量の情報が記憶され転送可能
になっているかどうかを判定するには、複数の回路の事
象の変化（例えば該当回路に情報が送られたとか送られ
なかったとかの変化）を常に監視しておき、事象の変化
があればその当該回路のそれまでの表示データを反転さ
せ一定量の情報を転送（例えばそれまで“θ″の表示デ
ータを“１″の表示データに反転するような２値による
反転で１例えば０”の表示データは情報転送終了又は転
送不可を、“１”の表示データは情報転送可能とする）
する。
上記のような回路は既に各種の回路構成で実現されてい
るが、最新の回路技術９特に最新の集積回路を利用した
より効率的な回路構成での実用化が要望される。
るが、最新の回路技術９特に最新の集積回路を利用した
より効率的な回路構成での実用化が要望される。
（ｃ）従来技術の問題点
次に複数の回路からの事象の発生の有無を監視し、該事
象が発生する毎に当該回路に対応したデータを反転させ
る従来技術について２図面を参照して説明する。
象が発生する毎に当該回路に対応したデータを反転させ
る従来技術について２図面を参照して説明する。
第１図は従来の多重制御回路図で、 （Ａ）は例１０回
路図、 （Ｂ）は例２の回路図をそれぞれ示す。
路図、 （Ｂ）は例２の回路図をそれぞれ示す。
図において、１ （１）〜１ （ｎ） 、５ （１）〜
５ （ｎ）は論理積回路、２ （１）〜２（ｎ）はフリ
ップフロップ回路（以下Ｆ、Ｆ回路と略称する）。
５ （ｎ）は論理積回路、２ （１）〜２（ｎ）はフリ
ップフロップ回路（以下Ｆ、Ｆ回路と略称する）。
３ （１）〜３ （ｎ）は否定論理積回路（以下ＮＡＮ
Ｄ回路と略称する）、４はインバータ回路、６は選択回
路をそれぞれ示す。
Ｄ回路と略称する）、４はインバータ回路、６は選択回
路をそれぞれ示す。
第１図はｎ回路の多重制御回路であり、第１図（Ａ）は
各回路からの事象の発生を個別のクロックパルスで受け
、各回路に対応して設置されたＦ。
各回路からの事象の発生を個別のクロックパルスで受け
、各回路に対応して設置されたＦ。
Ｆ回路（２＜１）〜２（ｎ））を反転させる方法であり
、第１図（Ｂ）は各回路からの事象の発生を時分割的に
集約し２反転回路では各回路に対応する時間位置に発生
するクロックパルスにより各回路に対応して設置されて
いるＦ、Ｆ回路〔２（１）〜２（ｎ））を反転させる方
法である。
、第１図（Ｂ）は各回路からの事象の発生を時分割的に
集約し２反転回路では各回路に対応する時間位置に発生
するクロックパルスにより各回路に対応して設置されて
いるＦ、Ｆ回路〔２（１）〜２（ｎ））を反転させる方
法である。
上記２つの従来方法では、各回路対応に異なるクロック
パルスを使用するため、対象とする回路数の増加に伴い
Ｆ、Ｆ回路（２＜１） 〜２ （ｎ） ）等の制御回路
が増大すると言う欠点があった。
パルスを使用するため、対象とする回路数の増加に伴い
Ｆ、Ｆ回路（２＜１） 〜２ （ｎ） ）等の制御回路
が増大すると言う欠点があった。
（ｄ）発明の目的
本発明は、上記欠点を解消した新規な多重制御回路を提
供することを目的とし、特に小型で簡単な回路構成が可
能な多重制御回路を実現することにある。
供することを目的とし、特に小型で簡単な回路構成が可
能な多重制御回路を実現することにある。
（ｅ）発明の構成
本発明は、複数の回路からの事象の発生の有無を監視し
、該事象が発生する毎に当該回路に対応したデータを反
転させる多重制御回路であって。
、該事象が発生する毎に当該回路に対応したデータを反
転させる多重制御回路であって。
前記複数の回路からの該事象の発生を時分割で受信し、
排他的論理和回路を介してシフトレジスタに入力し、該
シフトレジスタの最終番目の出力を該排他的論理和回路
に戻すと共に該シフトレジスタのｎ個の出力を保持する
ｎビットのラッチ回路を設け、小型で簡単な回路構成が
可能となることを特徴とする多重制御回路により達成す
ることが出来る。
排他的論理和回路を介してシフトレジスタに入力し、該
シフトレジスタの最終番目の出力を該排他的論理和回路
に戻すと共に該シフトレジスタのｎ個の出力を保持する
ｎビットのラッチ回路を設け、小型で簡単な回路構成が
可能となることを特徴とする多重制御回路により達成す
ることが出来る。
（ｆ）発明の実施例
以下本発明を図面を参照して説明する。
第２図は本発明に係る多重制御回路図の一実施例を示す
。
。
図において、７は排他的論理和回路（以下ＥＯＲ回路と
略称する）、８はシフトレジスタ回路、９はラッチ回路
、１０はインバータ回路をそれぞれ示す。尚第１図と同
一記号は同一内容を示す。
略称する）、８はシフトレジスタ回路、９はラッチ回路
、１０はインバータ回路をそれぞれ示す。尚第１図と同
一記号は同一内容を示す。
本実施例は回線対応に設置され該当回線の事象変化を監
視して選択回路６からのクロックパルスに応じて事象変
化を時分割的に出力するＮＡＮＤ回路３ （１） 〜３
（ｎ） 、時分割的に出力されるＮＡＮＤ回路３ （
１）〜３ （ｎ）出力を極性を変えてＥＯＲ回路７に出
力するインバータ回路４．共通のクロックパルスからＮ
ＡＮＤ回路３ （１）〜３ （ｎ）に対応して一定間隔
でずれたクロックパルスとして選択出力する選択回路６
．２人力（インバータ回路４とシフトレジスタ回路８の
ｎ番目端子の出力信号の入力端子）の中で状態“１”が
１個の時だけ出力“１″が得られるＥＯＲ回路？、ＥＯ
Ｒ回路７の回路対応分相当の出力をクロックパルスに応
じて順次シフトしながら記憶して行くシフトレジスタ回
路８１回路対応分相当のシフトレジスタ回路８の出力を
それぞれに保持するランチ回路９１選択回路６のｎ番目
のクロックパルスを極性を変えてラッチ回路９に出力す
るインバータ回路１ｏがら構成されている。
視して選択回路６からのクロックパルスに応じて事象変
化を時分割的に出力するＮＡＮＤ回路３ （１） 〜３
（ｎ） 、時分割的に出力されるＮＡＮＤ回路３ （
１）〜３ （ｎ）出力を極性を変えてＥＯＲ回路７に出
力するインバータ回路４．共通のクロックパルスからＮ
ＡＮＤ回路３ （１）〜３ （ｎ）に対応して一定間隔
でずれたクロックパルスとして選択出力する選択回路６
．２人力（インバータ回路４とシフトレジスタ回路８の
ｎ番目端子の出力信号の入力端子）の中で状態“１”が
１個の時だけ出力“１″が得られるＥＯＲ回路？、ＥＯ
Ｒ回路７の回路対応分相当の出力をクロックパルスに応
じて順次シフトしながら記憶して行くシフトレジスタ回
路８１回路対応分相当のシフトレジスタ回路８の出力を
それぞれに保持するランチ回路９１選択回路６のｎ番目
のクロックパルスを極性を変えてラッチ回路９に出力す
るインバータ回路１ｏがら構成されている。
次に本実施例の動作を説明する。
各回路（ＮＡＮＤ回路３ （１） 〜３ （ｎ）に相当
する）からの事象データは各回路に一定間隔で順次供給
される選択回路６がらのパルスにより選択され、オーブ
ンコレクタゲート回路（ＮＡＮＤ回路３ （１）〜３（
ｎ））により時分割多重化されて、１本の線でインバー
タ回路４経由ＥＯＲ回路７の一方の入力端子に供給され
る。
する）からの事象データは各回路に一定間隔で順次供給
される選択回路６がらのパルスにより選択され、オーブ
ンコレクタゲート回路（ＮＡＮＤ回路３ （１）〜３（
ｎ））により時分割多重化されて、１本の線でインバー
タ回路４経由ＥＯＲ回路７の一方の入力端子に供給され
る。
ＦＯＲ回路７のもう一方の入力端子にはｎビットのシフ
トレジスタ回路８のｎ番目の出力が接続されている。こ
れにより、 ｆ！ＯＲ回路７の一方の入力端子に２例え
ばｉ番目の回路（ＮＡＮＤ回路３（ｉ））の事象データ
（例えば状態“１”）が供給された時、 ＥＯＲ回路７
のもう一方の入力端子にはｉ番目の回路（ＮＡＮＤ回路
３（ｉ））の前の事象データが供給されるように構成さ
れている。例えば、前の事象データが状態“０″のとこ
ろえ、新規の事象データとして状態″１″が供給される
とＥＯＲ回路７はｉ番目に状態“１”を記憶することに
なり。
トレジスタ回路８のｎ番目の出力が接続されている。こ
れにより、 ｆ！ＯＲ回路７の一方の入力端子に２例え
ばｉ番目の回路（ＮＡＮＤ回路３（ｉ））の事象データ
（例えば状態“１”）が供給された時、 ＥＯＲ回路７
のもう一方の入力端子にはｉ番目の回路（ＮＡＮＤ回路
３（ｉ））の前の事象データが供給されるように構成さ
れている。例えば、前の事象データが状態“０″のとこ
ろえ、新規の事象データとして状態″１″が供給される
とＥＯＲ回路７はｉ番目に状態“１”を記憶することに
なり。
又新規の事象データとして状態“０”が供給されると［
！ＯＲ回路７はｉ番目に状態“０”を記憶することにな
る。
！ＯＲ回路７はｉ番目に状態“０”を記憶することにな
る。
シフトレジスタ回路８の出力はｎビットのランチ回路９
人力に接続され、ｎ番目の入力がシフトレジスタ回路８
に入り終わった時、シフトレジスタ回路８の内容がラッ
チ回路９にランチされるように選択回路６のｎ番目のク
ロックパルスがインバータ回路１０経由入力される。
人力に接続され、ｎ番目の入力がシフトレジスタ回路８
に入り終わった時、シフトレジスタ回路８の内容がラッ
チ回路９にランチされるように選択回路６のｎ番目のク
ロックパルスがインバータ回路１０経由入力される。
（ｇ）発明の効果
以上のような本発明によれば、経済性、信頼性に優れた
小型で簡単な回路構成が可能な多重制御回路を提供出来
ると言う効果がある。
小型で簡単な回路構成が可能な多重制御回路を提供出来
ると言う効果がある。
第１図は従来の多重制御回路図、第２図は本発明に係る
多重制御回路図の一実施例をそれぞれ示す。 図において、１ （１）〜１ （ｎ） 、５ （１，）
〜５ （ｎ）は論理積回路、２ （１） 〜２ （ｎ）
はＦ。 Ｆ回路、３ （１） 〜３ （ｎ）はＮＡＮＤ回路、４
，１０はインバータ回路、６は選択回路、７はＥＯＲ回
路、８はシフトレジスタ回路、９はラッチ回路をそれぞ
れ示す。
多重制御回路図の一実施例をそれぞれ示す。 図において、１ （１）〜１ （ｎ） 、５ （１，）
〜５ （ｎ）は論理積回路、２ （１） 〜２ （ｎ）
はＦ。 Ｆ回路、３ （１） 〜３ （ｎ）はＮＡＮＤ回路、４
，１０はインバータ回路、６は選択回路、７はＥＯＲ回
路、８はシフトレジスタ回路、９はラッチ回路をそれぞ
れ示す。
Claims (1)
- 【特許請求の範囲】 複数の回路からの事象の発生の有無を監視し。 該事象が発生する毎に当該回路に対応したデータを反転
させる多重制御回路であって、前記複数の回路からの該
事象の発生を時分割で受信し、排他的論理和回路を介し
てシフトレジスタに入力し。 該シフトレジスタの最終番目の出力を該排他的論理和回
路に戻すと共に該シフトレジスタのｎ個の出力を保持す
るｎビットのラッチ回路を設けたことを特徴とする多重
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59018815A JPS60162325A (ja) | 1984-02-02 | 1984-02-02 | 多重制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59018815A JPS60162325A (ja) | 1984-02-02 | 1984-02-02 | 多重制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60162325A true JPS60162325A (ja) | 1985-08-24 |
Family
ID=11982066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59018815A Pending JPS60162325A (ja) | 1984-02-02 | 1984-02-02 | 多重制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60162325A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE42199E1 (en) | 2001-11-20 | 2011-03-08 | Touchsensor Technologies, Llc | Integrated touch sensor and light apparatus |
-
1984
- 1984-02-02 JP JP59018815A patent/JPS60162325A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE42199E1 (en) | 2001-11-20 | 2011-03-08 | Touchsensor Technologies, Llc | Integrated touch sensor and light apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679028B2 (ja) | データ受信装置 | |
| JPH0738166B2 (ja) | 多相メモリ配列の読出回路 | |
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| JPH10334685A (ja) | シフトレジスタ装置、その駆動方法 | |
| GB2050018A (en) | Shift register | |
| JPS60162325A (ja) | 多重制御回路 | |
| JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
| JP3909509B2 (ja) | シリアルインタフェース回路 | |
| JPS5843934B2 (ja) | シンゴウヘンカンソウチ | |
| SU1429121A1 (ru) | Устройство дл формировани тестов | |
| SU1444892A1 (ru) | Программируемое логическое устройство | |
| SU1037246A1 (ru) | Устройство дл сортировки чисел | |
| SU1118997A1 (ru) | Устройство дл обмена информацией | |
| JPH02141139A (ja) | データ伝送装置 | |
| SU1336018A1 (ru) | Устройство дл сопр жени ЭВМ и внешнего абонента | |
| JPS6273171A (ja) | 論理波形生成回路 | |
| SU1332384A2 (ru) | Буферное запоминающее устройство | |
| SU1238088A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с абонентом | |
| SU1191922A1 (ru) | Многоканальный функциональный генератор | |
| SU1718257A1 (ru) | Устройство дл коммутации каналов передачи данных мониторной АСУ | |
| RU2222044C2 (ru) | Модуль для ретрансляции сообщений в коммутационной структуре | |
| SU1501160A1 (ru) | Устройство дл контрол доменной пам ти | |
| SU1151965A1 (ru) | Устройство дл распределени за вок по процессорам | |
| JP2504615B2 (ja) | 信号伝達タイミング制御方式 | |
| SU1339652A1 (ru) | Устройство дл сдвига информации |