JPS60117796A - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法Info
- Publication number
- JPS60117796A JPS60117796A JP22580183A JP22580183A JPS60117796A JP S60117796 A JPS60117796 A JP S60117796A JP 22580183 A JP22580183 A JP 22580183A JP 22580183 A JP22580183 A JP 22580183A JP S60117796 A JPS60117796 A JP S60117796A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- glass
- ceramic substrate
- inorganic insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 32
- 239000002241 glass-ceramic Substances 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 12
- 239000010408 film Substances 0.000 claims description 11
- 238000010304 firing Methods 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 claims description 6
- 238000007639 printing Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 57
- 239000000919 ceramic Substances 0.000 description 17
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 gold Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はコンピュータなどに用いられる高速・高密度配
線基板に関するものであシ、特にスルーホール配線を有
するセラミラグ基板の表面に、薄膜技術によｐ高密度配
線を形成してなる多層配線基板に関するものである。
線基板に関するものであシ、特にスルーホール配線を有
するセラミラグ基板の表面に、薄膜技術によｐ高密度配
線を形成してなる多層配線基板に関するものである。
従来のこの種の基板は文献（Ｐｒｏｃｅｅｄｉｎｇｓ１
９８２ ３２ｎｄ Ｅｔｅｃｔｒｏｎｉｃ Ｃｏｍｐｏ
ｎ＠ｎｔｓＣｏｎｆｅｒｅｎｃｅにおいて第１頁ないし
第６頁に記載された論文’ａ Ｃｅｒａｍｉｃ Ｃａｐ
ａｃｉｔｏｒＳｕｂｓｔｒａｔｅ ｆｏｒ Ｈｌｇｈ
５ｐｅｅｄ ＳｗｉｔｃｈｉｎｇＶＬＳＩ ｃｈｉｐｓ
’ ）で示されているごとく、電源配線のための厚膜導
体ペーストが印刷され、かつスルーホール配線が施され
たアルミナグリーンシートを積層し焼結して得られる多
層セラミック基板の表面に無機絶縁層を焼成した後、薄
膜技術によシ信号配線層を形成してなるものであった。
９８２ ３２ｎｄ Ｅｔｅｃｔｒｏｎｉｃ Ｃｏｍｐｏ
ｎ＠ｎｔｓＣｏｎｆｅｒｅｎｃｅにおいて第１頁ないし
第６頁に記載された論文’ａ Ｃｅｒａｍｉｃ Ｃａｐ
ａｃｉｔｏｒＳｕｂｓｔｒａｔｅ ｆｏｒ Ｈｌｇｈ
５ｐｅｅｄ ＳｗｉｔｃｈｉｎｇＶＬＳＩ ｃｈｉｐｓ
’ ）で示されているごとく、電源配線のための厚膜導
体ペーストが印刷され、かつスルーホール配線が施され
たアルミナグリーンシートを積層し焼結して得られる多
層セラミック基板の表面に無機絶縁層を焼成した後、薄
膜技術によシ信号配線層を形成してなるものであった。
この基板においては、アルミナグリーンシートを積層し
て多層セラミック基板を形成するので、焼成温度は１４
００℃以上の高温である。そのためセラミンク基板内部
の導体配線には高融点金属であるタングステンやモリブ
デンが用いられていた。
て多層セラミック基板を形成するので、焼成温度は１４
００℃以上の高温である。そのためセラミンク基板内部
の導体配線には高融点金属であるタングステンやモリブ
デンが用いられていた。
ところがこの種の金属は金や銅に比べて固有電気抵抗が
高いため、基板に搭載されたＩＣチップに電源を供給す
る配線としては電圧降下が大きい等の点で好ましくない
。
高いため、基板に搭載されたＩＣチップに電源を供給す
る配線としては電圧降下が大きい等の点で好ましくない
。
また、多層セラミック基板の表面の信号配線層を薄膜技
術によって形成しているのは、厚膜印刷技術によって形
成する場合に比べ、微細な配線をすることができ同一密
度の配線を形成する場合には信号配線層数を少なくする
ことができるからであるが、多層セラミック基板内部の
電源配線層に用いられているタングステンやモリブデン
は金等の金属に比べて酸化しやすいため、無機絶９ＪＱ
の形成の際に空気中で焼成するわけにはいかず、還元雰
囲気中で焼成する等の工程を必要としていた。
術によって形成しているのは、厚膜印刷技術によって形
成する場合に比べ、微細な配線をすることができ同一密
度の配線を形成する場合には信号配線層数を少なくする
ことができるからであるが、多層セラミック基板内部の
電源配線層に用いられているタングステンやモリブデン
は金等の金属に比べて酸化しやすいため、無機絶９ＪＱ
の形成の際に空気中で焼成するわけにはいかず、還元雰
囲気中で焼成する等の工程を必要としていた。
また、一般に薄膜配線のパターン焼付はフォトリングラ
フィを用いて行なわれるため、微細な配線を形成するに
は多層セラミック基板の表面は極めて高い平滑性が要求
されるものである。しかるに多層セラミック基板はスル
ーホール配線を有しておシ、この配線の形成時に導体ペ
ーストをつめ込み印刷する工程が加えられるため、焼結
後の基板表面特にスルーホール配線部分に凹凸が発生し
ている。そのため、多層上２ミック基板上に無機絶縁層
を介して形成される信号配線はいきおい密度の低い配線
とならざるを得す、微細な配線ができるという薄膜技術
の特徴が十分生かされていなかった。
フィを用いて行なわれるため、微細な配線を形成するに
は多層セラミック基板の表面は極めて高い平滑性が要求
されるものである。しかるに多層セラミック基板はスル
ーホール配線を有しておシ、この配線の形成時に導体ペ
ーストをつめ込み印刷する工程が加えられるため、焼結
後の基板表面特にスルーホール配線部分に凹凸が発生し
ている。そのため、多層上２ミック基板上に無機絶縁層
を介して形成される信号配線はいきおい密度の低い配線
とならざるを得す、微細な配線ができるという薄膜技術
の特徴が十分生かされていなかった。
〔発明の概要〕 。
本発明は上記の問題点に鑑みてなされたものでアリ、そ
の目的とするところは低抵抗の電源配線層および高密度
の信号配線層を有する多層配線基板及びその製造方法を
提供することにある。
の目的とするところは低抵抗の電源配線層および高密度
の信号配線層を有する多層配線基板及びその製造方法を
提供することにある。
かかる目的を達成するために、本発明の多層配線基板は
、金又は銀パラジウムを主成分とする導体から成る電源
配線層及びスルーホール配線を有するガラスセラミック
基板上に無機絶縁層を形成し、さらにその上に薄膜技術
による信号配線層を形成したものである。また本発明の
多層配線基板製造方法は、未焼成ガラスセラミックグリ
ーンシートにスルーホールをパンチして金又は銀パラジ
ウムを主成分とする導体ペーストをつめ込みさらにこの
導体ペーストで電源配線層を印刷した後に焼成してガラ
スセラミック基板を形成し、その後表面を研磨し、この
研磨された表面に誘電体厚膜材料及び導体ペーストを適
当に印刷して再び焼成し、その上に薄膜技術によシ信号
配線層を形成するものである。
、金又は銀パラジウムを主成分とする導体から成る電源
配線層及びスルーホール配線を有するガラスセラミック
基板上に無機絶縁層を形成し、さらにその上に薄膜技術
による信号配線層を形成したものである。また本発明の
多層配線基板製造方法は、未焼成ガラスセラミックグリ
ーンシートにスルーホールをパンチして金又は銀パラジ
ウムを主成分とする導体ペーストをつめ込みさらにこの
導体ペーストで電源配線層を印刷した後に焼成してガラ
スセラミック基板を形成し、その後表面を研磨し、この
研磨された表面に誘電体厚膜材料及び導体ペーストを適
当に印刷して再び焼成し、その上に薄膜技術によシ信号
配線層を形成するものである。
以下本発明の実施例を図面に基づいて詳細に説明する。
第１図及び第２図は本発明の一実施例を示す図であシ、
第１図は一部破断斜視図、第２図は断面図である。
第１図は一部破断斜視図、第２図は断面図である。
第１及び第２図において、１は多層ガラスセラミック基
板であシ、第１ないし第３のグリーンシート１旧〜１０
３を積層して焼成することにょシ構成される。一般にガ
ラスセラミックは１４００℃以下の低温空気中で焼結可
能であシ、グリーンシート１０１〜１０３は例えば特願
昭５５−８８９４１の発明に係る無機組成物によって構
成されている。
板であシ、第１ないし第３のグリーンシート１旧〜１０
３を積層して焼成することにょシ構成される。一般にガ
ラスセラミックは１４００℃以下の低温空気中で焼結可
能であシ、グリーンシート１０１〜１０３は例えば特願
昭５５−８８９４１の発明に係る無機組成物によって構
成されている。
１０４ 、１０５は第１及び第２グリーンシート１８１
゜１０２の上に印刷された第１及び第２の電源ｂ′綜層
テする。１０６〜１０８は第１カいし第３グリーンシー
） １０１〜１０３に形成された第１ないし第３のス
ｋ −ｙｈ−に配線でア）、第１スルーホール配線１０
６は端子１０９と第１電源配線層１０４とを電気的に接
続し、第２スルーホール配綜１０７は第１電源配線層１
０４と第２電源配綜層１ｏ５とを電気的に接続し、第３
スルーホール配線１０８は第２電源配線層１０５と後述
する信号配線ノθとを電気的に接続するものである。な
お、第１図は、信号配線層がまだ施されていない状態を
示すものであるので、第３スルーホール配線１０８の一
端は基板１の表面１１０においてスルーホール配線表面
露出部１１１となっている。
゜１０２の上に印刷された第１及び第２の電源ｂ′綜層
テする。１０６〜１０８は第１カいし第３グリーンシー
） １０１〜１０３に形成された第１ないし第３のス
ｋ −ｙｈ−に配線でア）、第１スルーホール配線１０
６は端子１０９と第１電源配線層１０４とを電気的に接
続し、第２スルーホール配綜１０７は第１電源配線層１
０４と第２電源配綜層１ｏ５とを電気的に接続し、第３
スルーホール配線１０８は第２電源配線層１０５と後述
する信号配線ノθとを電気的に接続するものである。な
お、第１図は、信号配線層がまだ施されていない状態を
示すものであるので、第３スルーホール配線１０８の一
端は基板１の表面１１０においてスルーホール配線表面
露出部１１１となっている。
２は無機厚膜絶縁を使用した信号配線層であシ、その表
面に搭載される複数個のＩＣチップ相互を接続するため
及びこのＩＣチップと多層セラミック基板１裏面に設け
られた端子？［１９とを接続するために多層セラミック
基板１の表面１１０上に形成されている。この配線層２
の構造をさらに詳細に説明すると、多層セラミック基板
１の狭面１１０上には第１の無機絶縁層２０１が形成さ
れ、その上に第１の信号配線層２０２が薄ぼ技術にょｐ
形成されている。第１の信号配線層２０２とスルーホー
ル配線表面露出部１１１とは第１のグイアホール配線２
０３によシ適当な箇所で電気的に接続されている。
面に搭載される複数個のＩＣチップ相互を接続するため
及びこのＩＣチップと多層セラミック基板１裏面に設け
られた端子？［１９とを接続するために多層セラミック
基板１の表面１１０上に形成されている。この配線層２
の構造をさらに詳細に説明すると、多層セラミック基板
１の狭面１１０上には第１の無機絶縁層２０１が形成さ
れ、その上に第１の信号配線層２０２が薄ぼ技術にょｐ
形成されている。第１の信号配線層２０２とスルーホー
ル配線表面露出部１１１とは第１のグイアホール配線２
０３によシ適当な箇所で電気的に接続されている。
第１の信号配線層のうえにはさらに第２の無機絶縁層２
０４が設けられ、その上に第２の信号配線層２０５が薄
膜技術によシ形成されている。第１の信号配線層２０１
と第７の信号配線層２０５とは第２のグイアホール配線
２０６によって適当な箇所で電気的に接続されている。
０４が設けられ、その上に第２の信号配線層２０５が薄
膜技術によシ形成されている。第１の信号配線層２０１
と第７の信号配線層２０５とは第２のグイアホール配線
２０６によって適当な箇所で電気的に接続されている。
次にこのような多層配線基板におけるガラスセラミック
基板の製造工程を説明する。
基板の製造工程を説明する。
まず、ガラスセラミックの未焼成のグリーンシー ）
１０１〜１０３を用意し、各々にスルーホール１０６〜
１０８のための穴をパンチする。次に、各々のシートの
パンチされたスルーホールに金又は銀パラジウムを主成
分とする厚膜導体ペーストを印刷によシつめ込む。さら
に第１グリーンシート１０１の表面には第１電源配線層
１０４を印刷し、裏面には端子１０９を形成するための
パッドを印刷する。第２グリーンシート１０２０表面に
は第２電源配線層１０５を印刷する。
１０１〜１０３を用意し、各々にスルーホール１０６〜
１０８のための穴をパンチする。次に、各々のシートの
パンチされたスルーホールに金又は銀パラジウムを主成
分とする厚膜導体ペーストを印刷によシつめ込む。さら
に第１グリーンシート１０１の表面には第１電源配線層
１０４を印刷し、裏面には端子１０９を形成するための
パッドを印刷する。第２グリーンシート１０２０表面に
は第２電源配線層１０５を印刷する。
次に、グリーンシート１０１〜１０３を位置合わせして
積層し、プレスによって各層をはシ合せる。
積層し、プレスによって各層をはシ合せる。
しかる後にこのグリーンシート積層体を７００℃〜９０
０℃の空気中で焼成する。これによって第１ないし第３
の各グリーンシート１０１〜１０３は一体化されて多層
セラミック基板１となる０このとき、各導体ペーストは
焼成されて電源配線層１０４．１０５及びスルーホール
配線１０６〜１０８となシ、端子１０９、電源配線層１
０４ 、１０５及びスルーホール配線表面露出部１１１
との間で必要に応じた電気的導通接続が行なわれる。
０℃の空気中で焼成する。これによって第１ないし第３
の各グリーンシート１０１〜１０３は一体化されて多層
セラミック基板１となる０このとき、各導体ペーストは
焼成されて電源配線層１０４．１０５及びスルーホール
配線１０６〜１０８となシ、端子１０９、電源配線層１
０４ 、１０５及びスルーホール配線表面露出部１１１
との間で必要に応じた電気的導通接続が行なわれる。
このようにして得られたセラミック基板１０表面には第
３スルーホール配綜１０８の表面露出部１１１が形成さ
れているが、スルーホール配線は前述のように導体ペー
ストをつめ込み印刷した後に焼成しただけの状態である
から表面、の凹凸が激しい。そのため、焼成後にセラミ
ック基板１の表面１１０を研磨する。
３スルーホール配綜１０８の表面露出部１１１が形成さ
れているが、スルーホール配線は前述のように導体ペー
ストをつめ込み印刷した後に焼成しただけの状態である
から表面、の凹凸が激しい。そのため、焼成後にセラミ
ック基板１の表面１１０を研磨する。
次に、このようにして形成された多層セラミック基板１
の表面に形成する無機厚膜絶縁を使用した配線層２の製
造工程を説明する。
の表面に形成する無機厚膜絶縁を使用した配線層２の製
造工程を説明する。
まず、多層セラミック基板１の表面１１０上に７００℃
〜９００℃の空気中で焼成可能な誘電体材料たとえばア
ルミナガラス系絶縁ペーストをスクリーン印刷し、さら
にグイアホール配線２０３となるべき箇所に導体ペース
トを印刷する。その後７００℃〜９００℃で焼成するこ
とによってグイアホール配線２０３を含む第１の無機絶
縁層２０１が゛形成される。そして、この無機絶縁層２
０１上に薄膜技術によシ第１の信号配線層２０２を形成
する。
〜９００℃の空気中で焼成可能な誘電体材料たとえばア
ルミナガラス系絶縁ペーストをスクリーン印刷し、さら
にグイアホール配線２０３となるべき箇所に導体ペース
トを印刷する。その後７００℃〜９００℃で焼成するこ
とによってグイアホール配線２０３を含む第１の無機絶
縁層２０１が゛形成される。そして、この無機絶縁層２
０１上に薄膜技術によシ第１の信号配線層２０２を形成
する。
具体的にはチタンやパラジウムをスパッタにニジ下地金
属膜として形成した後、フォトリソグラフィによシ金配
線をメッキ技術にニジ形成して得られる０ 第２の信号配線層２０５の形成は、第１の信号配線層２
０２を形成したのと同様の工程によって形成される。す
なわち、アルミナガラス系絶縁ペースト及び導体ペース
トを印刷した後焼成してグイアホール配線２０６を含む
Ｍ２の無機絶縁層２０４を形成し、その上に薄膜技術に
、Ｃシ第２の信号配線Ｊ偕２０５を形成する。
属膜として形成した後、フォトリソグラフィによシ金配
線をメッキ技術にニジ形成して得られる０ 第２の信号配線層２０５の形成は、第１の信号配線層２
０２を形成したのと同様の工程によって形成される。す
なわち、アルミナガラス系絶縁ペースト及び導体ペース
トを印刷した後焼成してグイアホール配線２０６を含む
Ｍ２の無機絶縁層２０４を形成し、その上に薄膜技術に
、Ｃシ第２の信号配線Ｊ偕２０５を形成する。
なお、本実施例における電源配線層及び信号配線層はと
もに多層となっているが、それぞれ単層としてもよく、
また、層数は必要に応じて決定すればよい。
もに多層となっているが、それぞれ単層としてもよく、
また、層数は必要に応じて決定すればよい。
以上説明したように、本発明の多層配線基板及びその製
造方法によれば、電源配線層を形づくる多層セラミック
基板にカラスセラミック基板を用いているので１４００
℃以下の空気中で焼成が可能となシ、したがって電源配
線層どして金や銀パラジウムを主成分とする低抵抗の金
属を用いることができる。すなわち、電源配線における
電圧降下の小さいすぐれた基板を提供し得るものである
。
造方法によれば、電源配線層を形づくる多層セラミック
基板にカラスセラミック基板を用いているので１４００
℃以下の空気中で焼成が可能となシ、したがって電源配
線層どして金や銀パラジウムを主成分とする低抵抗の金
属を用いることができる。すなわち、電源配線における
電圧降下の小さいすぐれた基板を提供し得るものである
。
さらに、電源配線層に金や銀パラジウムを主成分とした
酸化しにくい金属を用いているということは、信号配線
層を形成する過程でなされる無機絶縁層の焼成を空気中
で行なうことがでむ、還元雰囲気中で焼成するという工
程が不要となる０また、電源配線層を含むセラミック基
板を焼成した後その表面を研だ；するので、信号配線層
を薄膜技術で形成する際に非常に微細に配線することが
できる。
酸化しにくい金属を用いているということは、信号配線
層を形成する過程でなされる無機絶縁層の焼成を空気中
で行なうことがでむ、還元雰囲気中で焼成するという工
程が不要となる０また、電源配線層を含むセラミック基
板を焼成した後その表面を研だ；するので、信号配線層
を薄膜技術で形成する際に非常に微細に配線することが
できる。
第１図は本発明の一実施例を示す一部破断斜視図、第２
図は断面図である。 １・・・・多層ガラスセラミック基板、１０４１１・・
・第１の電源配線層、１０５・・・・第２の電源配線層
、１０６〜１０８・・・・第１ないし第３のスルーホー
ル配Ｌ １０９ 拳Φ・・端子、２・・・・無機厚膜絶
縁を使用した信号配線層、２０１ 。 ２０４・・・・第１及び第２の無機絶縁層、２０２ 。 ２０５・・・Φ第１及び第２の信号配線層、２０３゜２
０６・・・・第１及び第２のグイアホール配線。
図は断面図である。 １・・・・多層ガラスセラミック基板、１０４１１・・
・第１の電源配線層、１０５・・・・第２の電源配線層
、１０６〜１０８・・・・第１ないし第３のスルーホー
ル配Ｌ １０９ 拳Φ・・端子、２・・・・無機厚膜絶
縁を使用した信号配線層、２０１ 。 ２０４・・・・第１及び第２の無機絶縁層、２０２ 。 ２０５・・・Φ第１及び第２の信号配線層、２０３゜２
０６・・・・第１及び第２のグイアホール配線。
Claims (2)
- （１）１個以上のスルーホール配線と１屑以上の金又は
銀パラジウムを主成分とする導体から成る電源配線層と
を有し、前記スルーホール配線の一端が表面に露出して
いるガラスセラミック基板と、このガラスセラミック基
板上において、誘電体厚膜材料を焼成してなる１層以上
の無機絶縁層と、この無機絶縁層の上に薄膜技術にょシ
形成され且つ前記スルーホール配線と電気的に接続して
いる信号配線層とを有することを特徴とする多層配線基
板。 - （２）未焼成ガラスセラミックグリーンシートにスルー
ホールを形成して金又は銀パラジウムを主成分とする導
体ペーストを印刷にょシっめ込み、前記グリーンシート
に前記導体ペーストにょシミ源配線層を印刷した後焼成
してガラスセラミック基板を形成する第１の工程と、前
記ガラスセラミック基板の表面を研磨する第２の工程と
、前記ガラスセラミック基板の表面のスルーホール部以
外に８電体厚膜材料を印刷しスルーホール部に前記導体
ペーストを印刷した後焼成してグイアホール配線を含む
無機絶縁層を形成する第３の工程と、前−記無機絶縁層
上に薄膜技術によシ信号配線層を形成する第４の工程と
から成ることを特徴とする多層配線基゛板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22580183A JPS60117796A (ja) | 1983-11-30 | 1983-11-30 | 多層配線基板及びその製造方法 |
| US06/676,425 US4612601A (en) | 1983-11-30 | 1984-11-29 | Heat dissipative integrated circuit chip package |
| FR8418321A FR2555812B1 (fr) | 1983-11-30 | 1984-11-30 | Bloc de puces de circuits integres |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22580183A JPS60117796A (ja) | 1983-11-30 | 1983-11-30 | 多層配線基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60117796A true JPS60117796A (ja) | 1985-06-25 |
Family
ID=16834994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22580183A Pending JPS60117796A (ja) | 1983-11-30 | 1983-11-30 | 多層配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60117796A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170294A (ja) * | 1984-02-14 | 1985-09-03 | 日本電気株式会社 | ピン付き多層配線基板の製造方法 |
| JPS6231146A (ja) * | 1985-08-02 | 1987-02-10 | Nec Corp | 多層配線基板 |
| JPS62119951A (ja) * | 1985-11-19 | 1987-06-01 | Nec Corp | 多層配線基板 |
| JPS62195165A (ja) * | 1986-02-21 | 1987-08-27 | Nec Corp | 多層配線基板 |
| JPH02126699A (ja) * | 1988-11-07 | 1990-05-15 | Fujitsu Ltd | 多層回路基板の製造方法 |
-
1983
- 1983-11-30 JP JP22580183A patent/JPS60117796A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170294A (ja) * | 1984-02-14 | 1985-09-03 | 日本電気株式会社 | ピン付き多層配線基板の製造方法 |
| JPS6231146A (ja) * | 1985-08-02 | 1987-02-10 | Nec Corp | 多層配線基板 |
| JPS62119951A (ja) * | 1985-11-19 | 1987-06-01 | Nec Corp | 多層配線基板 |
| JPS62195165A (ja) * | 1986-02-21 | 1987-08-27 | Nec Corp | 多層配線基板 |
| JPH02126699A (ja) * | 1988-11-07 | 1990-05-15 | Fujitsu Ltd | 多層回路基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3549784A (en) | Ceramic-metallic composite substrate | |
| JPS62501181A (ja) | 寸法の安定した内部接続板の製造方法 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| US5948192A (en) | Glass-ceramic substrate and method of producing the same | |
| JPS5816596A (ja) | 高密度多層配線基板 | |
| JPH0239878B2 (ja) | ||
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JP3176258B2 (ja) | 多層配線基板 | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JPS6122692A (ja) | 多層配線基板およびその製造方法 | |
| JPS62119951A (ja) | 多層配線基板 | |
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JPS62185351A (ja) | 多層配線基板 | |
| JPS6047496A (ja) | セラミツク基板 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JPS6269648A (ja) | 多層配線基板 | |
| JPH10341067A (ja) | 無機多層基板およびビア用導体ペースト | |
| JPS6094794A (ja) | 多層配線基板 | |
| JPS6164189A (ja) | セラミツク多層配線基板の製造方法 | |
| JPS59154098A (ja) | セラミツクスル−ホ−ルプリント基板の製造方法 | |
| JPS60175495A (ja) | 多層基板 | |
| JPS5864094A (ja) | 接続用ピン付多層配線基板 | |
| JPS63102398A (ja) | セラミツク回路基板の製造方法 |