[go: up one dir, main page]

JPS6011646Y2 - flat package - Google Patents

flat package

Info

Publication number
JPS6011646Y2
JPS6011646Y2 JP1926879U JP1926879U JPS6011646Y2 JP S6011646 Y2 JPS6011646 Y2 JP S6011646Y2 JP 1926879 U JP1926879 U JP 1926879U JP 1926879 U JP1926879 U JP 1926879U JP S6011646 Y2 JPS6011646 Y2 JP S6011646Y2
Authority
JP
Japan
Prior art keywords
flat package
housing
electrodes
package
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1926879U
Other languages
Japanese (ja)
Other versions
JPS55120159U (en
Inventor
亨 真庭
啓介 真島
Original Assignee
日本電子機器株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電子機器株式会社 filed Critical 日本電子機器株式会社
Priority to JP1926879U priority Critical patent/JPS6011646Y2/en
Publication of JPS55120159U publication Critical patent/JPS55120159U/ja
Application granted granted Critical
Publication of JPS6011646Y2 publication Critical patent/JPS6011646Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は集積回路パッケージに関するものであり、とく
に絶縁材で底形され半導体集積回路チップを実装するた
めのハウジングと、このハウジングの底面の周縁部に配
列され半導体集積回路を外部の回路へ電気的に接続する
ための複数の電極とを含むフラットパッケージに関する
ものである。
[Detailed Description of the Invention] The present invention relates to an integrated circuit package, and in particular a housing whose bottom is made of an insulating material for mounting semiconductor integrated circuit chips, and a housing with semiconductor integrated circuits arranged around the periphery of the bottom of the housing. and a plurality of electrodes for electrically connecting the device to an external circuit.

このようなフラットパッケージは、電極パターンを蒸着
ないし印刷した厚膜集積回路基板に搭載して混成集積回
路を形成したり、回路パターンを印刷した印刷回路基板
に実装して電子回路パッケージを構成したりするのに使
用され、小型化、低価格性、および生産性の点で有利で
あることが知られている。
Such flat packages can be mounted on a thick film integrated circuit board with an electrode pattern deposited or printed on it to form a hybrid integrated circuit, or mounted on a printed circuit board with a circuit pattern printed on it to form an electronic circuit package. It is known to be advantageous in terms of miniaturization, low cost, and productivity.

しかし本来の小型化の要求によりパッケージの電極間隔
が狭く、さらにパッケージ底面とそれを搭載する基板と
の間隔も狭い。
However, due to the original demand for miniaturization, the spacing between the electrodes of the package is narrow, and the spacing between the bottom of the package and the substrate on which it is mounted is also narrow.

このようなフラットパッケージを基板に実装するために
ボンディング工程においてフラックスを用いてパッケー
ジ電極と基板のパターンとの半田付けを行った場合、こ
れらの電極間間隔やパッケージと基板との間隙に毛細管
現象により浸入した余剰のフラックスを洗浄工程によっ
て完全に除去することは困難である。
When soldering the package electrodes and the circuit board pattern using flux in the bonding process to mount such a flat package on a circuit board, capillarity occurs in the spacing between these electrodes and the gap between the package and the circuit board. It is difficult to completely remove the excess flux that has entered through the cleaning process.

このような残留フラックスは電極間の絶縁低下や導体パ
ターン中における銀のマイグレーションの進行および電
極の腐食をきたす。
Such residual flux causes a decrease in the insulation between the electrodes, progression of silver migration in the conductor pattern, and corrosion of the electrodes.

したがってこのような従来のフラットパッケージはそれ
を使用した電子回路システム全体の信頼性を低下させて
いる。
Therefore, such conventional flat packages reduce the reliability of the entire electronic circuit system using them.

本考案は、このような残留フラックスを効果的に除去す
ることのできるフラットパッケージを提供し、このよう
なパッケージを組み込む電子装置の生産性を高めシステ
ムの信頼性の向上を図ることを目的とする。
The purpose of the present invention is to provide a flat package that can effectively remove such residual flux, thereby increasing the productivity of electronic devices incorporating such a package and improving system reliability. .

このような目的のために本考案によるフラットパッケー
ジは、複数の電極の相互の間隙におけるハウジング底面
に溝を形成して電極相互間を分離し、洗浄工程において
洗浄液が容易に流入出できるように構成されている。
For this purpose, the flat package according to the present invention has a structure in which grooves are formed on the bottom of the housing between the plurality of electrodes to separate the electrodes from each other, so that cleaning liquid can easily flow in and out during the cleaning process. has been done.

次に本考案によるフラットパッケージの実施例を添付の
図面を参照して詳細に説明する。
Next, embodiments of the flat package according to the present invention will be described in detail with reference to the accompanying drawings.

第1図は本考案によるフラットパッケージの一実施例の
底面を示す平面図で、その一点鎖線■−■にて切断して
矢印方面から見た断面図を第2図に示す。
FIG. 1 is a plan view showing the bottom of an embodiment of the flat package according to the present invention, and FIG. 2 is a cross-sectional view taken along the dashed line (■-■) and viewed from the direction of the arrow.

このフラットパッケージは、半導体集積回路チップ(図
示せず)を搭載する絶縁材で底形されたハウジング10
と、それをガラス封止剤などで気密封止するキャップ1
2とを含む。
This flat package consists of a housing 10 whose bottom is made of an insulating material and which mounts a semiconductor integrated circuit chip (not shown).
and a cap 1 that hermetically seals it with a glass sealant etc.
2.

その底面14の周縁部には、半導体集積回路を外部の回
路(図示せず)と電気的に接続するための導体電極16
が配列され、これらの電極16の相互間におけるハウジ
ング10の底面14には溝18が図示のように形成され
ている。
A conductive electrode 16 for electrically connecting the semiconductor integrated circuit to an external circuit (not shown) is provided at the periphery of the bottom surface 14.
are arranged, and a groove 18 is formed in the bottom surface 14 of the housing 10 between these electrodes 16 as shown.

この溝18は第2図の実施例では図示のように矩形断面
形状を有する。
In the embodiment of FIG. 2, this groove 18 has a rectangular cross-sectional shape as shown.

このフラットパッケージを厚膜集積回路基板または印刷
回路基板(図示せず)に搭載して基板上の回路パターン
とボンデングを行なう際にパッケージや基板に付着した
余剰のフラックスは、これらの溝18を容易に流入出す
る洗浄液によって完全に除去することができる。
When this flat package is mounted on a thick film integrated circuit board or a printed circuit board (not shown) and bonded to a circuit pattern on the board, excess flux that adheres to the package or board can easily fill these grooves 18. It can be completely removed by the cleaning solution flowing in and out of the tank.

第3図および第4図は他の断面形状の溝18Aおよび1
8Bを示し、それぞれ断面は半円形および三角形である
3 and 4 show grooves 18A and 1 of other cross-sectional shapes.
8B, the cross sections are semicircular and triangular, respectively.

なおこれらの図面においてパッケージの大きさに対して
電極や溝の大きさおよび個数は説明のために誇張して図
示されている。
Note that in these drawings, the size and number of electrodes and grooves are exaggerated with respect to the size of the package for the sake of explanation.

本考案によるフラットパッケージはこのような構成によ
りボンデング工程における残留フラックスを効果的に除
去することができるので、これを搭載した電子装置の耐
腐食性、絶縁性が向上し、小型、高密度実装でかつ高信
頼性のシステムを提供することができる。
With this configuration, the flat package according to the present invention can effectively remove residual flux during the bonding process, improving the corrosion resistance and insulation properties of electronic devices equipped with it, allowing for compact size and high-density packaging. In addition, a highly reliable system can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案によるフラットパッケージの一実施例の
底面を示す平面図、第2図は第1図に示すフラットパッ
ケージの一点鎖線■−Hにおける断面図、第3図および
第4図は本考案によるフラットパッケージの他の実施例
を示す部分断面図である。 主要部分の符号の説明、10・・・・・・ハウジング、
14・・・・・・底面、16・・・・・・電極、18・
・・・・・溝。
Fig. 1 is a plan view showing the bottom of an embodiment of the flat package according to the present invention, Fig. 2 is a sectional view taken along the dashed line ■-H of the flat package shown in Fig. 1, and Figs. FIG. 6 is a partial cross-sectional view showing another embodiment of the flat package according to the invention. Explanation of symbols of main parts, 10...Housing,
14... bottom surface, 16... electrode, 18...
·····groove.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 絶縁材で成形され半導体集積回路チップを実装するため
のハウジングと、該ハウジングの底面の周縁部に配列さ
れ半導体集積回路を外部の回路へ電気的に接続するため
の複数の電極とを含むフラットパッケージにおいて、前
記複数の電極の相互の間隙におけるハウジング底面に溝
を形成したことを特徴とするフラットパッケージ。
A flat package including a housing molded from an insulating material and used to mount a semiconductor integrated circuit chip, and a plurality of electrodes arranged around the periphery of the bottom surface of the housing for electrically connecting the semiconductor integrated circuit to an external circuit. 2. The flat package according to claim 1, wherein a groove is formed on the bottom surface of the housing in the gap between the plurality of electrodes.
JP1926879U 1979-02-17 1979-02-17 flat package Expired JPS6011646Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1926879U JPS6011646Y2 (en) 1979-02-17 1979-02-17 flat package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1926879U JPS6011646Y2 (en) 1979-02-17 1979-02-17 flat package

Publications (2)

Publication Number Publication Date
JPS55120159U JPS55120159U (en) 1980-08-26
JPS6011646Y2 true JPS6011646Y2 (en) 1985-04-17

Family

ID=28848059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1926879U Expired JPS6011646Y2 (en) 1979-02-17 1979-02-17 flat package

Country Status (1)

Country Link
JP (1) JPS6011646Y2 (en)

Also Published As

Publication number Publication date
JPS55120159U (en) 1980-08-26

Similar Documents

Publication Publication Date Title
US3885304A (en) Electric circuit arrangement and method of making the same
JPH05109975A (en) Resin-sealed type semiconductor device
US3919602A (en) Electric circuit arrangement and method of making the same
JP2008288610A (en) Manufacturing method of circuit module
US9508677B2 (en) Chip package assembly and manufacturing method thereof
JPS6394645A (en) Electronic device
KR100226335B1 (en) Molded plastic packaging of electronic devices
JP3138539B2 (en) Semiconductor device and COB substrate
JPS6011646Y2 (en) flat package
JPS6227544B2 (en)
JPS59107551A (en) Semiconductor device
JP2524482B2 (en) QFP structure semiconductor device
JPS5914894B2 (en) Ceramic package
JPH0219635B2 (en)
JP2553665B2 (en) Semiconductor device
JPH04269841A (en) Semiconductor device
JP2947468B2 (en) Composite electronic circuit device
JP2725719B2 (en) Electronic component and method of manufacturing the same
JPH0458189B2 (en)
JPH01318259A (en) Hybrid integrated circuit device
JPH0519974Y2 (en)
JPS6339732Y2 (en)
JPH0463543B2 (en)
JPH0119395Y2 (en)
KR100743319B1 (en) Surface-mounted semiconductor device and manufacturing method thereof