JPS60107138A - デイジタル・コンピユ−タ用中央処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、ディジタル・コンビコータ用の中央処理装置
に関する。

し従来の技術］ Ｍ年、仮想メモリ管理システム、３２ビット・データ・
バス、データ・キャッシュ、種々のデータ・・タイプ及
びアドレッシング・モードの使用能力、可変長命令フォ
ーマット並びにその他の進歩した特徴を備えた、多数の
ディジタル・コンピュータが開発されている。しかしな
がら、今日まで、イのような特徴を具備させた結果は、
高価格で物理的サイズの大きいコンピュータである。例
えば、上記した属性を具備する］ンビコータの中央処理
装置は５００立方インチらの回路板空間を占めるといっ
ても過言ではない。結果として、そのような］ンピコー
タを多くの用途に用いるのは不可能であり、実際的では
ない。

［発明の概要］ 本発明は、小型で経湾的であるばかりか、３２ビツト・
データ・バス、可変長命令、種々のアドレッシング・モ
ード及びその伯の優れた特徴を備えるディジタル・コン
ビコーク用中央処理装置を提示する。その中央処理装置
は、パイプ・ライン及びマイクロプログラムの設計を採
用し、非常にコンパクトなマイクロコート′で強力な機
能の実行を許容するハードウェア上の多数の特徴を備え
ている。

成る好ましい実施例では、本発明の中央処ｙ！！装置は
、他のレジスタを間接的にアドレスするために使用され
る複数のポインタ・レジスタを含む。

複数の汎用レジスタの各々には、レジスタ・アドレスが
割当てられる。特定の汎用レジスタを参照するマイクロ
命令の解読の間に、ポインタ・レジスタにはその汎用レ
ジスタのレジスタ・アドレスがロードされ得る。マイク
ロ命令が実行される時、その汎用レジスタは、当該汎用
レジスタを選択するアドレスとしてポインタ・レジスタ
の内容を利用づることで、アクセスされる。

本発明の第二の実施例では、中央処理装置は、１個のサ
イズ・レジスタと、マイクロ命令演算コードの解読の間
に動作する手段であって、マイクロ命令で特定されるデ
ータ・サイズを示すコードをサイズ゛・レジスタにロー
ドするものとを含む。

マイクロ命令の実行の間、サイズ・レジスタは、データ
・バス中のエレメントの数を決定するために、種々の時
点で利用される。

本発明のこれら及びその他の特徴は、添ｆ］図面を参照
する以下の説明から明らかとなるであろう。

［実施例］ 第１図は、本発明の中央処理装置の好ましい実施例を含
むコンビコータ・システムを示す。このコンビコータ・
システムは、中央処理装置（ＣＰＵ）１０、システム・
バス２０、メモリ・アレイ２２及びコンソール・ターミ
ナル２４を具備する。この］コンビコータシステムはま
た、例えばディスク制御装置やネットワーク・インター
フエースのような、システム・バス２０に連結する種々
の周辺装置（図示せず）を具備り−る１、］ンンール・
ターミナル２４は、もしも適当なインターフェース、例
えばローカル・エリア・ネットワークへのインターフェ
ースがシステム・バス２０−Ｌに用意されるならば、除
去してもよい。ＣＩ’Ｕ１０は、メモリ制御モジコール
１２とデータ・バス・Ｕジュール１４からなる。

プログラム命令の実際の実行は、データ・バス・モジコ
ール１４によって制御され、メモリ制御モジュール１２
は、一般的には、データ・バス・モジュール１ノ１どシ
ステム・バス２ｏとの間のインターフェースとして作用
する。メモリ制御モジュール１２及びデータ・バス・モ
ジコール１４は、メモリ制御バス１６及びメモリ・デー
タ・バス１８を介して通信する。

メモリ制御モジ：ｉ−ル１２は、データ・バス・モシ−
−一−ル１４に関しＣ非同期的に動作するマイクロプロ
グラムされた装置である。メモリ制御モジュール１２は
、Ｃ１ｍ　Ｕ　１０とシステム・バス２０との間のイン
ターフェースを与えるだ（プでなく、データ・バス・モ
ジュール１４のためのアドレス翻訳機能、命令１９７１
７７機能及びデータ・キレ１９１機能を与える。アドレ
ス翻訳は、データ・バス・モジコール１４によって特定
される仮想アドレスの実際の物理アドレスへの翻訳又は
変換を云う。データ・キセッシ１の詔は、ＣＰＵ内の高
速メモリ・アレイで最近使われるようになった記憶装置
をいＡう。

第２図において、メモリ制御モジュール１２は、送受信
器３０、バス３２，３４、ｉｌｌ訳バッファ／キャツシ
コ４０、物理アドレス・レジスタ４２、システム・バス
・インターフエース４４、マージ／回転ユニツ１〜４８
、マイク［１シーケン”リー／制御記憶装置５０、パス
制御装置５２及び命令ブリフェッチ・ユニット５６を具
ｔｇ５する。メモリ制御ユニットの機能については、デ
ータが特定の仮想アＩ〜レスから読出されるべきことを
データ・バス・モジコール１４が要求するどきに生じる
一連の動作を概観覆ることによって説明Ｊる。データ・
バス・モジュール１４は、仮想アドレスをバス・ラッチ
６４に置き、その仮想アドレスはそのポイン１へからメ
モリ・データ・バス１８を介してメモリ制御モジコール
１２に送出される。

そのアドレスは、送受信器３０を通ってバス３２に至る
。パス３２上の仮想アト１ノスはＩ’ｌｌ訳バッファ／
キャッシコ４０に視われ、もしも要求された翻訳エント
リが存在する（例えば、キＶツシュ・ヒツト）ならば、
対応する物理アドレスがパス３４上に作り出される。バ
ス３４から、物理アドレスは物理アドレス・レジスタ４
２にロードされ、そこからバス３２上に［１−ドされる
。パス３２十の物理アドレスはそれで、翻訳バッファ／
キャッシュ４０及びシステム・バス・インターフェース
・コニット４４に同時に提示される。もしも要求された
データがキャッシコ中にある場合には、翻訳バッファ／
キャッシコ４０ば、次のマシーン・１ナイクルでバス３
４上に要求されたデータを送出づる。もしもキャッシュ
・ミスが生じたならば、要求されたデータをメモリ・ア
レイ２２から取り出すために、システム・バス・リーイ
クルが実行される。データがメモリから受け取られると
、それは、システム・バス・インターフェース４４から
バス３４上に至る。一旦、キャツシコ又【まメモリから
γ−りがバス３４上に受信されると、そのデータは、マ
ージ／回転ユニット４８を介してバス３２にロードされ
る。要求されたデータは、送受信器３０及びメモリ・デ
ータ・バス１８を介してデータ・バス・モジュール１４
に至り、仮想読出リイクルが完了する。メモリ制御動作
の上記シーケンスは、マイクロシーケンサ／制御記憶装
置５０から出る制御信号によって実行され、統御される
。

マイク【コシークンリ／制御記憶装置５０によって実行
される特定のマイクロプログラムは、データ・バス・モ
ジコール１４によってメモリ制御モジュール１２にメモ
リ制御パス１６を介して送り出されるメモリ制御コマン
ド２８により選択される。このコマンド２８は、仮想ア
ドレスがメモリ・データ・パス１８十に置かれるのど同
じ旧態に送出される。システム・バス２０の利用を必要
とする、メモリ制御モジュール１２のマイクロプログラ
ムのためには、マイクロプログラムは、バス制御装置５
２を経て動作する。

メモリ制御モジコール１２ににって実行される（Ｎ＋加
的な機能は、データ・バス・モジコール１４にｊ；る実
行のための命令のブリフェッチである。ブリフェッチさ
れた命令は命令ブリフェッチ・ユニット５６に収容され
、必要どされる際に１度に１バイトずつメモリ制御バス
１６を介して、データ・バス・モジュール１４に送られ
る。メモリ制御バス１６はそれ故、２つの異なる機能、
即ち、メモリ制御モジュール１２からデータ・バス・モ
ジコール１４への命令の転送と、データ・バス・モジュ
ール１４からメ玉り制御モジコール１２へのメモリ制御
コマンドの転送とを果たす。

データ・バス・モジコール１４にＪ−って実行される各
マクロ命令は、一般に、演算コード（ＯＰ］−ド）と、
それに従う１又は２以上のオペランド指定子（スペシフ
ァイアー）とからなる。オペランド指定子は、データ又
はマクロ命令が作用すべきデータの位詔を指定する。前
者の場合、オペランド指定子に含まれるデータをリテラ
ル（ｌｉｔｅｒａｌ）と呼ぶ。後者の場合、オペランド
指定子は、アドレッシング・モード及びレジスタの番号
（例えばアドレス）を示す。アドレッシング・モードの
例として、指定レジスタがデータを収容している直接モ
ード及び、指定レジスタがデータのアドレスを収容して
いる間接モードがある。例えば、レジスタ３及びレジス
タ４の内容を加算するマクロ命令では、ＯＰコードは加
算を指定し、２つのオペランド指定子は、レジスタ３直
接及びレジスタ４直接をそれぞれ指定する。ここで説明
する好ましい実施例では、各Ｏｆ”１−ド及びオペラン
ド指定子は、１バイト又は２バイト以上を含み、そのマ
クロ命令のバイトは、データ・バス・モジュール１４に
よって受信され、一度に１バイトずつ処理される。

第２図のデータ・バス・モジュール１４を参照する。マ
ク［１命令の実行は、制御論理ユニット６０によって実
行されるマイクロ命令によって遂行される。制御論理ユ
ニット６０は、Ａ　Ｌ　Ｕ　、汎用目的のレジスタ、２
つのポインタ・レジスタ、マクロプログラム・カウンタ
及び以下に説明するその他の要素を具備する。各マクロ
命令に対して、制御論理ユニット６０は、制御記憶装置
６２に収容された一連のマクロ命令を実行する。新しい
マクロ命令のＯＰコードがメモリ制御パス１６から命令
レジスタ１０にロードされた時に、マクロ命令のシーケ
ンスが開始する。ＯＰコードの値及び現在のマイクロ命
令の部分は、解読ＲＯＭ７４での記憶場所をアドレスす
るために使用される。それに応じて、解読ＲＯＭ　７０
は、多数の出力、即ち、マクロ命令のＯＰコードに対応
する最初のマイクロ命令の制御記憶装＠６２でのアドレ
スを指定する次マイクロアドレスと、マクロ命令が作用
すべきデータのバイト長を示す５ＩＺＥ信号と、以下に
説明する機能のＣＣＣＬＡＳＳ　（コンディション・コ
ード　クラス）信号とを出力する。命令レジスタ７０が
オペランド指定子を含むとき、＠　Ｈ’ＲＯＭ　７４は
、追加的に、アドレッシング・モードが直接か否かを示
づ、ＲＥＧＩＳＴＥＲ信号を出力する。

解ｌＲＯＭ７４によつで出力される次のマイクロアドレ
スは、マイクロシーケンサ７６を介して制御記憶アドレ
ス・レジスタ７８に至る。ｉｌｉ制御記憶アドレス・レ
ジスタ７８に収容されたアドレスは、制御記憶装置６２
でアクセスされるマイクロ命令を指定りる。アクレスさ
れたマイクロ命令の部分は、多数の指定装置に発送され
る。成る部分は、実行のために制御論理ユニット６０へ
行く。第二の部分はマイクロシーケンサ７６へ行き、そ
こでは、次のマイクロ命令のアドレスを決定するために
利用される。成る状況では、制御記憶装置６２はまた、
メモリ制御信号２８と、サイズ・レジスタ８８及びＣＣ
論理ｌニット９０にロードされるべき値を供給する。

第１のマイクロ命令が実行を開始した後、マイクロシー
ケンサ７６は、次のマイクロ命令のアドレスを制御記憶
アドレス・レジスタ７８に置かせ、シーケンスは、マク
ロ命令に対応する全てのマイクロ命令が実行されてしま
うまで続く。マイクロスタック８０は、制御記憶装置６
２のマイクロプログラムでマイクロサブルーチン及びマ
イクロ１−ラップの利用を可能にするために設【づられ
る。マイクロスタック８０の動作は、以下に詳細に説明
づる。

データ・バス・モジュール１４に含まれる他のエレメン
トは、バス・ラッチ６４、バス８２，８４、ラッチ８６
．４ｊイズ・レジスタ９８、ＣＣ（コンディション・＝
１−ド）論理ユニット９０、インデックス・レジスタ９
２、コンソール・インターフェース９４、割込制御＋論
理ユニット９Ｇ及び命令レジスタ・バッフ？９８である
。バス８２及び同８４は、種々のｉｖｉ後関係でデータ
・バス・モジュール１４のニレメン１〜間でデータを通
ずために使われる。ラッチ８６は、バス８２とバス８４
との間の隔離を与える。サイズ・レジスタ８８は、ａｉ
ｌ＋　！３１１論理ユニツ１−６０のための既定データ
・パス幅を示すコード（通常は、解読ＲＯ，Ｍ７４又は
制御記憶装置６２からの５ＩＺＥ信号から導出される。

）を保持づ−るために利用される。コンディション・コ
ード論理ユニツ［〜９０は、制御論理ユニラ１−６０の
出力に基づくマクロレベルのコンディション・コードの
セジティングを制御するために利用される。インデック
ス・レジスタ９２は、次マイク［１アドレスを決定する
ためにマイクロシーケンサ７６によって利用され得る４
ビツト・レジスタである。コンソール・インターフェー
ス９４は、コンソール・ターミナル２４（第１図）とデ
ータ・バス・モジコール１４との間をインターフェース
するために使われるシリアル・ボートである。割込制御
論理コニット９６は、割込を起こすべぎがどうかを決定
するため、システム・バス２ｏがらの任意の割込をＣＰ
Ｕの現在状態と比較する。命令レジスタ・バッファ９８
は、バス８２を介して命令レジスタ７０の内容を制御論
理ユニット６０に送る手段を提供する。

マイク１］シーケンサ７６の１幾能は、マイクロ命令が
制御論理ユニット６０によって実行されるシーケンスを
決定することである。所与のマイクロ命令の実行の間に
、次のマイクロ命令の制御記憶装置６２でのアト１ノス
を決定して、そのアドレスを制御記憶アドレス・レジス
タ７８に首くことによって、マイクロシーケンサ７６は
、これを達成する。マイクロシーケンサ７６は、現在の
マイクロ命令にコード化された情報並びに種々のステー
タス・ライン及び制御ライン上の信号に基づき、次マイ
クロ命令のアドレスを決定する。

第３図は、マイクロシーケンサ７６をより詳細に示す。

次マイクロアドレスは、ＭＵＸ（マルチプレクサ）２０
０の出ノｊによって決定される。ＭＵＸ２００への入力
は、ページ・レズシタ２０１、マイクロブ［１グラム・
カウンタ２０２及びＯＲゲー１−２０４である。これら
の入力の間の選択は、ＪＵＭＰＭＵＸ２０６及び後述の
仙の制御信号によって決定される。ページ・レジスタ　
２０１は、現時マイクロ命令アドレスの高位ビット（複
数）を保持する。

マイクロプログラム・カウンタ２０２は、現時マイクロ
命令アドレスの低位ビット（複数）に１を加えたものを
保持する。ページ・レジスタ２０１及びマイクロプログ
ラム・カウンタ２０２はそれ故、−緒になって、次の連
続するマイクロ命令アドレスを指し示す。ＭＵＸ２００
によるこれら入力の選択は、コンピュータ・システムが
一連にマイクロ命令を実行覆る簡単な場合を表わす。

ＯＲゲート２０４は、ＯＲゲート２０４の出力どバス２
１０上のアドレスどの間で論理ＯＲ演算を行なう。バス
２１０は、解読ＲＯＭ７４、ジャンプ・レジスタ　２１
２又はマイク［１スタツク８０のいずれかによって決定
されたアドレスを収容する。マイクロ命令のＯＰコード
又は１バイトのオペランド指定子が解読される場合には
、解読ＲＯＭ　７４からバス２１０上のアドレスが導出
される。この場合、解読ＲＯＭ７４は、このマクロ命令
バイトによって特定される（幾重を実行するために必要
とされる最初のマクロ命令のアドレスの全部又は一部の
いずれかを供給する。非連続的なジャンプ又はブランチ
がマイクロ命令のシーク−ンスで生じる場合には、一般
に、ジャンプ・レジスタ　２１２がバス２１０上のアド
レスのソースである。ブランチしようとするアドレスは
、制御記憶装置６２中の現時マイクロ命令の内容から導
出され、ジャンプ・レジスタ　２１２にｆｆｆｉかれる
。Ｗ　後に、マイクロ４ノブルーヂン又はマイクロトラ
ップからの復帰（リターン）が生じる場合には、マイク
ロスタック８０がバス２１０−にのアドレスのソースで
ある、１復帰アドレスは、元のザブルーチン・］−ル又
はトラップが生じた時にマイクロスタック８０に収容さ
れる。復帰アドレスは、リーブルーチン・コールに対し
てページ・レジスタ２０１の内容及びマイクロプログラ
ム・ノＪウンタ　２０２の内容によるか、又は、トラッ
プに対して、ページ・レジスタ２０１の内容及びマイク
ロプログラム・カウンタ　２０２の内容マイナス１（即
ち、現在のマイクロアドレス）によるかのどちらがで決
定される。後者の場合、条（’ｌ　（Ｊデクレメンタ　
２１４が、マイクロプログラム・カウンタ　２０２の内
容から１を減するために使われる。

制御記憶装置６２に収容される各マイクロ命令は、デー
タ・バス制御フィールド、コンディション・コード／サ
イズ・フィールド及び次アドレス制御フィールドの３個
のフィールドを具備する。データ・パス制御フィールド
は、制御論理ユニット６゜〈第２図）によるマイクロ命
令の実行を制御するために使われる。コンディション・
コード／サイズ・フィールドは、後で説明１゛る。次ア
ドレス制御フィールドは、次のマイクロ命令のアドレス
を決定するｌこめにマイクロシーケンサ７６によって使
われる。次アドレス制御フィールドは、概念的には、次
のように４個の１ナブフイールドに分割できる。即ら、 タイプ ジレンプ・コンディション オア ジャンプ・アドレス サブフィールド１タイプ」は、表１に列記し以下に詳細
に説明するブランチ・タイプの１つを特定する。ザブフ
ィールド１−ジャンプ・コンディション１は、非連続的
なブランチがマイクロ命令のシーケンスで生じたか否か
を決定するためにテストすべきコンディションを特定す
る。第３図を参照すると、サブフィールド「ジャンプ・
コンディション−１は部分的に、ＭＵＸ２００の制御の
ためにＪＵＭＰ　ＭＵＸ　２０６への入力のどれを選択
づべきかを決定する。選択され得る典型的なジャンプ・
コンディションは、Δｌ　Ｕ−］ンディション・コード
、割込又はコンソール・ホールトが受信されたか否か、
ＯＲＭｕｘ　２０８の出力がＵ口が否が及び信号ＩＲＩ
ＮＶＡＩ　ＩＤが出されたか否か、である。ＩＲＩＮＶ
ＡＬＩＩ）信号は、命令レジスタ７０が有効な情報を含
まないときには何時でも、命令プリフＴツヂ・ユニツ１
〜５６から出ノｊされる。

一般に、選択されたコンディションが真であるならば、
ＭＬＪＸ２００は、ＯＲゲート　２０４から供給される
アドレスを選択し、ブランチが生じる。もしもコンディ
ションが偽ならば、ＭＵＸ２００はページ・レジスタ２
０１及びマイクロプログラム・カウンタ　２０２から供
給される次の連続アドレスを選択する。

ＯＲゲート２０４によってｆｊ＜Ｚわれるオア演算は、
バス２１０」−のアドレスの低位ピッ１へに作用する。

このコンビコータ・システムの好ましい実施例では、Ｏ
ＲＭＵＸ２０８の出力は４ビツト幅であり、成るマイク
ロ命令のブランチ・タイプでは、これらの４ピツ１〜が
、バス２１０上の下位４ビツトと論理和をとられる。Ｏ
ＲＭＵＸ２０８はこのように、多重指定ブランチ（即ち
、ケーシング）を行なうことができる。ＯＲＭＵＸ２０
８の出力は、現時マイクロ命令のサブフィールド［オア
Ｊによって制御される。表２は、瞥ナブフィールド「オ
ア」を３ピツ１〜幅に拡げ、８セツトの４ビツト入力ま
でから選択し得るようにした、本発明の好ましい実施例
を示す。ザブフィールド「オア」の値０乃至７に対応す
る各選択に関し、表２は、ＯＲＭＵＸ２０８の出力ビッ
トＯＲＭＵＸ３乃至○ＲＭ　Ｕ　ＸＯの各々に対する値
を列記した。ゼロの１ナブフイールド値に対し、ＯＲＭ
ＵＸ２０８の全出力ビットはゼ［］である。値１では、
もしもＩＲＩＮＶ△Ｌ　Ｉ　ｒ）信号が出ているならば
ＯＲＭＵＸＯが１にレストされる。値２では、ＯＲＭＵ
Ｘｌが１にセットされる。この値は、マイクロサブルー
チンからの多重復帰（リターン）を与えるために使うと
便利である。値３では、ＯＲゲート２０４の出力は、表
に示した４木のメモリ制御ステータス・ラインドの信号
によって決定される。ＭＦＭ　ＥＲＲは、メモリ制御モ
ジコール１２からの雑多のＪラー信号を云う。ＰＡＧ［
ＣＲＯ８ＳＩＮＧは、５１２バイトのページ境界を越え
るデータをアクレスする試みを示す。ＴＲＭＩＳＳは、
要求された仮想アドレスに対する翻訳エントリが翻訳バ
ッファ／キャッシコ４０に発見されなかったことを示す
。ＭＯＤＩＦＹ　ＲＥｌ＝ＵＳＩＥは、メモリ書込動作
が、その対応する翻訳バッファのエントリにモディファ
イ・ピッＩ〜がレットされていなかったために行なわれ
なかったことを示す。コード値４ではＯＲＭＵＸ２０８
の出力は、ｌＲＩＮＶＡＬＩＤ信号及びＢＲＦＡＬＳＥ
信号によって決定される。ＢＲＦＡＬＳＥ（、ｉ月は、
マクロレベルのブランチが起こるだろうか否かを示す。

コード値５では、ＯＲＭＵＸ　２（ｉｌｌの出力は、列
記したスタータス信号によって決定される。○ＶＥＲＦ
ＬＯＷは、以下に説明するＰＳＩ−Ｖコードをイウ。Ｉ
ＮＴＥＲＲＵＰＩ−及びＣＯＮＳＯＬＥＨΔ１−１は、
それぞれ、割込制御論理コニット９６及びコンソール・
インターフェース９４からの信号をいう。コード値６で
は、ＯＲＭＵＸ２０８の出力は、インデックス・レジス
タ９２（第２図）の内容に等しい。コード値７では、Ｏ
Ｒゲート２０４の出力は、サイズ・レジスタ８８の内容
によって決定される。

表１は、マイクロシーケンリーフ６が次のマイクロアド
レスを選択する方法をまとめたものである。

現時マイクロ命令のサブフィールド「タイプ−１は、表
１の第１欄に列記したブランチ・タイプの一つを指定す
る。これらのタイプの動作は次の段落で説明する。表１
において、記号μＰＣは、マイクロプログラム・カウン
タ２０２を表わす。

ブランチ・タイプがジャンプ又はサブルーチン・ジャン
プであるどきは、現時マイクロ命令のり一ブフィールド
「ジＸ７ンプ・アドレスＪは、ジャンプ・レジスタ　２
１３にロードされる。このアドレスは、バス２１０上に
置かれ、このポイントから、それは変更なしにＯＲゲー
ト２０４及びＭＵＸ２００を通過する。次マイク［１ア
ドレスはそれ故、現時マイクロ命令のサブフィールド「
″ジ１７ンブ・アドレス」によって完全に決定される。

ジャンプ及びザブルーチン・ジャンプのブランチ・タイ
プは、マイクロ命令のフローにａ３りる無条伺（アンコ
ンディションナル）ブランチを起こさせるために利用さ
れる。サブルーチン・ジャンプが実行されると、ページ
・レジスタ２０１及びマイクロプログラム・カウンタ　
２０２の内容は、マイクロスタック８０にブツシュされ
る。

ブランチというブランチ・タイプは、現ページ内でマイ
クロアドレスへの条１１付ジャンプを行なうために使わ
れる。表１に示覆ように、次マイクロアドレスの上位５
ビツトは、ページ・レジスタによって決定され、下位８
ビツトはジャンプ・コンディションに（Ｌづいて決定さ
れる。もしもジャンプ・コンディションが真ならば、下
位ビットは、現時マイクロ命令のり一ブフィールド［ジ
ャンプ・アドレス」の下位からジャンプ・レジスタ２１
２を介して導出される。もしもジャンプ・コンディショ
ンが偽ならば、ジャンプは生じず、下位ビットｔよマイ
ク１］プログラム・カウンタ２０２から導出される。ジ
ャンプ・コンディションは、現時マイクロ命令のサブフ
ィールド「ジャンプ・コンディションｌに基づきＪＵＭ
Ｐ　ＭＵＸ　２０Ｇによって選択された信号に等しい。

ケース（Ｃａｓｅ）のブランチ・タイプは、ジャンプ・
コンディションが真である場合に次マイクロアドレスの
下位ビットがＯＲＭＵＸ２０８の出力どの組合けでジャ
ンプ・レジスタ２１２によって決定されることを除いて
、ブランチに類似している。特に、ＯＲＭＵＸ　２０８
の４個の出力（表２）は、ＯＲゲート　２０４によって
ジャンプ・レジスタ２１２の下位４ビツトと論理和をと
られる。

リブルーチン・ブランチ及びトラップのブランチ・タイ
プは、ジャンプ・コンディションが真である場合に次マ
イクロアドレスの高位ビットがゼロに強制され、月つ次
の連続するマイクロアドレス〈サブルーチン・ブランチ
の場合）又は現時マイクロアドレス〈トラップの場合）
の何れかがマイクロスタック８０にプツシコされること
を除いて、ケースに類似している。

リターンのブランチ・タイプは、マイクロスタック８０
にブツシュされた任意のマイクロアドレスへ復帰づ−る
ために使われる。リターンのブランチ・タイプは条件句
であり、ジャンプ・コンディションが真である場合には
！１に戻るたりである。偽のジャンプ・コンディション
は、次の連続するマイクロアドレスがマイクロシーケン
サ７６にＪ：って選択されるようにする。

表１はまた、命令レジスタ７０中のＯＰコード又はオペ
ランド指定子のＦ／ｌ’読を命令するマイクロ命令を制
御論理ユニット６０が実行する時に、次マイクロアドレ
スが決定される方法を示す。ＯＰコードの解読に対して
は、もしも特定されたジャンプ・コーディションが偽な
らば、次マイクロアドレスは、解読ＲＯＭ７４から供給
されるアドレスによって決定される。この場合、次マイ
クロアドレスの高位ビットは、ゼ１］にレットされる。

ただし、もしも特記されたジャンプ・コンディションが
真て゛あるならば、次マイクロアドレスは、完全に、Ｏ
ＲＭＵＸ２０８の４ビツト出力によって決定され、現時
、マイクロアドレスは、マイクロスタック８０にブツシ
ュされる。一般に、ｏＰコード解読のフィクロ命令で特
記されるジャンプ・コンディションは、ＩＲｒＮＶＡＬ
［Ｄ信号である。結果として、データ・バス・モジコー
ル１４が、命令レジスタ７０で未だ有効でないＯＰコー
ドを復号又は解読しようとする場合、命令ブリフェッチ
・ユニット５６が追いつくのを待つサブルーチンの存在
する低位マイクロアドレスにトラップが生じる。

オペランド指定子解読のマイクロ命令が実行されると、
次マイク［１アドレスは、ＩＲＩＮＶΔ１−ＩＤ信号及
び解読ＲＯＭ７４から１７）ＲＥＧ　ｌ５ＴＩ三Ｒ信月
という２つの信号によって決定され、ＲＩＥ　Ｇ　Ｉ　
Ｓ　１−　ＩＥ　Ｒ信号は、オペランＩＺ指定子のアド
レッシング・モードが直接であるかどうかを示す。

もしも命令レジスタ（ＩＲ）が有効であり、且つモード
が直接であるならば、次の連続するマイクロアドレスが
選択される。もしも命令レジスタ（ＩＲ）が有効であり
、且つモードが間接であるならば、マイクロプログラム
は、高位部分がジャンプ・レジスタ２１２の高位ビット
によって決定され且つ低位部分が解読ＲＯＭ７４からの
マイクロアドレスに等しいアドレスにあるサブルーチン
にジャンプする。ジャンプ・レジスタ　２１２のアドレ
スは、現時マイクロ命令のナブフィールド［ジャンプ・
アドレス］から府出される。結局、ＩＲＩＮ　Ｖ　Ａ　
Ｌ　Ｄ信号が出される場合には、マイクロプログラムは
、○ＲＭＵＸ２０８の出力〈この場合には、１に等しい
値にレストされる。）によって指定されるアドレスのサ
ブルーチンにトラップする。

表１に示した最後の状況は、パワー・アップ又はパリテ
ィ−・エラーである。この場合、データ・バス・モジュ
ーＪし１４はゼ日・アドレスのマイクロ命令を実行し始
める。

第４図は、制御論理コニット６０をより詳細に示す。制
御論理ユニット６ｏは、バス１００．１０２、ＡＬＵ　
１０４、結果レジスタ　１０６．１０７、バレル・シッ
ク１０８及び（！Ｉ連のシフト・カウント・レジスタ　
１１０１１【ひに結果レジスタ　１１２、ポインタ・レ
ジスタ　１２（１，１２２、レジスタ・ファイル１２４
、プロゲラｌトカウンタ　１２６、定数ＲＯＭ　１３０
．レジスタ・セーブ・スタック　１３２、Ｉ１０ボー１
−　１３４並びに制御記憶レジスタ　１４０を含む。

制御論理ユニット６０にＪ、るマイクロ命令の実行は、
くフィクロ命令のデータ・バス制御フィールドが制御記
憶装貿６２から制御記憶レジスタ　１４０にロードされ
た時に始まる。一般に、データ・パス制御フィールドは
、１個のマイクロ０Ｐ−１−ドと、２個のマイク［トオ
ペランド指定子を含む。マイクＩＩ　Ｑ　「）」−ドが
代数演算又は論理演算（例えば、加τ※、論理（・Ｉ４
、マスク、比較）を指定する場合、その演算は△ＬＬＪ
１０４によって行なわれる。２つの必要なオペランドは
、バス１００及び同１０２を介して供給さ−れ、演算の
結果は、現時マイク［１命令に含まれるピッｌ−に従い
、結果レジスタ　１０６又は同１０７に置かれる。

バレル・シフタ　１０８は、シフト演算のために使ねれ
る。シフト・カラン１〜は、シフト・カラン１へ・レジ
スタ　１１０に収容してもよいし、マイクロ命令中のリ
テラルとして供給してもよい。シフト演算の結果は、結
果レジスタ　１１２に収容する。

レジスタ・ファイル１２４は、マク１］レベルのプログ
ラムにアクセス可能な多数の汎用レジスタと、汎用及び
専用の両用のマイクロレベル・レジスタを持つ。汎用レ
ジスタの計１は、以下、レジスタ・ファイル１２４にお
けるマク「ルベルの汎用レジスタ及びマイクロレベルの
汎用レジスタの両方をさすものと覆る。各レジスタ（ま
、バス１００又は同１０２の何れからも読み出すことが
できるが、バス１０２からのみ書き込むことができる。

レジスタ・ファイル１２４の各レジスタは、関連する固
有のレジスタ・アドレスを具備し、そのレジスタ・アド
レスは、以下に説明するように、マイクロ命令の実行の
間レジスタを指定するために使われる。

サイズ・レジスタ８８は、制御論理ユニット６０によっ
て利用されるデータ・バスの幅を制御するためと、表２
に示すマイクロプログラムのプランヂングを制御するた
めに利用される。このコンピュータ・システムの好まし
い実施例では、データ・パスは３２ビット幅まで拡げる
ことができるが、特定のマク１コ命令は、バイト（８ビ
ツト）及びワード（１６ビツト）のよう４ｒより狭いデ
ータ・パスを指定できる。例えば、マク１コ命令は、１
バイトが特定の仮想メＥす・アドレスから取り出されて
汎用レジスタ３（即ち、レジスタ・ファイル１２４中の
この汎用レジスタはレジスタ・アドレス３を採っている
。、）にロードされることを指定することができる。こ
のマクロ命令は、汎用レジスタ３の下位８ビツトにのみ
影響し、高位２４ビツトをそのままに放置づ−る。フル
３２ビツトのデータ・ブロック↓ま、ロングワードと呼
ぶことにづ゛る。

サイズ・レジスタ８８には、マクロ命令のＯＰコードが
解読されるときに解読ＲＯＭ７４から直接２どツ１−・
］−ドがロードされる。好ましい実施例で（ま、コーデ
ィング・スキームは、 Ｏ・・・・・・バイト ド・・・・・ワード ２・・・・・・不使用 ３・・・・・・ロングワード である。即ち、Ｏｌ）　Ｔｌ−ドによって特定されるデ
ータ・バス幅は、マスキングのｔ、Ｅめの△ｌ−Ｕ演粋
の使用無しに、Ｈつレジスタのと／Ｖな移動（ｍｏｖｅ
＞、回転又はリフ１ノッシコ無しに、そのＯＰ　＝１−
ドに対重る仝実行シーグンスの間、制御論理二１ニツ１
〜に（信号５ＩＺＥＯ及びＳ　Ｉ　Ｚ　Ｅ　１として）
有効であるにうに作ることができる。

１ノイズ・レジスタ８８の内容（ｊｌ、オペランド指定
子の解読を行なうマイクロ命令を実行するとぎに、改め
られ得る。そのようなマイクロ命令が実行されるとき、
マイクロ命令の二］ンディション・コード／サイズ・フ
ィールドは、そのフィールドの値がゼロ（バイト）、１
（ワード〉又は３（ロングワード）イ【らば、制御記憶
装置６２からリーイズ・レジスタ８８にロードされる。

もしも値が２ならば、サイズ・レジスタ８８は影響を受
けず、先行するＯＰコードにＪ二って特定されるサイズ
をそのままにしておく。

解読のマイク１］１命令の他に、１ナイズ・レジスタ８
８は、デスティネーション・オペランドとじて１ノイズ
・レジスタを明示的に指定する移動（ＩＩＩＯＶＧ）マ
イク［ｌ命令によってのみ修正されうる。解読以４のマ
イク１コ命令は、しかしながら、それらのコンディショ
ン・コード／サイズ・フィールドによって実行の間にデ
ータ・バス幅を制御する。ＡＩ−Ｌ）及びシフ１〜のマ
イクロ命令に対しては、後でコンディション・−］−ド
／サイズのコーディングを説明づ−る。他のマイクロ命
令（即ら、移動、メモリ要求）については、コンディシ
ョン・］−ド／（プイズ・フィールドの］−ディングは
、Ｏ・・・・・・バイト ド・・・・・ワード ２・・・・・・サイズ・レジスタを使用３・・・・・・
［１ングワード −Ｃある。即ら、与えられたマイク［１命令は、自身の
データ・バス幅を指定できるか又は、サイズ・レジスタ
を指定し、それ故、先行する０Ｐ７１−ド又ｔａ：　７
１ペランド指定子によって指定される幅を使用できるか
のどちらかで゛ある。その結果、サイズ・レジスタ８８
の利用にＪ：つて１ｑられる効率は、現在の＝１ンビュ
ータ・システムのマイク］］プログラミングでの檗軟性
に何らの対応する損失ももたらさない。

ポインタ・レジスタ　１２０及び同１２２は、各々２つ
の機能を奏し得る６ビツ１−・レジスタである。

即ち、ポインタ・レジスタ　１２０．１２２は、レジス
タ・ファイル１２４の特定の汎用レジスタのアドレス〈
即ち、そのレジスタへのポイント）を収容でき、又は、
オペランド指定子から導出されたリテラル値を収容でき
る。ポインタ・レジスタ　１２０，１２２は、バス１０
０．．１１２から読み取ることができ、バス１０２から
書ぎ込むことができる。２つのポインタ・レジスタ　１
００，１０２の利用は、多数のマクロ命令の実行スピー
ドに署しい利益を与える。例えば、汎用レジスタＲ」及
び同（く２の内容を；１１１算づるマクロ命令は、結果
を汎用レジスタＲ２に首くとして、次のようにヨード化
できる。即ち、 ０１”＝１−１−　−加算＜Ａｄｄ） オペランド指定子１−Ｒ１、直接モードオペランド指定
子２−Ｒ２、直接モードただし、各オペランド指定子は
、アドレッサ、モード、及び、（上記の如く）レジスタ
のアドレスを収容するレジスタ・フィールド又はリテラ
ルの何れかを１４定するモード・フィールドを含む。本
発明のポインタ・レジスタを使用しなければ、このマク
ロ命令に対するマイクロ命令のシーケンスは、次のよう
に７ステツプ必要とする。即ら、１、ＯＰコードを解読 ２、−オペランド指定子１を解読 ３、Ｒ１をＴ［ＥＭＰｌに移動 ４、オペランド指定子２を解読 ５、Ｒ２をＴＥＭＰ２に移動 ６、加算−ｒＥＭＰ３＝ＴＥＭＰ１ ＋ＴＥＭＰ２ ７、Ｔ’ＥＭＰ３をＲ２に移動 ここで、ＴＥＭＰＩ、ＴＥＭＰ２及びＴＥＭＰ３は、マ
イク［コレベルの汎用レジスタを意味する。

２つのポインタ・レジスタのＩＪ用は、必要なステップ
数を５に減ら！Ｉｏ即ち、 １、ＱＰ・コードを解あε ２、オペランド指定子１を解読し、Ｒ１のアドレスをＰ
ＴＲ１に置く ３．７Ｉペランド指定子２を解読し、Ｒ２のアドレスを
Ｐ　Ｔ’　Ｒ２に四く ４、加算Ｔ「ＭＰ１＝＠ＰＴＲ１ ＋＠ＰＴＲ２ ５、ＴＥＭＰｌを＠　Ｐ　１’　Ｒ２に移動ここで、記
号ＯＸは、アドレスがレジスタＸ中にある記憶場所（即
ち、レジスタ）を示し、ＰＴＲｌ及びＰＴＲ２は、ポイ
ンタ・レジスタ　１２０及び同１２２を示１゜上記スデ
ッ１２及び３に示したように、オペランド指定子のＷ？
読は、オペランド指定子によって指定されるレジスタの
番号をポインタ・レジスタ　１２０又は１２２の一方に
ロードさせる。

ポインタ・レジスタのこの日−ドは、オペランド指定子
によって指定されるアドレッシング・モードに関わりな
く生じる。オペランド指定子がリテラルを収容する揚台
、そのリテラルは同様にポインタ・レジスタにロードさ
れる。全ての場合に、オペランド指定子の解読を実行す
るマイクロ命令の１ビツトは、どのポインタ・レジスタ
〈１２０又は１２２）がロードされるかを決定する。第
２図に示すように、ポインタ・レジスタは、命令レジス
タ７０から命令レジスタ・バッファ９８、バス８２、ラ
ッチ８６、Ｉ１０ボート　１３４及びバス１０２を通っ
てロードされる。

上記の第２の例のステップ４及び５における加算のマイ
クロ命令及び移動のマイクロ命令は、ポインタ・レジス
タを使ってレジスタＲ１及び同Ｒ２を間接的にアドレス
する。そのようなアドレッシング方法を実施するため、
２つのレジスタ・アドレス、即ち直接アドレス及び間接
アドレスがポインタ・１ノジスタの各々に割当てられる
。ポインタ・レジスタの直接アドレスは、レジスタ・フ
ァイル１２４のレジスタのアドレスに全く類似しており
、レジスタの内容を特定するために利用される。

例えば、第１及び第２のマイクロ・オペランド指定子が
レジスタ・ファイル１２４中のアドレスが３及び４であ
るレジスタを指定するＭＯＶＯ３，４というようなマイ
クロ命令では、その結果として、レジスタ３の内容がレ
ジスタ４に移動する。ポインタ・レジスタ　１２０及び
同　１２２は、同じ結果を達成する引責しＩこ一般的に
より効率的な方法を与える。各ポインタ・レジスタには
、任意のレジスタの直接アドレスとはｙｃなる固有の間
接アドレスが割当てられる。間接アドレスがマイクロ・
オペランド指定子によって指定されると、実際にアクレ
スされるレジスタは、間接的にアドレスされたポインタ
・レジスタの内容によって決定される。例えば、もしも
ポインタ・レジスタ　１２０及び１２２が、５４及び５
５という間接アドレスを割当てられ、且つ数値３及び４
を収容していたとすると、マイクロ命令Ｍｏｖｅ　５４
．５５は、Ｍａｖａ　３　、４と等価である。

プログラム・カウンタ　１２６は、実行されるべき次の
マクロ命令のアドレスを収容づ−るレジスタである。ポ
インタ・レジスタ　１２０．１２２及びレジスタ・ファ
イル１２４中のレジスタと同様に、プログラム・カウン
タ　１２６もバス１００又は同１０２の何れがから読み
出しでき、バス１０２から書き込みできる。

プログラム・カウンタ　１２６は、次のいずれかが生じ
る時に自動的に、１．２又は４だけインクリメン１−さ
れる。

（１）１個のＯｆ）　ｌ１ｌ−ド解読マイクロ命令が実
行される時、 （２）オペランド指定子解読マイクロ命令が実行される
時、 （３）　川口）マイクロ命令が、１つのマイクロ命令オ
ペランドの記憶場所として命令 レジスタ７０を指定する口）、 （４）　マクロ命令の命令ストリームからのデータの再
生を支持するマイクロ命令が 実行される時、 ケース（１）及び（２）については既に説明した。プロ
グラム・カウンタ　１２６は、プログラム・カウンタ　
１２Ｇ中のアドレスが新しいマクロ命令のバイトの仮想
アドレスに対応するように、新しいマクロ命令のバイト
が命令レジスタ７０から計数されたときには何時でも１
だけインクリメントされる。ケース（３）の例としては
、マクロ命令ストリーム中の１パイ１〜がリテラル・デ
ータを含む］易合である。例えば、成るタイプのオペラ
ンド指定子は、ベース・アドレスを収容するレジスタと
、イのレジスタ中に発見されるベース・アドレスに加算
されるべぎ固定オフセットとを指定づ−ることによって
オペランドのアドレスを特定σる。この状況ではオペラ
ンド指定子は２バイトからなり、第１のバイトはレジス
タ・アドレス（例えば、レジスタ２）及びアドレッシン
グ・モードを指定し、第２のバイトは、固定オフセット
（１１１ち、リテラル）を収容する。そのよう１．７副
ペランドをアクセスするマイクロ命令は、オペランド指
定子の第１バイトを解読して値２（レジスタ・アドレス
）をポインタ・レジスタ　１２０にｆｆｆｉ　＜ことに
よって始まる。次のマイクロ命令は、命令レジスタ７０
に収容されたリテラルに、ポインタ・レジスタ　１２０
によって指定される値を加算ザる。このマイクロ命令は
、命令レジスタ７０に割当てられた固有のレジスタ・ア
ドレスを指定することによって命令レジスタ７０を参照
する。リテラルは、命令レジスタ７０から命令レジスタ
・バッファ９８、バス８２、ラッチ８６、バス８４、Ｉ
１０ポーＩ〜　１３４及びバス１０２を通って、ＡＬＵ
１０４に達する。オペランドとして命令レジスタ７０の
アドレスを指定するｈｌ算マイクロ命令の実行は、ブ［
コグラム・カウンタ　１２０を１だ（づインクリメン１
〜させる。

−１−記のケース（４）は、命令ストリーム・メ王り要
求と呼ばれる。ぞのようなマイクロ命令が実行されると
ぎ、制御記憶装置６２からメモリ制御バス１６を介して
メモリ制御モジュール１２に制御信号が送られる。１同
■、冒こ、プログラム・ノＪウンタ　１２６のインクリ
メン１−されでいない内容が、バス１０２及び１１０ボ
ー１−　１３４を介してバス８４上に送り出され、そこ
からメモリ・データ・バス１８を介してメモリ制御モジ
コール１２に送り出される。プログラム・カウンタ　１
２Ｇはそれから、命令ストリーム・メモリ要求のマイク
ロ命令が１パイ１〜．１ワード又は１０ングワードを指
定するかどうかに従い、１゜２又は４だりインクリメン
１−される。メモリ制御モジュール１２（第２図）１−
Ｃは、命令ブリフェッチ・ユニツ１へ５６が、マクＩ］
命令ストリームのバイトで満たされたブリフェッチ・バ
ッファを紐持する。命令ストリーム・メモリ要求はまず
、ブリフェッチ・バッファをクリアし、翻訳バッファ／
キャッシュ４０又はメモリ・アレイ２２から１パイ１〜
．１ワード又は１０ングワードを読み、結束データをメ
モリ・データ・バス１８を介してデータ・バス・モジュ
ール１４に送る。命令ブリフ−「ツヂ・ユニッ１−５６
は、データ・バス・モジコール１４に送られるデータを
伴うマク［１命令ストリーム中の次のバイトでブリフェ
ッチ・バッファを再充填する。

レジスタ・レープ・スタック　１３２は、指定レジスタ
の内容を一時的に収容するために使われるＬＩＦＯスタ
ックである。スフツク上の各エントリは、レジスタの内
容に、ぞのレジスタのアドレス（番号）を加えたものか
らなる。レジスタ・レープ・スタックの利用法の説明例
としては、自動インクリメントのアドレッシング・モー
ドを指定するオペランドの解読がある。ぞのようなモー
ドでは、指定レジスタの内容はまず、オペランドにアク
セスするためのアドレスとして利用され、そのレジスタ
は、それから自動的に１，２又は４だ（プインクリメン
トされる。オート・インクリメント・モードのオペラン
ド指定子が解読されるとき、レジスタのインクリメント
されない内容は、自動的にレジスタ・レープ・スタック
　１３２にブツシュされる。もしも試みられたメモリ・
アクセスがＪラー状態に終わると、そのレジスタは、ス
タックをポツプすることによって先に存在した状態に戻
される。プッシコ動作は現時マイクロ命令によって制御
され、そのマイクロ命令は、ブツシュを起こすべぎか否
かを決定する１ビツトを含む。もしもブツシュが生じる
べきときには、マイクロ・オペランド指定子の１つは、
レジスタのアドレスを含む。

＝ｌンディション・コード論理ユニット９０は、２セツ
トのコンディション・］−ド、即ち、マイクロプログラ
ム・レベル（△Ｌ　Ｕ　）のコンディション・コード及
びマクロプログラム・レベル（ＰＳｌ−）のコンディシ
ョン・コードを収容及び制御するために使われる。４個
のコンディションが各レベルで与えられる。

Ｎ・・・・・・ネガティブ Ｚ・・・・・・ゼＯ ■・・・・・・オーバーフロー Ｃ・・・・・・キ１νり一 △ＬＵコンディション・コードは制御論理コニット６０
によって実行された最後のマイクロ命令の結果を反映し
、それは、ＡＬｔＪコンディション・コードがロードさ
れるべぎ：Ｉンデイション・コード／サイズ・フィール
ドで特定する。ＡＬＵコンディジ三１ン・コードは、Ｊ
ＵＭＰ　ＭＵＸ　２０６（第３図）への４個の入力から
なる。ＡＬＵコンディション・］−ドはそれ故、表１に
示したにうに、マイクロ命令によってジャンプ制御信号
として利用され得る。ＰＳＩ−コンディション・コード
は、マクロプログラム・レベルに有効なコンディション
・コードであり、マクロブランチを起こすべきか否かを
決定するためにマクロプログラムによつ（利用される。

ＯＰコードが解読ＲＯＭ　７４によって解読されるとぎ
、２ピッｌ−のコンディション・コード・クラス信号が
作り出され、コンディション・コード論理コニット９０
中のコンディション・コード・クラス・レジスタ（図示
せず）に直接送り込まれる。

］ンディシ３ン・］−ド・クラス・レジスタの内容は、
ΔＬ　Ｕコードが下記の如＜ＰＳＩＩ−ドにどのように
転写されるかを決定する。

コンディション嗜 コード・クラス・　クラス レジスタ Ｏ１論理　ＡＬＵ　ＮをＰＳＬ　Ｎへ ＡＬＵ　７をＰＳＬ　Ｚへ ＡＬＵＶをＰＳＬ　Ｖへ ＡＬＩＪ　ＣをｐｓＬ　、ｃへ １、代数　ＡＬＵ　ＮをＰＳＬ　Ｎへ ＡＬＵ　ＺをＰＳＩ　Ｚへ ＡＬＵＶをＰＳＩ　Ｖへ ＡＬＬＪ　ＣをＰＳＬ　Ｃへ ２、比較　ＡＬＵ　ＮをＰｓｌ　Ｎへ △Ｌ″Ｕ　ＺをＰＳＬ　Ｚへ １）ＳＬＶをクリア ＡＩ−、ＵＣをＰＳＩ−Ｃへ ３、浮動小数点　△１−（）　ＮをＰｓｉ　ＮへΔ［Ｕ
　７をＰＳＬ　Ｚへ ＡｌＵＶをＰＳＩ−Ｖへ ＰＳＬ　Ｃをクリア 与えられたマイクロ命令にＪ、るコンディション・コー
ドの実際のセツティングは、そのマイクロ命令のコンデ
ィション・］−ド／サイズ・フィールドによって決定さ
れる。先に説明したように、成るタイプのマイクロ命令
（例えば、移動、メモリ要求、解読）は、データ・パス
幅を指定するためにコンディション・］−ド／サイズ・
フィールドを利用し、これらのマイクロ命令では、コン
ディション・コードは決してレストされない。他のマイ
クロ命令（例えば、加算、論理積、シフト）では、コン
ディション・コード／サイズ・フィールドは、データ・
パス幅及びコンディション・コ−ドのレッティングを次
のように制御する。即ち、フィールド値 ０、ロングワード　コンディション・コードは影響なし １、ロングワード　Ａ　Ｌ　ＬＪコンディション・コー
ドをセット ２、ロングワード　△ＬＵ及びＰＳＬのコンディション
・コードをセラ］へ ３、サイズ・レジ　Ａ　Ｌ　Ｕ及びＰＳＩ−のコンディ
スタ毎　ジョン・コードをセット このようなマイクロ命令では、コンディション・コード
／サイズ・フィールドの内容は、制御記憶装置６２から
ＣＣ論理ユニット９０に直接法られる。

【図面の簡単な説明】

第１図は、本発明の中央処理装置を組み込んだ一］ンビ
コータ・システムのブロック・ダイアグラムである。第
２図は、本発明の中央処理装置の一実施例のブロック・
ダイアグラムである。第３図は、本発明の中央処理装置
と共に使用するマイク１］シーケン４ブのブロック・ダ
イアグラムである。 第４図は、本発明の中央処理装置の制御論理ユニットを
訂細に示すブロック・ダイアグラムである。 １０・・・ＣＰＵ　１２・・・メモリ制御モジュール　
１４・・・データ・バス・モジュール　１６・・・メモ
リ制御バス１８・・・メモリ・データ・バス　２０・・
・システム・バス　２２・・・メモリ・アレイ　２４・
・・コンソール・ターミナル　２８・・・メモリ制御コ
マンド　３０・・・送受信器３２・・・バス　３４・・
・バス　４０・・・翻訳バッファ／キャッシュ　４２・
・・物理アドレス・レジスタ　４４・・・システム・バ
ス・インターフェース　４８・・・マージ／回転ユニッ
ト　５ｏ・・・マイクロシーケンサ／制御記憶装首　ｊ
）２・・・バス制御装置　５６・・・命令プリフェッチ
・ユニット　６０制御論１！１１コニツト　６２・・・
ｆｌｉ！Ｉ御記憶装置　６４・・・バス・ラッチ　７０
・・・命令レジスタ　７４・・・解読ＲＯＭ　７６・・
・マイク１］ジークン１ノ　７８・・・制御記憶アドレ
ス・レジスタ　８０・・・マイクロスタック　８２・・
・バス　８４・・・バス　８６・・・ラッチ　８８・・
・サイズ・レジスタ　９０・・・ＣＣＢ埋ユニット　９
２・・・インデックス・レジスタ　９４・・・コンソー
ル・インターフェース　９６・・・割込制御論理］−ニ
ット　９Ｂ・・・命令レジスタ・バッファ　１００・・
・バス　１０２・・・バス１０４・・・△ＬＬＪ　１０
Ｇ・・・結果レジスタ　１０７・・・結果レジスタ　１
０８・・・バレル・シフタ　１１０・・・シフト、カラ
ン１〜・レジスタ　１１２・・・結果レジスタ１２０・
・・ポインタ・レジスタ　１２２・・・ポインタ・レジ
スタ　１２４・・・レジスタ・ファイル　１２６・・・
プログラム・カウンタ　１３０・・・定数ＲＯＭ　１３
２・・・レジスタ・セーブ・スタック　１３４・・用／
○ボート１４０・・・制御記憶レジスタ　２００・・・
マルチプレクサ（ＭＬＪＸ）　２０１・・・ページ・レ
ジスタ　２０２・・・マイクロプログラム・カウンタ　
２０４・・・ＯＲゲート　２０６・・・　ＪＵＭＰ　Ｍ
ｔＪＸ　２０８・・・　ＯＲＭＵ×２１０・・・バス　
２１２・・・ツヤンプ・レジスタ２１４・・・条件句デ
クレメンタ 特許出願人 ディジタル　イクイップメント コーポレイション 第１頁の続き ０発　明　者　ピータ−チャールズ　アメリシュノーア
　エヌイ ０発　明　者　ロバート　ティー、シ　アメリョート　
ル、ニ ー・　エ 力合衆国、９８０５２　ワシットン州、レッドモンド、
−　セブンス　コート　２３６２９ 力合衆国、９８０７２　ワシントン州、ウッドインビヌ
イー　ワンハンドレッド・アンド・ナインテイイトス　
ストリート　１５５２３ 丁続補ｊｌ’、’　ｆ：Ｕｆ 昭和５９年１０月１２１］ １ｊＹ許庁ト官　志　賀　学　殿 くｆ−２ρｒ１２）／ １、事イ′１の表示　昭（■５９イ「ｌ０７１１１ＥＩ
（」提出の特Ｗ［願２、発明の名称　ディジクル・］］
ンビ］−タ用中央処理装置３？１１ｉ正イ＋　１１７）
ｌｉ 事１′１どの関係　特Ｆｌ′ｌ出願人 （１所　アフリ１３合衆国、０１７５４　マサチューセ
ッツ州、メイナード、メイン　ストリート　１４６名称
　ディジクル　イクイツブメン１へ　コーボレぞジョン
代表者　（氏名は）Ｄっで補充づる。）４、代ＦＪｊ人 中５１Σ都）ｊｉ’ｌｉ’ｉｌ”Ｇ　Ｉ杓゛１〜合二丁
目１４番１呂５、補正の令の口ｒ′：１　自発補正 ６、補正の対象　酎ｉ３に添付した明細用の発明の詳細
な説明の（閉［補正の内容］ （１〉　願書に添付した明＠和の第５０頁第１１（１０
に「を（１′う」とあるのを、 に続く と？１１１正しｊづ。 以」二 手　続　ン山　正　−コ 昭和５９年１１月７０ １”■９′１庁長官　志　賀　学　殿 １、事１′Ｆの表示 １１ｒ１和５９年特許願第２０４２０１号２、発明の名
称 ディジタル・コンピュータ用中央処理装置３、ンＩＩｉ
正をする者 ）ｉｉ　ｉｑとの関係　特許出願人 １１所　アメリカ合衆国、０１７５４　マサチューセッ
ツ州、メイナード、メイン　ストリー１〜１４６名称　
ディジクル　イクイップメント　コーポレイション代表
者　（追って補充づる。） ４、代理人 東京都新宿区下落合二丁目１４番１号 ５、補正命令の口ｆ」　自発補正 ６、補正の対象　願１月に添付した明細書の発明の詳細
な説明のｉｉｌ、ｕ７、補正の内容　別紙の通り ［補正の内容］ （１）　願書に添ｆ＝Ｊ　ｔ、た明細書の第４３頁第３
行７”Ｊ金弟４行に［アドレッサ、モード、及び、］と
あるのを、 アドレッシング・モードを指定するモード・フィールド
と、 と補正し、 （２〉　同第４３頁第６行目に「何れかを特定するモー
ド・フィールドを含む。」とあるのを、何れかどを含む
。 と補正し、 （３）同第５０頁第１１行目に「次の」とあるのを、次
の及びそれ以降の とＪｌｉ正し、 （・ｌ）同第５０頁第１６行目に「内容に」とあるのを
、内容と と補正し、 （５）同第５０頁第１７行目に「を加えたもの」とある
のを、 と どｊ重重します。 以　上

Claims (1)

1. 【特許請求の範囲】 （１）一連のマクロ命令を解読・実行すべく動作するコ
   ンピュータ用中央処理装置であって、アドレス・データ
   を含むデータの一時記憶用の複数の汎用レジ込りであっ
   て、それぞれ関連する固有のレジスタ・アドレスを具備
   するものと、複数のポインタ・レジスタと、 指定の汎用レジスタを参照するマクロ命令の解読に応答
   して動作し、当該ポインタ・レジスタの１つに当該指定
   の汎用レジスタのレジスタ・アドレスをロードするロー
   ド手段と、 当該マクロ命令の実行に応答し、当該汎用レジスタを選
   択するためのアドレスとして当該１つのポインタ・レジ
   スタの内容を使うことによって、当該指定の汎用レジス
   タをアクセスするアクセス手段 とからなることを特徴とする中央処理装置。 （２）指定の汎用レジスタを参照づる前記マクロ命令が
   、１個の演綽コード及び１　（ｌｉａのオペランド指定
   子からなり、当該オペランド指定子は、汎用レジスタの
   レジスタ・アドレスを収容づるレジスタ・フィールドを
   具備し、前記ロード手段は、前記マクロ命令のＶ！読に
   応答して動作して、前記１つのポインタ・レジスタに当
   該オペランド指定子のレジスタ・フィールドをロードす
   ることを特徴とする特許請求の範囲第（１）項に記載の
   中央処理装置。 （３）一連のマクロ命令を解読・実行すべく動作するコ
   ンピュータ用中央処理装置であって、アドレス・データ
   を含むデータの一時記憶用の複数の汎用レジスタであっ
   て、それぞれ関連する固有のレジスタ・アドレスを具備
   づるものと、複数のポインタ・レジスタと、 ２個の汎用レジスタを参照するマクロ命令のｗｌ読に応
   答して動作ｌノ、当該ポインタ・レジスタの２個に当該
   ２個の汎用レジスタの各レジスタ・アドレスをロードす
   るロード手段と、 当該マクロ命令の実行に応答し、当該２個のｔＬ用レジ
   スタを選択づるためのアドレスとして当該２個のポイン
   タ・レジスタの各内容を使うことによって、当該２個の
   汎用レジスタにアクセスするアクゼス手段 とからなることを特徴どする中央処理装置。 （’Ｉ）　２個の汎用レジスタを参照する前記マクロ命
   令が、１個の演算コード及び２個のオペランド指定子か
   らなり、各オペランド指定子は、汎用レジスタのレジス
   タ・アドレスを収容するレジスタ・フィールドを具備し
   、前記ロード手段は、前記マクロ命令の解読に応答して
   動作して、前記２個のポインタ・レジスタに当該オペラ
   ンド指定子の各レジスタ・フィールドをロードすること
   を特徴とする特許請求の範囲第（３）項に記載の中央処
   理装置。 （５）　前記【］−ド手段が、更に、リテラル値を収容
   するマクロ命令の解読に応答して動作し、前記ポインタ
   ・レジスタの１つにそのリテラル値をロードすることを
   特徴とする特許請求の範囲第（３）項又は第（４〉項に
   記載の中央処理装置。 （６）　それぞれ演算コードを含む一連のマクロ命令を
   解読・実行覆べく動作するコンピュータ用中央処理装置
   であって、 （ａ　）サイズ・レジスタと、 （ｂ）演算コードが解読されるときに動作する手段であ
   って、解読されるべき演算コードによって指定されるデ
   ータのサイズを示すサイズ・コードを当該リーイズ・レ
   ジスタにロードするものを含み、マクロ命令を解読する
   解読手段と、（ｃ）（ｉ）−Ｔれぞれ二進信号を運び得
   る複数の並列データ・パス・エレメント、 及び （１１）各マクロ命令を実行するために使われるデータ
   ・パス・エレメントの 数を選択するサイズ選択手段であって、所定のマイクロ
   命令の実行の間に動作 して、当該ｌサイズ・レジスタ中のサイズ・コードに基
   づきデータ・パス・エ レメントの数を選択するもの を貝１！　Ｌｌ、各マクロ命令の解読に応答して一連の
   マイクロ命令を実行すべくなした制御論理ユニツ１〜 とからなることを特徴とツる中央処理装置。 （７）　成るマクロ命令は、マクロ命令が作用ずべきデ
   ータを同定する１又は２以−１−のオペランド指定子を
   含み、本中央処理装置は、まず演牌コードを解読し、次
   に連続的に１又は２以上のオペランド指定子を解読号る
   ことによって、当該成るマクロ命令を解読Ｊべく動作し
   、本中央処理装置は、オペランド指定子が解読されると
   ぎに動作しでサイズ・レジスタにサイズ・コードを選択
   的に１］−ドする手段を含むことを特徴とする特許請求
   のｌｐ囲第〈６）項に記載の中央処理装置。 ＜８）　各マクロ命令は（サイズ・フィールドを含み、
   前記リーイス′選択手段は、各マイクロ命令の実行の間
   に動作して、１）ａ記すイズ・コード及び当該サイズ・
   ノイールドのいずれか一方に阜づぎデータ・パス・ニレ
   メン１〜の数を選択し、その選択は当該サイズ・フィー
   ルドの値に依存刀ることを特徴とする請求 （９）　システム・パス及び中央メモリ・コーニツ１〜
   を具備するデータ・プロレス・システムにおりる中央処
   理装置であって、 （ａ　）当該中央メモリ・コニットに収容された演算コ
   ード及び１又は２以丁のオペランド指定子からなる可変
   長のマクロ命令にアクレスサるため、メモリ制御：コマ
   ンド及び仮想メモリ・アドレスを発行り−るマクロ命令
   実？］手段であって、そのアクセスは当該メモリ制御コ
   マンドに応答して選択されたマイク［」ブＩ］グラムに
   従って生じ、（ｉ）１セツトーのマイクロ命令の１つの
   マイクロ・アドレス、当該マクロ命 令が作用すべきデータのバイト長を示 ザサイズ・’ＴＩ一ド及びマイクロ命令のコンディジ１
   ン・コードのマクロ命令 の二｛ンティシ玉１ン・−］一ドへの転写を指定するコ
   ンディション・コード・ク ラス・コードを発生すべく、当該マク ロ命令の演偉］一ドを解読すると共に、当該マクロ命令
   が使用すべきデータ又 【まデータ・アドレスの何れか、及び多数のアドレッシ
   ング・モードの任意の １つを示すアドレッシング・モード指 定子を発行すべく、当該Ａペランド指 定子を解読する解読手段、 （１１）データ・パス制御フィールド、コンディション
   ・コード／サイズ・フ ィールド及び次アドレス制御フィール ドを有するマイクロ命令を収容し、前 記メーしり制御コマンドを発行すると共に、当該マイク
   ロ・アドレス、当該次 アドレス制御フィールド及び当該コン ディション・コードに応答してマイク ロ４ノブルーチン又はマイクロ命令を供給する制御記憶
   手段、及び （ｉｉｉ　）当該データ・パス制御フィールド、当該サ
   イズ・コード及び当該コ ンディション・コード／サイズ・フィ ールドに応答し、当該中央メモリ・ユ ニットから間接的に及び当該解読手段 からデータを受信する手段であって、 当該マイクロ６ｈ令セツ１〜及び当該マイクロリーブル
   ーチンを実行すると共に、当該中火メモリ・丁１ニット
   からデータをアクセスづべく当該仮想メモリ・ア ドレスを発行するマイクロ命令論理制 御手段 からなるマクロ命令実行手段と、 （ｂ）当該メモリ制御コマンド及び当該仮想メ王り・ア
   ドレスに応答し、データ・キＶツシコ・メモリ・アレイ
   及びマイクロプログラム制御手段を含み、当該マイクロ
   プログラムの制御下に当該マクロ命令実行手段と非同期
   的に作動する手段であって、当該データ・キＶツシュ・
   メモリ・アレイから又は当該システム・バスを介して当
   該中央メモリ・ユニットからデータをアクセスすべく当
   該仮想メモリ・アドレスを翻訳すると共に、そのように
   アクレスしたデータを当該マクロ命令実行手段に供給す
   るメモリ・アクセス手段とからＩｃることを特徴とする
   中央処理装置。 （１０）　前記解読手段がマクロ命令実行手段を含み、
   当ｉエマイクロシーケンリ一手段が、（ａ）当該解読手
   段から前記マイクロアドレスを受信Ｊろページ・レジス
   タ手段と、（ｂ）当該マイクロアドレスに応答し、当該
   ページ内の１ワードのアドレスを供給するマイクロブ［
   」グラム・カウンタ手段と、 〈Ｃ）当該ページ・レジスタ手段、当該マイク「」プロ
   グラム・カウンタ手段及び前記次アドレス制御フィール
   ドに応答し、当該マイクロアドレスを発行するジＡ７ン
   ブ制御論１ψ手段とからなることを特徴とする特防請求
   の範囲第（９）Ｔｆ口に記載の中央処理装置。 ０１１　前記マイクロ命令論理制御手段が１ノジスタ・
   セーブ手段を含み、当該レジスタ・セーブ手段が、 ＜ａ）前記メモリ・アクレス手段から受イハしＩこデー
   タ及び前記マクロ命令を収容すると共に、前記解読手段
   から受信したデータを収容する複数のレジスタと、 （ｂ）前記マイクロρ令に応答し、当該複数のレジスタ
   から受信した当該マクロ命令及びデータに作用するプロ
   グラノ＼制御手段と、（Ｃ）当該プ［１グラム制御手段
   に応答し、マクロ命令演算及び当該マイクロ４ノブルー
   チンの実行の間当該複数のレジスタの各々の内容及びア
   ドレスを一時的にセーブするラスト・イン・ファースト
   ・アラ１−（ＩＩＦＯ）論理手段 とからなることを特徴どりる１Ｓ１訂請求の範囲第（９
   ）項に記載の中央処理装置。 （１２１前記マク１−１命令実（）十ｆすが、論理制御
   ３１１手段によって実行されるべき次のマイクロ命令の
   マイクロアドレスを決定するマイクＩ］シーケンリ一手
   段を具備し、当該マイクロシ〜ケンリ一手段（ｊ、＜ａ
   　）制御論理手段によって現在実行されるマイクロ命令
   のマイクロアドレスの高位部分を収容するページ・レジ
   スタ手段ど、 （１））制？１１論即手段１こよって現在実行されるマ
   イクロ命令のマイク［１ｊ７ドＬノスの低位部分を収容
   するマイクロプログラム゛・カウンタ手段と、＜Ｃ）当
   該ページ・レジスタ手段、当該マイクロプログラム・カ
   ウンタ手段及び前記アドレス制御フィールドに応答し、
   制御論理手段によって実行されるべき次のマイクロ命令
   のマイクロアドレスを発行するジャンプ制御論理手段 とからなることを特徴とする特許請求の範囲第（９）項
   に記載の中央処理装置。