JPS5961874A - 文字拡大回路 - Google Patents
文字拡大回路Info
- Publication number
- JPS5961874A JPS5961874A JP57172395A JP17239582A JPS5961874A JP S5961874 A JPS5961874 A JP S5961874A JP 57172395 A JP57172395 A JP 57172395A JP 17239582 A JP17239582 A JP 17239582A JP S5961874 A JPS5961874 A JP S5961874A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- character
- read
- dot
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、文字パターンメモリから読み出される文字ド
ツト安売信号を用いて縦方向にＮ倍拡大された文字を表
示する文字拡大回路に関するものである。
ツト安売信号を用いて縦方向にＮ倍拡大された文字を表
示する文字拡大回路に関するものである。
近年、電子技術の急速な発達に伴なって、ｅ種装置に文
字表示が利用されている。そしＣ１この文字の表示に際
しては、各種文字ノｐ・π−，ンｋｎＸｍ個のドツトに
よって懺わす文字ドツト表示信号が記憶されている文字
パターンメモリを読み出し、この文字パターンメモリか
ら読み出された文字ドツト表示信号を用いて目的とする
文字をドツトの組み合せによって表示している。この場
合、表示される文字の大きさは、ｎＸｍ個のドツトによ
って予め指定された規定のサイズとガっている。
字表示が利用されている。そしＣ１この文字の表示に際
しては、各種文字ノｐ・π−，ンｋｎＸｍ個のドツトに
よって懺わす文字ドツト表示信号が記憶されている文字
パターンメモリを読み出し、この文字パターンメモリか
ら読み出された文字ドツト表示信号を用いて目的とする
文字をドツトの組み合せによって表示している。この場
合、表示される文字の大きさは、ｎＸｍ個のドツトによ
って予め指定された規定のサイズとガっている。
しかしながら、見出し部分等の様に強調したい部分の文
字表示に際しては、その文字サイズを他の部分よりも縦
方向に拡大して表示したい場合が生ずるが、上記構成に
於いてＨ７１））かる拡大表示全行なうことが出来なか
った。
字表示に際しては、その文字サイズを他の部分よりも縦
方向に拡大して表示したい場合が生ずるが、上記構成に
於いてＨ７１））かる拡大表示全行なうことが出来なか
った。
この様な問題を解決するものとしては、文字パターンメ
モリから読み出された文字ドラ）ｆｆ示倍信号全中央演
算処理装置供給することによｐ、ソフト処理によって拡
大した文字ドツト表示信号に変換して拡大文字の表示を
行なうものがある。
モリから読み出された文字ドラ）ｆｆ示倍信号全中央演
算処理装置供給することによｐ、ソフト処理によって拡
大した文字ドツト表示信号に変換して拡大文字の表示を
行なうものがある。
しかしながら、この様な文字の拡大表示に於いては、そ
の拡大処理がソフト処理によるものである関係上、その
処理時間が増大して拡大文字の表示が迅速に行なえない
。また、ソフト処理による文字の拡大表示に際しては、
構成が複雑でかつ高価なものとなってしまう等の問題を
有している。
の拡大処理がソフト処理によるものである関係上、その
処理時間が増大して拡大文字の表示が迅速に行なえない
。また、ソフト処理による文字の拡大表示に際しては、
構成が複雑でかつ高価なものとなってしまう等の問題を
有している。
従って、本発明による目的は、蘭学な構成であシながら
％ Ｉ：ｆＬ力方向拡大した文字の表示が迅速に行なえ
る文字拡大回路を提供することである。
％ Ｉ：ｆＬ力方向拡大した文字の表示が迅速に行なえ
る文字拡大回路を提供することである。
この様な目的を達成するために本発明は、文字パターン
メモリの読み出し信号を表示用に取シ込む周期に対して
文字パターンメモリの読み出し周期ｔＮ倍とすることに
よシ、同−読み出し信号を表示用として８回ずつをυ込
ませて表示文字を縦方向にＮ倍して表示させるものであ
る。以下、図面を用いて本発明による文字拡大回路を詳
細に説明する。
メモリの読み出し信号を表示用に取シ込む周期に対して
文字パターンメモリの読み出し周期ｔＮ倍とすることに
よシ、同−読み出し信号を表示用として８回ずつをυ込
ませて表示文字を縦方向にＮ倍して表示させるものであ
る。以下、図面を用いて本発明による文字拡大回路を詳
細に説明する。
第１図は本発明による文字拡大回路の一実施例を示す回
路図である。同図に於いてｌは中央演算処理装置であっ
て、アドレス信号スＡＢが接続されるポート′ｎＰ１．
インタラブドボートＩＮＴ。
路図である。同図に於いてｌは中央演算処理装置であっ
て、アドレス信号スＡＢが接続されるポート′ｎＰ１．
インタラブドボートＩＮＴ。
リード信号比】〕が出力されるボー）Ｐｚおよびデータ
バスＤＢが接続されるポート群Ｐ３と會有している。２
はアドレス信号スＡＢを介し゛Ｃ供給されるアドレス信
号Ａｓｈデコー ドして制御信号ａ、ｂ’ｊ発生する第
１デコーダ、３は制御信号ａＶｃよってセットされるこ
とによυ出カイδ号ＣがＨ”となυ、制御信号すによっ
てリービツヒされることによシ出力信号Ｃが＠Ｌ”とな
るラッチ回路、４は読み出しクロック信号φｋＮ分周す
るＮ分周回路であって、この場合には２進カウンタによ
って２分周回路となっている。５は入力ポートＡに供給
される読み出しクロック信号φと入カポ−）ＢＫＮ分周
回路４から供給される読み出しクロック信号φ′を選択
して出力するセレクタであって、通常時は入力ポートＡ
に供給される読み出しクロック信号φを選択して出力し
、ラッチ回路３からセレクトポートＳＬに供給される出
力信号ＣがＨ″になると、入力ポートＢに供給される読
み出しクロック信号φ′を選択して出力する。６は縦と
横が１２×８のドツトマトリクスによって表わされる各
文字のドツトが文字トン）Ｐ示信号として記憶されてい
る文字パターンメモリであって、中央演算処理装置ｌか
らアドレスバスＡＢｉ介して供給されるアドレス信号Ａ
ＳＫよって読み出そうとする文字パターンが指定される
。そして、セレクタ５から読み出しクロック信号φまた
はφ′が供給されると、この読み出しクロック信号に同
期して、ドツトマトリクスによって表わされる文字パタ
ーンの文字ドツト安水信号ＤＳが横−９列全単位とする
８ビツトのパラレル信号として順次出力される。７はア
ドレスノ々スＡＢｇ介して供給されるアドレス信号ＡＳ
ｋデコードすることにより、文字ノぐターンメモリ６お
よび後述するレジスタ９を指定するアドレスイネーブル
信号Ｔ石、用を発生する第２デコーダ、８はアドレスイ
ネーブル信号厘ヲ反転して文字パターンメモリ６にアド
レスイネーブル信号ＡＥＩ全供給するイ／ノ々−タ、９
は文字パターンメモリ６から読み出されｆｃ−文字ドツ
ト表示信号ＤＳを入力とするレジスタであって、その出
力端はデータバスＤＢに接続されている。ＩＯはアドレ
スイネーブル信号ＡＥ、とリード信号ＲＤ ｉ入力とす
るオアゲートであって、その出力はレジスタ９をイネー
ブルする。
バスＤＢが接続されるポート群Ｐ３と會有している。２
はアドレス信号スＡＢを介し゛Ｃ供給されるアドレス信
号Ａｓｈデコー ドして制御信号ａ、ｂ’ｊ発生する第
１デコーダ、３は制御信号ａＶｃよってセットされるこ
とによυ出カイδ号ＣがＨ”となυ、制御信号すによっ
てリービツヒされることによシ出力信号Ｃが＠Ｌ”とな
るラッチ回路、４は読み出しクロック信号φｋＮ分周す
るＮ分周回路であって、この場合には２進カウンタによ
って２分周回路となっている。５は入力ポートＡに供給
される読み出しクロック信号φと入カポ−）ＢＫＮ分周
回路４から供給される読み出しクロック信号φ′を選択
して出力するセレクタであって、通常時は入力ポートＡ
に供給される読み出しクロック信号φを選択して出力し
、ラッチ回路３からセレクトポートＳＬに供給される出
力信号ＣがＨ″になると、入力ポートＢに供給される読
み出しクロック信号φ′を選択して出力する。６は縦と
横が１２×８のドツトマトリクスによって表わされる各
文字のドツトが文字トン）Ｐ示信号として記憶されてい
る文字パターンメモリであって、中央演算処理装置ｌか
らアドレスバスＡＢｉ介して供給されるアドレス信号Ａ
ＳＫよって読み出そうとする文字パターンが指定される
。そして、セレクタ５から読み出しクロック信号φまた
はφ′が供給されると、この読み出しクロック信号に同
期して、ドツトマトリクスによって表わされる文字パタ
ーンの文字ドツト安水信号ＤＳが横−９列全単位とする
８ビツトのパラレル信号として順次出力される。７はア
ドレスノ々スＡＢｇ介して供給されるアドレス信号ＡＳ
ｋデコードすることにより、文字ノぐターンメモリ６お
よび後述するレジスタ９を指定するアドレスイネーブル
信号Ｔ石、用を発生する第２デコーダ、８はアドレスイ
ネーブル信号厘ヲ反転して文字パターンメモリ６にアド
レスイネーブル信号ＡＥＩ全供給するイ／ノ々−タ、９
は文字パターンメモリ６から読み出されｆｃ−文字ドツ
ト表示信号ＤＳを入力とするレジスタであって、その出
力端はデータバスＤＢに接続されている。ＩＯはアドレ
スイネーブル信号ＡＥ、とリード信号ＲＤ ｉ入力とす
るオアゲートであって、その出力はレジスタ９をイネー
ブルする。
この様に構成された文字拡大回路に於いて、中央演算処
理装置ｌがアドレス信号スＡＢに、責示しようとする文
字に対応したアドレス信号Ａｓを第２図（ａ）に示す様
に出力すると、第２デコーダ７がこのアドレス信号ＡＳ
をデコードすることによυアドレスイネーブル信号Ｔ所
を発生し、インバータ８に於いて反転した後に第２図（
ｂ）に示すアドレスイもネーブル信号ＡＰ、とじて文字
パターンメモリ６をイネーブルする。そして、文字パタ
ーンメモリ６は、アドレスイネーブル信号ＡＥＩが供給
されると、読み出し準備が完了したこと金示すデータバ
リッドＤＶ ｉ第２図（Ｃ）に示す様に発生して中央演
算処理装置ｌのインタラブドポート心罰に供給する。そ
して、この中央演算処理装置ｌは、データフζリッド信
号ＤＶによって文字パターンメモリ６の読み出し内容全
表示するためのインタラブドモードとなっている。
理装置ｌがアドレス信号スＡＢに、責示しようとする文
字に対応したアドレス信号Ａｓを第２図（ａ）に示す様
に出力すると、第２デコーダ７がこのアドレス信号ＡＳ
をデコードすることによυアドレスイネーブル信号Ｔ所
を発生し、インバータ８に於いて反転した後に第２図（
ｂ）に示すアドレスイもネーブル信号ＡＰ、とじて文字
パターンメモリ６をイネーブルする。そして、文字パタ
ーンメモリ６は、アドレスイネーブル信号ＡＥＩが供給
されると、読み出し準備が完了したこと金示すデータバ
リッドＤＶ ｉ第２図（Ｃ）に示す様に発生して中央演
算処理装置ｌのインタラブドポート心罰に供給する。そ
して、この中央演算処理装置ｌは、データフζリッド信
号ＤＶによって文字パターンメモリ６の読み出し内容全
表示するためのインタラブドモードとなっている。
ここで、通常時はラッチ回路３がリセットモードとなっ
ており、その出力信号ＣはＬＨとなっている。そして、
出力信号ｃｆセレクト入力とするセレクタ５は、入力ポ
ート人に供給される第２図（ｄ）に示す読み出しクロッ
ク信号φを選択して文字パターンメモリ６に供給してい
る。
ており、その出力信号ＣはＬＨとなっている。そして、
出力信号ｃｆセレクト入力とするセレクタ５は、入力ポ
ート人に供給される第２図（ｄ）に示す読み出しクロッ
ク信号φを選択して文字パターンメモリ６に供給してい
る。
この結果、文字ノミターンメモリ６は読み出しクロック
信号φが供給される毎に、１２Ｘ８ドツトによって表わ
される文字パターンの横−列分を単位とする８ビツトの
パラレル信号が第２図（ｅ）に示す様に文字ドツト表示
信号ＤＳとして順次読み出されることになる。つまυ、
縦方向は１２ドツトによって構成される関係上、８ビッ
ト単位の信号が１２回読み出されることによって１文字
分の文字ドツト表示信号ＤＳの読み出しが完了すること
になる。
信号φが供給される毎に、１２Ｘ８ドツトによって表わ
される文字パターンの横−列分を単位とする８ビツトの
パラレル信号が第２図（ｅ）に示す様に文字ドツト表示
信号ＤＳとして順次読み出されることになる。つまυ、
縦方向は１２ドツトによって構成される関係上、８ビッ
ト単位の信号が１２回読み出されることによって１文字
分の文字ドツト表示信号ＤＳの読み出しが完了すること
になる。
ここで、中央演算処理装置ｌは、レジスタ９を指定する
アドレス信号ＡＳ金送出することによシ、第２デコーダ
７からアドレスイネーブル信号ＡＴ；を発生させる。ま
た、中央演算処理装置１は出力ポートＰ鵞から、読み出
しクロック信号φに同期してリード信号ＲＤ ｔ−発生
しているために、オアゲー）１０の出力信号がリード信
号ｎに同期して１Ｌ＃となってレジスタ９をイネーブル
する６従って、文字パターンメモリ６から読み出される
８ピット単位の文字ドツト表示信号ＤＳは、レジスタ９
に於いて中央演算処理装置ｌの処理タイミングに合せら
れて順次送シ出されることになる。そして、この８ビッ
ト単位の文字ドツト鉄水信号ＤＳがレジスタ９から１２
回送シ出されると、第３図に示す工２×８ドツト構成に
よる文字が表示される。
アドレス信号ＡＳ金送出することによシ、第２デコーダ
７からアドレスイネーブル信号ＡＴ；を発生させる。ま
た、中央演算処理装置１は出力ポートＰ鵞から、読み出
しクロック信号φに同期してリード信号ＲＤ ｔ−発生
しているために、オアゲー）１０の出力信号がリード信
号ｎに同期して１Ｌ＃となってレジスタ９をイネーブル
する６従って、文字パターンメモリ６から読み出される
８ピット単位の文字ドツト表示信号ＤＳは、レジスタ９
に於いて中央演算処理装置ｌの処理タイミングに合せら
れて順次送シ出されることになる。そして、この８ビッ
ト単位の文字ドツト鉄水信号ＤＳがレジスタ９から１２
回送シ出されると、第３図に示す工２×８ドツト構成に
よる文字が表示される。
次に、縦方向への拡大表示を指示すると、中央演算処理
装置１から拡大モードを示すアドレス信号Ａｓが発生さ
れて第１デコーダ２の出力信号ａがＨ”とガる。出力信
号ａがＨ″になると、ラッチ回路３がセットされるため
にその出力信号Ｃが′Ｈ″に保持し続けられ、この出力
信号ｃｆセレクト入力とするセレクタ５が入力信号の取
シ込みを入力ポートＢに供給される読み出しクロック信
号φ′に切υ換えて文字、ｅターンメモリ６に供給する
。この場合、読み出しりμツク信号φ′は、読み出しク
ロック信号φｋＮＯ周回路４に於いて２分周したもので
あるために、その周期は第２図（ｆ）に示す様に２倍と
なシ、これに伴なって文字ノリ−ンメモリ６から出力さ
れる文字ドツト表示信号Ｄ Ｓ’の発生周期も２倍とな
る。これに対して、中央演算処理装置ｌは読み出しクロ
ック信号φに同期してリード信号ＲＤ ｔ−発生してい
るために、レジスタ９は文字ドツト費示信号Ｄ Ｓ’の
発生周期内に２度イネーブルされることになシ、これに
伴なって同一内容の文字ドツト表示信号Ｄ Ｓ’が２度
ずつ送シ出されることになる。つまシ、８ビツト構成に
よる文字ドツト鉄水信号Ｄ Ｂ’が２４回送シ出されて
１文字分となシ、この文字ドツト表示信号Ｄ Ｓ”ｉ受
けて表示すると、第４図に示す様に縦方向が２倍に拡大
された文字が表示される。
装置１から拡大モードを示すアドレス信号Ａｓが発生さ
れて第１デコーダ２の出力信号ａがＨ”とガる。出力信
号ａがＨ″になると、ラッチ回路３がセットされるため
にその出力信号Ｃが′Ｈ″に保持し続けられ、この出力
信号ｃｆセレクト入力とするセレクタ５が入力信号の取
シ込みを入力ポートＢに供給される読み出しクロック信
号φ′に切υ換えて文字、ｅターンメモリ６に供給する
。この場合、読み出しりμツク信号φ′は、読み出しク
ロック信号φｋＮＯ周回路４に於いて２分周したもので
あるために、その周期は第２図（ｆ）に示す様に２倍と
なシ、これに伴なって文字ノリ−ンメモリ６から出力さ
れる文字ドツト表示信号Ｄ Ｓ’の発生周期も２倍とな
る。これに対して、中央演算処理装置ｌは読み出しクロ
ック信号φに同期してリード信号ＲＤ ｔ−発生してい
るために、レジスタ９は文字ドツト費示信号Ｄ Ｓ’の
発生周期内に２度イネーブルされることになシ、これに
伴なって同一内容の文字ドツト表示信号Ｄ Ｓ’が２度
ずつ送シ出されることになる。つまシ、８ビツト構成に
よる文字ドツト鉄水信号Ｄ Ｂ’が２４回送シ出されて
１文字分となシ、この文字ドツト表示信号Ｄ Ｓ”ｉ受
けて表示すると、第４図に示す様に縦方向が２倍に拡大
された文字が表示される。
次に、拡大文字の表示から、通常文字の表示に戻す場合
には、中央演算処理装置ｌが通常モードを示すアドレス
信号Ａｓを発生して第１デコーダ２の出力信号ｂ′（ｒ
″′Ｈ″にセラトスる。
には、中央演算処理装置ｌが通常モードを示すアドレス
信号Ａｓを発生して第１デコーダ２の出力信号ｂ′（ｒ
″′Ｈ″にセラトスる。
この出力信号すがｔ Ｈｓになると、ラッチ回路３がリ
セットされてその出力信号Ｃが“Ｌ”となり、これに伴
なってセレクタ５が入力ポート人に供給される読み出し
クロック信号φを選択して文字パターンメモリ６に供給
することによって通常モードに戻される。
セットされてその出力信号Ｃが“Ｌ”となり、これに伴
なってセレクタ５が入力ポート人に供給される読み出し
クロック信号φを選択して文字パターンメモリ６に供給
することによって通常モードに戻される。
なお、上記笑施例に於いては、縦方向に２倍した拡大文
字を表示する場合について説明したが、Ｎ分周回路４の
分局比を高めることによって任意に設定することが出来
る。つまり、拡大モードに於いては、読み出された文字
ドツート表示信号のをシ込み周期に対して、文字パター
ンメモリに供給する読み出しクロック信号の周期をＮ倍
に設定することによシ、縦方向にＮ倍拡大された文字が
表示されることになる。
字を表示する場合について説明したが、Ｎ分周回路４の
分局比を高めることによって任意に設定することが出来
る。つまり、拡大モードに於いては、読み出された文字
ドツート表示信号のをシ込み周期に対して、文字パター
ンメモリに供給する読み出しクロック信号の周期をＮ倍
に設定することによシ、縦方向にＮ倍拡大された文字が
表示されることになる。
以上説明した様に、本発明による文字拡大回路によれば
、従来の様にソフト処理を行なうことなく、ハード処理
によって表示文字を縦方向に拡大することが出来るため
に、構成が簡略化されるとともに、拡大賢示のための処
理が迅速になる等の種々優れた効果を有する。
、従来の様にソフト処理を行なうことなく、ハード処理
によって表示文字を縦方向に拡大することが出来るため
に、構成が簡略化されるとともに、拡大賢示のための処
理が迅速になる等の種々優れた効果を有する。
第１図は本発明による文字拡大回路の一笑施例を示す回
路図、＃Ｉ２図（ａ）〜（ｇ）は第１図に示す回路の各
部動作波形図、第３図、第４図は標準文字と横方向２倍
の拡大文字？示す図である。 ｌ・・・中央演算処理装置、２．７・・・第１．第２デ
コーダ、３・・・ラッチ回路、４・・・Ｎ分周回路、５
・・・セレクタ、６・・・文字パターンメモリ、８・・
・インノ々−タ、９・・・レジスタ、１０・・・オアゲ
ート。 出 願 人 新日本電気株式会社 第３図 第４図
路図、＃Ｉ２図（ａ）〜（ｇ）は第１図に示す回路の各
部動作波形図、第３図、第４図は標準文字と横方向２倍
の拡大文字？示す図である。 ｌ・・・中央演算処理装置、２．７・・・第１．第２デ
コーダ、３・・・ラッチ回路、４・・・Ｎ分周回路、５
・・・セレクタ、６・・・文字パターンメモリ、８・・
・インノ々−タ、９・・・レジスタ、１０・・・オアゲ
ート。 出 願 人 新日本電気株式会社 第３図 第４図
Claims (1)
- （１）通常時には読み出しクロック信号を選択して出力
し、拡大モード時には前記読み出しクロック信号（ｉ−
Ｎ分周する分周回路の出力信号を選択して出力するセレ
クタと、ドットマトリクスによって表わされる各種文字
パターンの各ドツトが文字ドツト表示信号として記憶さ
れており、前記セレクタから供給されるクロック信号に
同期して文字ドツト表示信号上前記ドットマトリク゛ス
の横一列単位にパラレル信号として出力する文字パター
ンメモリと、この文字パターンメモリの出力信号を入力
とし、前記読み出しクロック信号に同期するリード信号
の供給毎に文字表示系に供給するレジスタとによって構
成され、拡大モード時には文字）ぐターンメモリの読み
出し周期をＮ倍にして前記レジスタから同一内容の文字
ドツト表示信号ｉＮ回ずつ出力させることによル、縦方
向にＮ倍された拡大文字′ｆｒ表示させることを特徴と
する文字拡大回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172395A JPS5961874A (ja) | 1982-09-30 | 1982-09-30 | 文字拡大回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172395A JPS5961874A (ja) | 1982-09-30 | 1982-09-30 | 文字拡大回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961874A true JPS5961874A (ja) | 1984-04-09 |
Family
ID=15941136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57172395A Pending JPS5961874A (ja) | 1982-09-30 | 1982-09-30 | 文字拡大回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961874A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01124892A (ja) * | 1987-11-10 | 1989-05-17 | Nec Corp | キャラクタ表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136233A (en) * | 1978-04-14 | 1979-10-23 | Fujitsu Fanuc Ltd | Character display unit |
-
1982
- 1982-09-30 JP JP57172395A patent/JPS5961874A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136233A (en) * | 1978-04-14 | 1979-10-23 | Fujitsu Fanuc Ltd | Character display unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01124892A (ja) * | 1987-11-10 | 1989-05-17 | Nec Corp | キャラクタ表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3293614A (en) | Data converter system | |
| JPS59208586A (ja) | ビデオ画像表示装置 | |
| JPS59186A (ja) | ラスタ走査型ビデオ表示器用色信号発生器 | |
| JPH0773920B2 (ja) | ｎ×ｎビットドットマトリックス９０゜回転回路 | |
| US3955189A (en) | Data display terminal having data storage and transfer apparatus employing matrix notation addressing | |
| JPS60258589A (ja) | 文字図形表示回路 | |
| JPS5958538A (ja) | 文字図形表示装置 | |
| US3641559A (en) | Staggered video-digital tv system | |
| JPS613193A (ja) | 画像メモリの書込み／読出し変換方式 | |
| JPS5961874A (ja) | 文字拡大回路 | |
| JPS6016634B2 (ja) | デイスプレイ装置における図形発生方式 | |
| JPS5961873A (ja) | 文字拡大回路 | |
| US4901062A (en) | Raster scan digital display system | |
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| JPS5962971A (ja) | 色柄発生装置 | |
| KR900001128B1 (ko) | 2바이트 완성형 표준코드 디스플레이 방법 | |
| JPS58194090A (ja) | デイスプレイ装置 | |
| JP2975800B2 (ja) | 傾斜文字発生回路 | |
| JPS6030037B2 (ja) | メモリアドレス方式 | |
| JPS62293284A (ja) | 網掛け表示機能付き表示装置 | |
| JPS60134284A (ja) | 画面反転表示方式 | |
| JPS62123874A (ja) | ドツトパタ−ン拡大方式 | |
| JPS60153087A (ja) | 画面修飾方法 | |
| JPS5876880A (ja) | デイスプレイ装置 | |
| JPS5867456A (ja) | 出力装置 |