JPS60153087A - 画面修飾方法 - Google Patents
画面修飾方法Info
- Publication number
- JPS60153087A JPS60153087A JP59009121A JP912184A JPS60153087A JP S60153087 A JPS60153087 A JP S60153087A JP 59009121 A JP59009121 A JP 59009121A JP 912184 A JP912184 A JP 912184A JP S60153087 A JPS60153087 A JP S60153087A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- modification
- data
- signal
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012986 modification Methods 0.000 claims description 48
- 230000004048 modification Effects 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 8
- 238000005034 decoration Methods 0.000 claims description 7
- 210000000988 bone and bone Anatomy 0.000 claims 2
- 230000004397 blinking Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像メモリから読出した画像データをＣＩ？Ｔ
等の表示装置に表示させるべくなした装置において、画
面上の特定の領域に対して高輝度、反転、ブリンク等の
画面修飾を行う方法に関する。
等の表示装置に表示させるべくなした装置において、画
面上の特定の領域に対して高輝度、反転、ブリンク等の
画面修飾を行う方法に関する。
ＬＡＮ （ローカルエリアネットワーク）用のワークス
テーション等においては画像メモリから読出した画像デ
ータをＣＲＴ等の表示装置に表示させるべくなしである
が、画面上の特定の領域に対して高輝度８反転、ブリン
ク等の画面修飾を行うことが必要となる。従来は修飾領
域の最小単位のピント長ごとに修飾ピントを用意してお
き、画像データ読出し時に修飾ピントもあわせて詩出し
、修飾信号を生成する方法がとられていた。第１図は走
査線１ラインの１文字分が１６ドツト（画素）からなる
場合の例を示し、この１６ドツト分に相当する１６ビノ
１−の画像データを一度に読出すこととし、画面修飾領
域の最小指示単位も１６ビノトとしている。第１図は画
像データがシリアルデータに変換された段階での状態を
示し、１６ビソトの画像データ０１５，０１４・・・［
１０（第１図（ロ）〕はｌドｌドラ表示期間を規定する
ＩＳソトクロソク〔第１図（イ）〕に同期して表示装置
に与えられ、またその１６１７１・分の時間幅のハイア
クティブの画面修飾領域信号〔第１図（ハ）〕が与えら
れる。ごの例では１６ビソ１〜分の画像データにつき１
ヒツトの画面修飾領域信号用のデータを必要とするから
画像メモリは画面修飾のためにこれがないものよりＩ／
１Ｇだけ大きい容量を必要とする。
テーション等においては画像メモリから読出した画像デ
ータをＣＲＴ等の表示装置に表示させるべくなしである
が、画面上の特定の領域に対して高輝度８反転、ブリン
ク等の画面修飾を行うことが必要となる。従来は修飾領
域の最小単位のピント長ごとに修飾ピントを用意してお
き、画像データ読出し時に修飾ピントもあわせて詩出し
、修飾信号を生成する方法がとられていた。第１図は走
査線１ラインの１文字分が１６ドツト（画素）からなる
場合の例を示し、この１６ドツト分に相当する１６ビノ
１−の画像データを一度に読出すこととし、画面修飾領
域の最小指示単位も１６ビノトとしている。第１図は画
像データがシリアルデータに変換された段階での状態を
示し、１６ビソトの画像データ０１５，０１４・・・［
１０（第１図（ロ）〕はｌドｌドラ表示期間を規定する
ＩＳソトクロソク〔第１図（イ）〕に同期して表示装置
に与えられ、またその１６１７１・分の時間幅のハイア
クティブの画面修飾領域信号〔第１図（ハ）〕が与えら
れる。ごの例では１６ビソ１〜分の画像データにつき１
ヒツトの画面修飾領域信号用のデータを必要とするから
画像メモリは画面修飾のためにこれがないものよりＩ／
１Ｇだけ大きい容量を必要とする。
さて、１文字の大きさが１６ドツトのもの又はその整数
倍のものだけではなく、その１．５倍の２４ドツト又は
その整数倍のものも表示させんとする場合は１６．２４
の最大公約数の８ビットの画像データごとに１ピッ１−
の画面修飾領域信号用のデータを必要とする。そうする
と画面修飾用のデータのために必要なメモリ容量は前述
の場合に比して２倍となる。
倍のものだけではなく、その１．５倍の２４ドツト又は
その整数倍のものも表示させんとする場合は１６．２４
の最大公約数の８ビットの画像データごとに１ピッ１−
の画面修飾領域信号用のデータを必要とする。そうする
と画面修飾用のデータのために必要なメモリ容量は前述
の場合に比して２倍となる。
本発明はこのような大容量のメモリを要することなく、
例えば１６ドツト文字、２４）”７ト文字ともに修飾で
きる画面修飾方法を提供することを目的とする。
例えば１６ドツト文字、２４）”７ト文字ともに修飾で
きる画面修飾方法を提供することを目的とする。
〔構 成〕
本発明に係る画面修飾方法は表示装置の各画素に対応す
るデータを格納する画像メモリに、複数画素分のデータ
ごとに画面イ１キ飾ビットを設けておき、画像メモリか
らのデータ読出し時に画面修トイ１１ビットのデータを
読出して、このデータにて複数画素分の修飾領域を決定
するための信号を作成すると共に、該信号を遅延ざ廿た
信号を作成し、これらの信号の論理演算結果にて画面修
飾領域を決定することを特徴とする。
るデータを格納する画像メモリに、複数画素分のデータ
ごとに画面イ１キ飾ビットを設けておき、画像メモリか
らのデータ読出し時に画面修トイ１１ビットのデータを
読出して、このデータにて複数画素分の修飾領域を決定
するための信号を作成すると共に、該信号を遅延ざ廿た
信号を作成し、これらの信号の論理演算結果にて画面修
飾領域を決定することを特徴とする。
以下本発明を托ピントにつきｌヒントの画面修飾領域信
号用のデータを用意しておくことにより１６ドツト文字
、２４トント文字ともに修飾すべくなした場合の例につ
き説明する。
号用のデータを用意しておくことにより１６ドツト文字
、２４トント文字ともに修飾すべくなした場合の例につ
き説明する。
第２図は本発明方法の実施に使用する装置の構成を略示
するブロック図、第３図はその動作説明のためのタイム
チャートである。
するブロック図、第３図はその動作説明のためのタイム
チャートである。
第２図において１は画像メモリであって図示しないＣＲ
Ｔの画面の各Ｌ′ノドに表示させるべき表示データを格
納しである表示データ部１１と、１６ドノＩ−の表示を
ｊテわせるための１６ビソトの表示データにつき１ピノ
１−用意される画面修飾ヒソ１〜を格納しである修飾デ
ータ部１２とを有している。
Ｔの画面の各Ｌ′ノドに表示させるべき表示データを格
納しである表示データ部１１と、１６ドノＩ−の表示を
ｊテわせるための１６ビソトの表示データにつき１ピノ
１−用意される画面修飾ヒソ１〜を格納しである修飾デ
ータ部１２とを有している。
表示データｒａ＋ １１からは１６ドノ１−分の信号が
一度に読出され、これがシフトレジスフからなるＰ／Ｓ
（並列／直列）変換器２に与えられて直列データに変換
され、更に（’を飾回路３にて所要データ部分に高輝度
、反転、ブリンク等の修飾を受けたビデオ信号となって
ＣＲＴの表示回路（図示せず）へ与えられる。
一度に読出され、これがシフトレジスフからなるＰ／Ｓ
（並列／直列）変換器２に与えられて直列データに変換
され、更に（’を飾回路３にて所要データ部分に高輝度
、反転、ブリンク等の修飾を受けたビデオ信号となって
ＣＲＴの表示回路（図示せず）へ与えられる。
修飾データ部１２から読出された１ピッ１−のデータは
フリップフロップ４にランチされ、該フリップフロップ
４の出力信号は画面修飾領域を決定するための信号（以
下第１領域信号という） ＡＲＥＡとして論理演算回路
５へ与えられ、また入力信号を８ビット分遅らせる遅延
回路６へ与えられる。遅延回路６が出力する信号へ肛へ
′も画面修飾領域を決定するための信号（以下第２領域
信号という）となっており、論理演算回路５へ与えられ
る。
フリップフロップ４にランチされ、該フリップフロップ
４の出力信号は画面修飾領域を決定するための信号（以
下第１領域信号という） ＡＲＥＡとして論理演算回路
５へ与えられ、また入力信号を８ビット分遅らせる遅延
回路６へ与えられる。遅延回路６が出力する信号へ肛へ
′も画面修飾領域を決定するための信号（以下第２領域
信号という）となっており、論理演算回路５へ与えられ
る。
論理演算回路５は２つの２人力へＮＤゲートと、１つの
３人力ＡＮＤゲートと、これらＡＮＤゲー１−の出力を
入力とする３人力ＯＲゲートとからなり、その構成はそ
の出力Ａ、即ち画面修飾領域信号がＡ−Ｎｏ ・ ＡＲ
ＥＡ＋Ｎ＋ ・ ＡＲＥＡ ’ ＋Ｎ２ ・ ＡＲＥＡ
・ ＡＲＥＩＩ ’となるようになしである。
３人力ＡＮＤゲートと、これらＡＮＤゲー１−の出力を
入力とする３人力ＯＲゲートとからなり、その構成はそ
の出力Ａ、即ち画面修飾領域信号がＡ−Ｎｏ ・ ＡＲ
ＥＡ＋Ｎ＋ ・ ＡＲＥＡ ’ ＋Ｎ２ ・ ＡＲＥＡ
・ ＡＲＥＩＩ ’となるようになしである。
画面１１ト飾制御レジスク７はフリップフロップを組合
わせてなるものであり、装置全体の制御を司るボストプ
ロセノザ（図示せず）からデータバス８を介して与えら
れるＮ。、Ｎｌ 、Ｎ２の各１ヒントのデータを同じく
ポストプロセソザから与えられる書込信号ＷＲＴによっ
て切込むべ（なしたものであり、Ｎ、、Ｎ、、Ｎ２は前
記演算を行う論理演算回路５に与えられる。更にこの画
面修飾制御レジスタ７にばＮ。、 Ｎ１．Ｎ２同様にし
て、修飾の内容、つまり高輝度２反転、ブリンク等の別
を表すデータがポストプロセノザから与えられて書込ま
れ、この内容を修飾内容信号Ｂとして修飾回路３に与え
ている。修飾回路３は画面修飾領域信号用がハイレヘル
である間にＰ／Ｓ変換器２から入力されてきたデータに
対し、画面修飾制御レジスタ７から与えられる修飾内容
信号Ｂの内容に従う修飾を施してそれを出力するのであ
る。
わせてなるものであり、装置全体の制御を司るボストプ
ロセノザ（図示せず）からデータバス８を介して与えら
れるＮ。、Ｎｌ 、Ｎ２の各１ヒントのデータを同じく
ポストプロセソザから与えられる書込信号ＷＲＴによっ
て切込むべ（なしたものであり、Ｎ、、Ｎ、、Ｎ２は前
記演算を行う論理演算回路５に与えられる。更にこの画
面修飾制御レジスタ７にばＮ。、 Ｎ１．Ｎ２同様にし
て、修飾の内容、つまり高輝度２反転、ブリンク等の別
を表すデータがポストプロセノザから与えられて書込ま
れ、この内容を修飾内容信号Ｂとして修飾回路３に与え
ている。修飾回路３は画面修飾領域信号用がハイレヘル
である間にＰ／Ｓ変換器２から入力されてきたデータに
対し、画面修飾制御レジスタ７から与えられる修飾内容
信号Ｂの内容に従う修飾を施してそれを出力するのであ
る。
次に本発明方法を上述の装置の動作によって説明する。
第３図において（イ）は第１図（イ）に示すドツトクロ
ックを８分周してなる８ドツトクロツクであり、（ロ）
はシリアルの表示データを８トノ１−分ずつＣ１１０，
Ｃ）ｌＬｃＩ＋２・・・のようにして表わしである。
ックを８分周してなる８ドツトクロツクであり、（ロ）
はシリアルの表示データを８トノ１−分ずつＣ１１０，
Ｃ）ｌＬｃＩ＋２・・・のようにして表わしである。
ざて、表示データＣｌｌ０．Ｃｌ１ｌの１６ドツトに相
当する１６ビツトのデータを画像メモリ１の表示データ
部から読出した場合に、これと同時に読出される修飾デ
ータ部１２のデータ、つまり画面修飾ヒツトが“０゛で
あった場合は第１領域信号ＡＩ？ＥＡはローレヘルのま
まであり、従って第２領域信号／ｌＩ’ｌＥ／ｌ ’も
ローレヘルのままであり、何らの修飾も行われない。
当する１６ビツトのデータを画像メモリ１の表示データ
部から読出した場合に、これと同時に読出される修飾デ
ータ部１２のデータ、つまり画面修飾ヒツトが“０゛で
あった場合は第１領域信号ＡＩ？ＥＡはローレヘルのま
まであり、従って第２領域信号／ｌＩ’ｌＥ／ｌ ’も
ローレヘルのままであり、何らの修飾も行われない。
次に画面修飾ヒツトが“１゛であった場合は表示データ
Ｃｌｌ０の８トノ１〜クロツク立上がりタイミングで立
上がり２表示データ１２の８ドツトクロックの立上がり
タイミンクで立下がる。
Ｃｌｌ０の８トノ１〜クロツク立上がりタイミングで立
上がり２表示データ１２の８ドツトクロックの立上がり
タイミンクで立下がる。
第１領域信号八ＲＥ八〔第３図（ハ）〕がフ’Ｊ ７プ
フロソプ４から読出され、従って遅延回路６からはそれ
よりも８ビツト遅れた第２領域信号八ＲＥ八′〔第３図
（ニ）〕が得られる。而してこの場合において画面修飾
制御レジスタ７に書込まれたＮｏ。
フロソプ４から読出され、従って遅延回路６からはそれ
よりも８ビツト遅れた第２領域信号八ＲＥ八′〔第３図
（ニ）〕が得られる。而してこの場合において画面修飾
制御レジスタ７に書込まれたＮｏ。
Ｎ ｉ ＋ Ｎ ２の値により画面修飾は前記した論理
演算式により次のように異なる。
演算式により次のように異なる。
（１１Ｎ ｏ −Ｎ Ｈ＝ Ｎ ２ ＝ ＯのときＡ＝
０ となり画面修飾は行われない。
０ となり画面修飾は行われない。
（２１Ｎｏ −１、Ｎ （−Ｎ２ ＝’ＯのときＡ＝Ａ
ＲＥ八 となり１６ドノト単位での修飾領域指定か可能である。
ＲＥ八 となり１６ドノト単位での修飾領域指定か可能である。
（３１Ｎｏ −Ｎ２ ＝ ０ 、 Ｎ ｌ−１のとき八
−へＩＣＥへ ′ となり画面上で右へ８ドツト分シフトシた位置（ＣＩ＋
１ 、 Ｃ１１２相当位置）の１６１ノド分の修飾領
域指定が可能である。
−へＩＣＥへ ′ となり画面上で右へ８ドツト分シフトシた位置（ＣＩ＋
１ 、 Ｃ１１２相当位置）の１６１ノド分の修飾領
域指定が可能である。
つまり、（２１［３１から明らかな如く領域の大きさを
１６トソト分とし、またこの領域の左端位置の指定を８
ドツト単位で行うことができる。
１６トソト分とし、またこの領域の左端位置の指定を８
ドツト単位で行うことができる。
（４１Ｎｏ −Ｎ＋ ＝ １ 、 ’Ｎ２ ＝ Ｏのと
きＡ −八ｌ？Ｅ／ｌ ＋ ＡＩ？Ｅ八 ′となり、従
って第３図（ホ）に示すように０１１０〜Ｃ）１２に亘
る２４「ソ）−分の修飾領域指定が行える。
きＡ −八ｌ？Ｅ／ｌ ＋ ＡＩ？Ｅ八 ′となり、従
って第３図（ホ）に示すように０１１０〜Ｃ）１２に亘
る２４「ソ）−分の修飾領域指定が行える。
（５１Ｎｏ ”’Ｎ＋ ＝０．Ｎ２ ＝１のときＡ ＝
ＡＲＥＡ −ＡＲＥ八 ′ となり、従って第３図（へ）に示すようにＣ）１１の８
トノ１〜分の修飾領域指定か行える。
ＡＲＥＡ −ＡＲＥ八 ′ となり、従って第３図（へ）に示すようにＣ）１１の８
トノ１〜分の修飾領域指定か行える。
第４図ばＣＩ＋０．Ｃ１１ｌの１６ビノトの表示データ
に対応する画面修飾ビット及びこれに続＜ＣＩ＋２．Ｃ
Ｈ３の表示データに対応する画面修飾ビットが共に“１
′である場合におけるＮｏ＝Ｎ、＝ＯのときのＡ＝ＡＩ
？ＥΔ・ＡＲＥＡ ’を示すものであり、第４図（ホ）
に示ずようにＡ−八ＲＥＡ・ＡＲＥｆｌ ’はＣ旧〜Ｃ
１１３に亘る２４ドソ（・分の修飾表示が行える。つま
り（４）よりも右へ８Ｆソ；・分シフトした位置の２４
ドツト分の修飾が行えるのである。
に対応する画面修飾ビット及びこれに続＜ＣＩ＋２．Ｃ
Ｈ３の表示データに対応する画面修飾ビットが共に“１
′である場合におけるＮｏ＝Ｎ、＝ＯのときのＡ＝ＡＩ
？ＥΔ・ＡＲＥＡ ’を示すものであり、第４図（ホ）
に示ずようにＡ−八ＲＥＡ・ＡＲＥｆｌ ’はＣ旧〜Ｃ
１１３に亘る２４ドソ（・分の修飾表示が行える。つま
り（４）よりも右へ８Ｆソ；・分シフトした位置の２４
ドツト分の修飾が行えるのである。
以上の如き本発明による場合はＬＡＮのワークステーシ
ョンのように異なるドツト構成をもつ漢字。
ョンのように異なるドツト構成をもつ漢字。
図形等を表示させ、しかもそれに修飾をする必要がある
場合、或いは前記実施例のように１６ドノト単位の処理
系に２４ドツト構成の文字を表示さ一已る場合において
も少ない画像メモリ容量で対応できることになる。
場合、或いは前記実施例のように１６ドノト単位の処理
系に２４ドツト構成の文字を表示さ一已る場合において
も少ない画像メモリ容量で対応できることになる。
なお本発明は１６ビノト一１６ドノト単位のものに限ら
ず、他の構成のものにも適用できることは勿論である。
ず、他の構成のものにも適用できることは勿論である。
第１図は従来の画面修飾方法の説明図、第２図は本発明
方法の実施に使用する装置の要部の略示ブロック図、第
３図、第４図はその動作説明のためのタイムチャー１−
である。 １・・画像メモリ ３・・・修飾回路 ４・−・フリッ
プフロップ ５・・・論理滴算回路 ６・・・遅延回路
７・・・画面修飾制御レジスタ 特 許 出願人 三洋電機株式会社 代理人 弁理士 河 野 登 夫
方法の実施に使用する装置の要部の略示ブロック図、第
３図、第４図はその動作説明のためのタイムチャー１−
である。 １・・画像メモリ ３・・・修飾回路 ４・−・フリッ
プフロップ ５・・・論理滴算回路 ６・・・遅延回路
７・・・画面修飾制御レジスタ 特 許 出願人 三洋電機株式会社 代理人 弁理士 河 野 登 夫
Claims (1)
- １、表示装置の各画素に対応するデータを格納する画像
メモリに、複数画素骨のデータごとに画面修飾ビットを
設けておき、画像メモリからのデータ読出し時に画面修
飾ビ・７トのデータを読出して、このデータにて複数画
素骨の修飾領域を決定するための信号を作成すると共に
、該信号を遅延させた信号を作成し、これらの信号の論
理演算結果にて画面修飾領域を決定することを特徴とす
る画面修飾方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009121A JPS60153087A (ja) | 1984-01-20 | 1984-01-20 | 画面修飾方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009121A JPS60153087A (ja) | 1984-01-20 | 1984-01-20 | 画面修飾方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60153087A true JPS60153087A (ja) | 1985-08-12 |
Family
ID=11711800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59009121A Pending JPS60153087A (ja) | 1984-01-20 | 1984-01-20 | 画面修飾方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153087A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278589A (ja) * | 1985-09-20 | 1987-04-10 | 株式会社チノー | 表示装置の駆動装置 |
-
1984
- 1984-01-20 JP JP59009121A patent/JPS60153087A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278589A (ja) * | 1985-09-20 | 1987-04-10 | 株式会社チノー | 表示装置の駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6273294A (ja) | 画像表示装置 | |
| US5028917A (en) | Image display device | |
| JPH0136146B2 (ja) | ||
| JPS5958538A (ja) | 文字図形表示装置 | |
| JPS60153087A (ja) | 画面修飾方法 | |
| KR100210624B1 (ko) | 디스플레이 제어방법, 디스플레이 제어기 및 이들을 이용한 디스플레이 장치 | |
| JPS5922136A (ja) | デ−タ処理回路 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JPS648337B2 (ja) | ||
| JPS60101587A (ja) | 表示メモリアクセス装置 | |
| JPS6090387A (ja) | グラフイツクメモリの書込み読出し制御装置 | |
| JPH0134383B2 (ja) | ||
| JPS62113193A (ja) | 記憶回路 | |
| JPS5961874A (ja) | 文字拡大回路 | |
| JPS60107693A (ja) | 表示用メモリの制御方法 | |
| JPS63148295A (ja) | 表示情報処理装置 | |
| JPS62280794A (ja) | 文字表示の制御方法 | |
| JPS61265680A (ja) | ビツトマツプ画像表示制御方式 | |
| JPS61290488A (ja) | 表示制御装置 | |
| JPS60233689A (ja) | 画像メモリ装置 | |
| JPS60107694A (ja) | 文字図形表示装置 | |
| JPH06309273A (ja) | 画像データ転送方式及びデータ転送装置 | |
| JPS6337382A (ja) | 表示制御装置 | |
| JPS61102895A (ja) | メモリ制御回路 | |
| JPS62229347A (ja) | 記憶回路アクセス装置 |