JPS5952073B2 - ダイオ−ドマトリクス一体化感熱ヘツド - Google Patents
ダイオ−ドマトリクス一体化感熱ヘツドInfo
- Publication number
- JPS5952073B2 JPS5952073B2 JP52001457A JP145777A JPS5952073B2 JP S5952073 B2 JPS5952073 B2 JP S5952073B2 JP 52001457 A JP52001457 A JP 52001457A JP 145777 A JP145777 A JP 145777A JP S5952073 B2 JPS5952073 B2 JP S5952073B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- lead wire
- group
- thick film
- glaze layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
Landscapes
- Electronic Switches (AREA)
- Non-Adjustable Resistors (AREA)
Description
【発明の詳細な説明】
本発明は感熱ヘッドに感し、特にダイオードアレーが同
一基板上に一体に形成された感熱ヘッドに関する。
一基板上に一体に形成された感熱ヘッドに関する。
フ 従来の感熱ヘッドは抵抗体として酸化ルテニウム等
を用いた厚膜ヘッドと窒化タンタル等を用いた薄膜ヘッ
ドに大別される。
を用いた厚膜ヘッドと窒化タンタル等を用いた薄膜ヘッ
ドに大別される。
前者は製造が容易で量産に適し比較的大型のヘッドがで
きるという利点がある。
きるという利点がある。
しかし、微細な・パターンが作りにくく高密度記録には
不適当であり、又応答が遅い等の欠点がある。後者はほ
ぼこの逆の長所および短所を有している。ところでこの
ような感熱ヘッドの構造としては、微小な発熱用抵抗体
素子を耐熱性絶縁基板上に一列に配列’し、印字すべき
文字単位にグループ化して選択的に通電するいわゆるド
ットプリンタ形式のものが広く用いられている。このよ
うな形式のヘッドでは、発熱抵抗素子を各グループに共
通の電極で駆動するため各抵抗素子に逆流防止用ダイオ
ードを含む選択駆動回路が接続される。
不適当であり、又応答が遅い等の欠点がある。後者はほ
ぼこの逆の長所および短所を有している。ところでこの
ような感熱ヘッドの構造としては、微小な発熱用抵抗体
素子を耐熱性絶縁基板上に一列に配列’し、印字すべき
文字単位にグループ化して選択的に通電するいわゆるド
ットプリンタ形式のものが広く用いられている。このよ
うな形式のヘッドでは、発熱抵抗素子を各グループに共
通の電極で駆動するため各抵抗素子に逆流防止用ダイオ
ードを含む選択駆動回路が接続される。
従来の感熱ヘッドでは発熱抵抗部と選択駆動回路は、そ
れぞれ別個に製造しこれらを一体化していたが、これら
を同一基板上に集積回路技術により形成したヘッドも提
案されている（例えば実用昭５０−８０４４２号公開公
報）。このような一体化構造のヘッドはダイオードアレ
ーを含む選択駆動回路部分のリード線を多層配線する必
要があるが、薄膜でこのような多層配線構造のヘッドを
製造する場合は次のような問題が生ずる。すなわち、多
層配線する場合には下層配線と上層配線の間に、例えば
ＳｉＯ。膜のような絶縁層を介在させるが、絶縁層を蒸
着をあるいはスパッタリングにより形成するとピンホー
ルの存在が避けられず、このピンホールを介して上下の
配線が短絡する欠点がある。又、ＳｉＯ２膜にエツチン
グ形成したスルーホールを介して上下のリード線を接続
する場合、段差により接触不良となり易い欠点もあつた
。このような故障の生じる確率は抵抗体素子の数が増大
し回路が大規模化するに従つて多くなり製造の歩留りを
低下することになる。本発明はこのような欠点を除去し
た薄膜ヘツドの提供を目的とするものである。
れぞれ別個に製造しこれらを一体化していたが、これら
を同一基板上に集積回路技術により形成したヘッドも提
案されている（例えば実用昭５０−８０４４２号公開公
報）。このような一体化構造のヘッドはダイオードアレ
ーを含む選択駆動回路部分のリード線を多層配線する必
要があるが、薄膜でこのような多層配線構造のヘッドを
製造する場合は次のような問題が生ずる。すなわち、多
層配線する場合には下層配線と上層配線の間に、例えば
ＳｉＯ。膜のような絶縁層を介在させるが、絶縁層を蒸
着をあるいはスパッタリングにより形成するとピンホー
ルの存在が避けられず、このピンホールを介して上下の
配線が短絡する欠点がある。又、ＳｉＯ２膜にエツチン
グ形成したスルーホールを介して上下のリード線を接続
する場合、段差により接触不良となり易い欠点もあつた
。このような故障の生じる確率は抵抗体素子の数が増大
し回路が大規模化するに従つて多くなり製造の歩留りを
低下することになる。本発明はこのような欠点を除去し
た薄膜ヘツドの提供を目的とするものである。
すなわち本発明のヘツドは、耐熱性絶縁基板の表面に厚
膜リード線群を形成し、その上を厚膜グレーズ層で覆う
。
膜リード線群を形成し、その上を厚膜グレーズ層で覆う
。
そしてこの厚膜グレーズ層の上面に発熱抵抗およびリー
ド線を薄膜により形成するようにしたものである。この
ような本発明によれば多層配線部分の下層リード線群は
厚膜により構成されるため、この上にグレーズ層を厚膜
で形成してもこの熱処理過程において酸化等により損傷
がなく、又グレーズ層も十分な膜厚とできるためピンホ
ール形成の怖れもない。すなわち、例えば前述の従来例
のようにすべての回路を薄膜で構成しようとするとグレ
ーズ層のピンホールによる短絡等が生じ、これを防止す
るためグレーズ層のみを厚膜で構成しようとする、厚膜
の製造過程において基板を９００〜１０００℃で焼成す
る際、先に形成された薄膜回路が酸化されたり剥離する
等の損傷が生じ実現不可能であつた。この点本発明では
下層リード線を厚膜で構成し、上層回路を薄膜で構成す
るいわゆる厚膜と薄膜回路の組み合せにより従来の問題
点を解決したものである。以下本発明を実施例により説
明する。
ド線を薄膜により形成するようにしたものである。この
ような本発明によれば多層配線部分の下層リード線群は
厚膜により構成されるため、この上にグレーズ層を厚膜
で形成してもこの熱処理過程において酸化等により損傷
がなく、又グレーズ層も十分な膜厚とできるためピンホ
ール形成の怖れもない。すなわち、例えば前述の従来例
のようにすべての回路を薄膜で構成しようとするとグレ
ーズ層のピンホールによる短絡等が生じ、これを防止す
るためグレーズ層のみを厚膜で構成しようとする、厚膜
の製造過程において基板を９００〜１０００℃で焼成す
る際、先に形成された薄膜回路が酸化されたり剥離する
等の損傷が生じ実現不可能であつた。この点本発明では
下層リード線を厚膜で構成し、上層回路を薄膜で構成す
るいわゆる厚膜と薄膜回路の組み合せにより従来の問題
点を解決したものである。以下本発明を実施例により説
明する。
第１図乃至第３図は本発明の感熱ヘツドの構成を製造フ
冶セスに従つて示す上面図、第４図は第３図の一点鎖線
Ａ−Ｎに沿つた断面図である。
冶セスに従つて示す上面図、第４図は第３図の一点鎖線
Ａ−Ｎに沿つた断面図である。
先ず第１図に示すようにアルミナ基板１１に下層リード
線群１２を厚膜法により形成する。すなわちリード線の
材料としては、銀−パラジウム合金（Ａｇ−Ｐｄ）ある
いほ金（Ａｕ）を用い、これらの粉末ペーストをスクリ
ーン印刷により所定パターンに塗布し、しかるのち９０
０〜１０００℃で焼成す・る。次に第２図に示すように
下層厚膜リード線群１２の端子導出部１３を残して基板
１１の全面にグレーズ層１４を厚膜法により形成する。
線群１２を厚膜法により形成する。すなわちリード線の
材料としては、銀−パラジウム合金（Ａｇ−Ｐｄ）ある
いほ金（Ａｕ）を用い、これらの粉末ペーストをスクリ
ーン印刷により所定パターンに塗布し、しかるのち９０
０〜１０００℃で焼成す・る。次に第２図に示すように
下層厚膜リード線群１２の端子導出部１３を残して基板
１１の全面にグレーズ層１４を厚膜法により形成する。
このグレーズ層１４は、例えばＳｉＯ２を主成分とした
ガラスを用いる。このグレーズ層１４の形成工程におい
ては、前記の下層リード線群１２の所定部分にスルーホ
ール１５を明ける。このスルーホール１５は、スクリー
ン印刷の際のパターニングにより構成する。このように
厚膜法でグレーズ層１４を基板１１のほぼ全面に形成し
た後、第３図に示すように発熱用の抵抗素子配列１６、
上層リード線群］７、共通電極１８を薄膜法により形成
する。
ガラスを用いる。このグレーズ層１４の形成工程におい
ては、前記の下層リード線群１２の所定部分にスルーホ
ール１５を明ける。このスルーホール１５は、スクリー
ン印刷の際のパターニングにより構成する。このように
厚膜法でグレーズ層１４を基板１１のほぼ全面に形成し
た後、第３図に示すように発熱用の抵抗素子配列１６、
上層リード線群］７、共通電極１８を薄膜法により形成
する。
すなわち、先ずグレーズ層１４の表面に耐エツチング性
の５酸化タンタル（Ｔａ２Ｏ５）を塗布し（図示せず）
、その上に例えばチツ化タンタル（Ｔａ−Ｎ）抵抗膜を
高周波スパ゛人タリングにより付着し、続いてリード層
として例えばクロム金（Ｃｒ−Ａｕ）膜をスパツタリン
グあるいは真空蒸着により付着する。そしてこのように
付着されたＴａ−Ｎ膜およびＣｒ−Ａｕ膜の不要部分を
エツチングにより除去し、所定の形状、ピツチ、個数の
上層リード線群１７、共通電極１８を形成する。その後
、前記のように構成されたリード線群１７の一部をホト
エツチングにより除去してＴａ−Ｎ膜を露出させ抵抗素
子配列１６とする。この抵抗素子配列］６の表面部分に
は第４図に示すようにＴａ２Ｏ５のような耐摩耗性の保
護膜１９を設ける。ダイオードアレーが形成された半導
体チツプ２０を共通電極１８と上層リード線群１７間に
設置しフリツプチツプにより接続する。そしてこの半導
体チツプ２０を含む電極部一帯に耐湿耐熱性のシーリン
グ材２１を塗布硬化して完成する。なお下層リード線群
１２と上層リード線群１７との接続は前記スルーホール
１５を介してＣｒ−Ａｕ膜のスパツタリングすることに
よつて行なわれ特別な工程は不要である。
の５酸化タンタル（Ｔａ２Ｏ５）を塗布し（図示せず）
、その上に例えばチツ化タンタル（Ｔａ−Ｎ）抵抗膜を
高周波スパ゛人タリングにより付着し、続いてリード層
として例えばクロム金（Ｃｒ−Ａｕ）膜をスパツタリン
グあるいは真空蒸着により付着する。そしてこのように
付着されたＴａ−Ｎ膜およびＣｒ−Ａｕ膜の不要部分を
エツチングにより除去し、所定の形状、ピツチ、個数の
上層リード線群１７、共通電極１８を形成する。その後
、前記のように構成されたリード線群１７の一部をホト
エツチングにより除去してＴａ−Ｎ膜を露出させ抵抗素
子配列１６とする。この抵抗素子配列］６の表面部分に
は第４図に示すようにＴａ２Ｏ５のような耐摩耗性の保
護膜１９を設ける。ダイオードアレーが形成された半導
体チツプ２０を共通電極１８と上層リード線群１７間に
設置しフリツプチツプにより接続する。そしてこの半導
体チツプ２０を含む電極部一帯に耐湿耐熱性のシーリン
グ材２１を塗布硬化して完成する。なお下層リード線群
１２と上層リード線群１７との接続は前記スルーホール
１５を介してＣｒ−Ａｕ膜のスパツタリングすることに
よつて行なわれ特別な工程は不要である。
第５図は第３図に示す感熱へツドの等価回路図である。
図の番号は第３図と対応するように付されている。上記
した本発明によれば次のような効果が得られる。
した本発明によれば次のような効果が得られる。
（１）下層リード線群を耐熱性の厚膜で形成するため多
層配線用の絶縁層として厚膜法によるグレーズ層を用い
ることがで゛きるためピンホールが無く短絡や接続不良
等の製造不良が少ない。
層配線用の絶縁層として厚膜法によるグレーズ層を用い
ることがで゛きるためピンホールが無く短絡や接続不良
等の製造不良が少ない。
（２）多層配線の下層にリード線の一部を上層に抵抗素
子を含む薄膜回路を形成する構造としたため基板表面の
凹凸をな＜すためのグレーズ層を、多層配線用の絶縁層
と兼用でき構造が簡単で製造も容易である。（３）上記
のような多層配線構造の結果、比較的複雑な製造工程を
要する薄膜回路の製造工程が後になるため、多層配線工
程の製造不良によつて全体のへツドを不良とすることが
避けられ歩留りが向上する。
子を含む薄膜回路を形成する構造としたため基板表面の
凹凸をな＜すためのグレーズ層を、多層配線用の絶縁層
と兼用でき構造が簡単で製造も容易である。（３）上記
のような多層配線構造の結果、比較的複雑な製造工程を
要する薄膜回路の製造工程が後になるため、多層配線工
程の製造不良によつて全体のへツドを不良とすることが
避けられ歩留りが向上する。
（４）下層リード線群およびグレーズ層を厚膜法により
製造するため、多層配線のためのスルーホールの形成は
スクリーン印刷時のパターニングででき、薄膜法の場合
のようなエツチング工程は不用である。
製造するため、多層配線のためのスルーホールの形成は
スクリーン印刷時のパターニングででき、薄膜法の場合
のようなエツチング工程は不用である。
又厚膜法ではスクリーン印刷で設けたスルーホールは焼
成工程によりガラスが適当に流れエツジが滑らかとなる
ため、上層リード線群の付着が完全であり接続不良が生
じない。エツチングにより形成したスルーホールではこ
の点が問題となる。（５）上層リード層は薄膜法で付着
するため、スルー−ホールを介する下層リード層との接
続は特別な工程を要することなく行なうことができ製造
工程が著しく簡略化される。
成工程によりガラスが適当に流れエツジが滑らかとなる
ため、上層リード線群の付着が完全であり接続不良が生
じない。エツチングにより形成したスルーホールではこ
の点が問題となる。（５）上層リード層は薄膜法で付着
するため、スルー−ホールを介する下層リード層との接
続は特別な工程を要することなく行なうことができ製造
工程が著しく簡略化される。
なお本発明は、上記の実施例に限定されるものでないこ
とは言うまでもない。
とは言うまでもない。
例えば基板、リード線、抵抗、グレーズ層の材料は上記
実施例以外のものも利用できる。
実施例以外のものも利用できる。
又、第５図の等価回路図に示されるような配線はスルー
ホールの数を減少するため特殊な配線としたが、例えば
第６図に示すような回路としてもよい。
ホールの数を減少するため特殊な配線としたが、例えば
第６図に示すような回路としてもよい。
第１図乃至第３図は、本発明の感熱ヘツドの構成を製造
工程順に示す上面図、第４図はこのへツドの第３図Ａ−
Ａ’に沿う断面図、第５図はこの感熱へツドの等価回路
図、第６図は本発明の他の実施例を示す感熱へツドの等
価回路図である。 １１・・・・・・耐熱性絶縁基板、１２・・・・・・
（下層）厚膜リード線群、１４・・・・・・グレーズ層
１５・・・・・・スルーホール、１６・・・・・・抵抗
素子配列、１７・・・・・・ （上層）薄膜リード線群
、１８・・・・・・共通電極、２０・・・・・・ダイオ
ードアレー半導体チツプ。
工程順に示す上面図、第４図はこのへツドの第３図Ａ−
Ａ’に沿う断面図、第５図はこの感熱へツドの等価回路
図、第６図は本発明の他の実施例を示す感熱へツドの等
価回路図である。 １１・・・・・・耐熱性絶縁基板、１２・・・・・・
（下層）厚膜リード線群、１４・・・・・・グレーズ層
１５・・・・・・スルーホール、１６・・・・・・抵抗
素子配列、１７・・・・・・ （上層）薄膜リード線群
、１８・・・・・・共通電極、２０・・・・・・ダイオ
ードアレー半導体チツプ。
Claims (1)
- １ 耐熱性絶縁基板上に配線された厚膜リード線群と、
このリード線群を含む前記基板面を覆うように形成され
た厚膜グレーズ層と、このグレーズ層上に配列された薄
膜抵抗素子群と、これらの薄膜抵抗素子群に対応して設
けられたダイオード素子群とを備え、前記薄膜抵抗素子
群の隣り合う所定数を単位グループとし、前記厚膜リー
ド線を前記所定数と等しい数だけ設けると同時に、隣り
合う前記単位グループにおいて、対称の位置にある薄膜
抵抗素子の間の前記薄膜リード線の経路形状を略Ｕ字と
し、この略Ｕ字の経路形状を有する薄膜リード線及び前
記厚膜リード線群とを前記グレーズ層に形成されたスル
ーホールを介して相互に接続する手段とを有することを
特徴とするダイオードマトリクス一体化感熱ヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52001457A JPS5952073B2 (ja) | 1977-01-12 | 1977-01-12 | ダイオ−ドマトリクス一体化感熱ヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52001457A JPS5952073B2 (ja) | 1977-01-12 | 1977-01-12 | ダイオ−ドマトリクス一体化感熱ヘツド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5387238A JPS5387238A (en) | 1978-08-01 |
| JPS5952073B2 true JPS5952073B2 (ja) | 1984-12-18 |
Family
ID=11501972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52001457A Expired JPS5952073B2 (ja) | 1977-01-12 | 1977-01-12 | ダイオ−ドマトリクス一体化感熱ヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952073B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5565576A (en) * | 1978-11-09 | 1980-05-17 | Fujitsu Ltd | Thermal head |
| US4463359A (en) | 1979-04-02 | 1984-07-31 | Canon Kabushiki Kaisha | Droplet generating method and apparatus thereof |
| JPS5743886A (en) * | 1980-08-29 | 1982-03-12 | Fujitsu Ltd | Manufactue of thermal head |
| JPS5824464A (ja) * | 1981-08-04 | 1983-02-14 | Rohm Co Ltd | サ−マルプリンタヘツドの製造法 |
| JPS5859863A (ja) * | 1981-10-07 | 1983-04-09 | Oki Electric Ind Co Ltd | サ−マルヘツド |
| JPS5867474A (ja) * | 1981-10-19 | 1983-04-22 | Toshiba Corp | サ−マルヘッドの製造方法 |
| JPS58205780A (ja) * | 1982-05-26 | 1983-11-30 | Toshiba Corp | 感熱印字ヘツド |
| JPS60199673A (ja) * | 1984-03-26 | 1985-10-09 | Fujitsu Ltd | 熱記録ヘツド |
| JPS6143050U (ja) * | 1985-07-17 | 1986-03-20 | 株式会社日立製作所 | サ−マルヘツド |
-
1977
- 1977-01-12 JP JP52001457A patent/JPS5952073B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5387238A (en) | 1978-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6359541A (ja) | インクジェット・プリントヘッド | |
| JPS5952073B2 (ja) | ダイオ−ドマトリクス一体化感熱ヘツド | |
| EP0202877A2 (en) | Integrated circuit device and manufacturing method thereof | |
| JPH04234676A (ja) | 感熱記録素子の製造方法 | |
| JPS6129276B2 (ja) | ||
| JPH0363237B2 (ja) | ||
| JPS5851830B2 (ja) | サ−マルヘツド | |
| JP2707717B2 (ja) | 混成集積回路 | |
| JP3263859B2 (ja) | 半導体装置 | |
| JPS6189870A (ja) | サ−マルヘツドおよびその製造方法 | |
| JPS5934510B2 (ja) | サ−マルヘツド | |
| JPS591803Y2 (ja) | 集積化サ−マルヘッド | |
| JPS6016353B2 (ja) | サ−マルヘッドの製造方法 | |
| JPH10315520A (ja) | サーマルヘッド及びサーマルヘッドの製造方法 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPH0140517B2 (ja) | ||
| JP2832977B2 (ja) | サーマルヘッドおよびその製造方法 | |
| JP2551773B2 (ja) | サ−マルヘツド | |
| KR920007534B1 (ko) | 감열기록 소자의 공통배선 형성방법 | |
| JP3180980B2 (ja) | サーマルヘッドの製造方法 | |
| JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
| JP2000006456A (ja) | サーマルヘッドおよびその製造方法 | |
| JPS5925206A (ja) | 薄膜コンデンサの製造方法 | |
| JPH0147036B2 (ja) | ||
| JPH0648754B2 (ja) | 配線基板の製造方法 |