[go: up one dir, main page]

KR920007534B1 - 감열기록 소자의 공통배선 형성방법 - Google Patents

감열기록 소자의 공통배선 형성방법 Download PDF

Info

Publication number
KR920007534B1
KR920007534B1 KR1019900005650A KR900005650A KR920007534B1 KR 920007534 B1 KR920007534 B1 KR 920007534B1 KR 1019900005650 A KR1019900005650 A KR 1019900005650A KR 900005650 A KR900005650 A KR 900005650A KR 920007534 B1 KR920007534 B1 KR 920007534B1
Authority
KR
South Korea
Prior art keywords
film
common wiring
forming
wiring
recording element
Prior art date
Application number
KR1019900005650A
Other languages
English (en)
Other versions
KR910019175A (ko
Inventor
정배현
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019900005650A priority Critical patent/KR920007534B1/ko
Publication of KR910019175A publication Critical patent/KR910019175A/ko
Application granted granted Critical
Publication of KR920007534B1 publication Critical patent/KR920007534B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/7685Barrier, adhesion or liner layers the layer covering a conductive structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

감열기록 소자의 공통배선 형성방법
제1도는 감열기록 소자의 전기적 등가회로도.
제2a∼b도는 종래의 공통배선이 형성된 감열기록 소자의 단면도.
제3도는 본 발명에 따른 공통배선을 납으로써 구현한 감열기록 소자의 단면도.
본 발명은 박막 감열기록 소자에 관한 것으로 특히 상기 감열기록소자의 공통배선을 형성하는 방법에 관한 것이다.
박막 감열기록 소자는 감열 및 열전사기록 등에 사용되는 소자로, 글레이즈(Glaze ; 유리질)가 도포된 알루미나 절연기판 또는 세라믹(Ceramic) 절연기판상에 발열 저항체열을 구성하여, 각각의 발열저항체와 상기 발열저항체를 구동하기 위한 구동 집적회로를 전기적으로 연결하여, 상기 구동 집적회로의 각 비트에 신호처리된 디지털 펄스(Digital Pulse)가 인가되면 신호에 따라 각 비트가 독립적으로 스위칭 동작을 하여 각 비트에 연결된 발열저항체를 구동시킴으로써 상기 발열저항체에서 발생된 열이 감열지에 전달되어 상기 감열지를 검게 변색시킴으로써 인쇄가 이루어진다.
제1도는 감열기록 소자의 전기적 등가회로도이다. 각각의 구동 집적회로(1)에, 상기 구동 집적회로의 비트수만큼 발열저항체열(2)이 연결되어 있고, 상기 발열저항체열에는 공통배선(3)을 통해 전원전압 VH가 인가되어 있다. 그리고 상기 공통배선(3)내에 공통배선(3)에 의한 내부 미세저항(4)이 있으며, 상기 구동 집적회로(1)에서 발열저항체열(2)과 연결된 쪽의 반대쪽으로, 구동 집적회로의 어느 비트를 선택할 것인지를 결정하는 신호(5)가 인가된다.
상기 제1도에서 보는 바와 같이, 감열기록 소자의 발열저항체(2)에 가해지는 일정전압(VH)은 상기 감열기록 소자의 공통배선(3)의 양쪽 끝단으로부터 인가되어, 상기 구동 집적회로(1)의 비트(bit)가 도통될 때마다 일정 전류가 공통배선부(3)를 지나 발열저항체(2)를 통과하면서 열을 발생시킨다. 이때 공통배선(3) 내의 미세 내부저항(4)에 의해 전압강하가 발생하여, 상기 감열기록소자의 양쪽 끝단에 잇는 발열저항체에 인가되는 전압에 비해 중간영역에 있는 발열저항체에 인가되는 전압은 더 많은 전압강하가 일어나게 된다.
이와같이 각각의 발열저항체에 서로 다르게 인가되는 전압은 인자농도의 차이를 유발하게 되어 고품질의 인쇄를 이룰 수가 없다. 이러한 공통배선에 의한 전압강하를 감소시키기 위해 후막공통배선 또는 박막공통배선을 형성하는 여러 가지 방법들이 모색되고 있는데, 이중 종래의 후막 방식을 이용한 공통 배선의 형성방법에 대해 살펴보기로 한다.
제2(a)-(b)도는 종래의 후막방식에 기술에 의해 공통배선이 형성된 감열기록 소자의 단면도이다.
상기 제2(a)도는 후막 공통배선의 한 실시예로서, 글레이즈(Glaze ; 유리질)(11)가 도포된 알루미나 기판(10)상의 공통배선이 형성될 소정부위(12)에 은(Ag)등의 전도성 재료를 도포시킨 후 약 800℃이상의 온도에서 고온 소성시킨 다음 공통배선(13)을 형성하고, 상기 기판(10) 상부 전면에 발열저항막(14), 알루미늄 배선막(15), 보호막(16)이 순차적으로 형성된 것을 나타낸 단면도이다.
상기 감열기록 소자의 제조공정중, 전기 전도성 특성을 측정하기 위해 상기 발열저항막(14)을 형성한 후 면저항을 측정해야 되는데, 상기 제2(a)도에서 보는 바와 같이 공통배선(13)을 형성한 후 발열저항막(14)을 형성하는 경우 공통배선(13)의 전기전도성으로 인해 발열저항막(14) 자체의 면저항 측정이 불가능하다.
상기 제2(b)도는 후막공통배선의 또다른 실시예로 4층 배선 위에 공통배선이 형성된 단면도이다.
상기 제2(b)도에는 보는 바와 같이, 글레이즈(21)가 도포된 알루미나 기판(20)상에 발열저항막(22)을 스파터링법으로 형성한 후, 상기 발열저항막(22) 상부면 전체에 크롬(Cr)막(23), 팔라듐(Pd)막(24), 금(Au)막(25), 크롬(Cr)막(26)으로 이루어지는 4층의 배선층(27)을 형성한 다음 사진 식각 공정으로 발열저항체열(19)을 형성하고, 상기 발열저항체열(19)을 보호하기 위한 보호막(28)을 형성한 후 공통배선 부위에 디핑(dipping)방식으로 납땜을 실시하여 공통배선(29)을 형성한다.
상기 제2(a) 및 (b)도에 도시한 바와 같은 방법으로 형성된 공통배선은, 공통배선에 의한 전압강하를 다소 감소시키긴 하였으나 상기 제2(a)도와 같은 경우는 제조공정에 있어서 후막공통배선(12)의 영향에 의해 저항막 형성공정 후 면저항의 측정이 불가능하다는 문제점이 있다. 또한 상기 제2(b)도와 같은 경우는 크롬, 금, 팔라듐 등의 3-4층 배선이 필요하기 때문에 제조공정이 복잡하고 제조원가가 비싸진다는 문제점이 있다. 따라서 본 발명의 목적은 감열기록 소자의 공통배선 형성방법에 있어서 공통배선에 의한 전압강하를 억제시킬 수 있는 공통배선을 용이하게 형성하는 방법을 제공함에 있다.
본 발명의 다른 목적은 박막 저항체와 후막 공통배선으로 형성된 감열기록 소자의 공통배선 형성방법에 있어서 면저항의 측정이 용이한 공통배선을 형성하는 방법을 제공함에 있다.
본 발명의 또다른 목적은 감열기록 소자의 공통배선 형성방법에 있어서 공정이 용이하고 제조원가가 저렴한 공통배선을 형성하는 방법을 제공함에 있다.
상기한 바와 같은 본 발며의 목적을 달성하기 위하여 절연기판 일단의 소정영역을 제외하여 상기 기판 상부의 표면에 유리질층을 형성한 후 상기 기판 상부의 전면에 박막기술로 저항막과 배선막을 순차적으로 형성한 다음 사진 식각 공정에 의해 소정영역의 배선막을 각삭하여 발열저항체를 형성하여, 상기 기판 일단의 소정영역을 제외한 상기 발열저항체의 상부와 상기 발열저항체와 인접하는 배선막 상부면에 보호막을 형성하고, 상기 기판 일단의 소정영역에 형성된 배선막 상부면에 실버 폴리머 페이스트(Silver Polymer Paste)를 후막으로 형성하거나 또는 전기도금 방식으로 전동성 막을 형성한 후, 상기 전도성막이 형성된 부분을 납(Pb)과 주석(Sn)과 은(Ag)이 62 : 36 : 2의 비율로 이루어진 솔더(Solder)에 담구어 공통배선 납을 형성함을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제3도는 본 발명에 따른, 공통배선을 납으로써 구현한 감열기록 소자의 단면도이다.
상기 제3도에서 보는 바와 같이 기판 일단의 소정영역(31)을 제외하여 글레이즈(Glaze ; 유리질) (32)가 도포된 기판(30)상에 박막의 발열저항막(32)과 박막의 알루미늄 배선막(34)을 순차적으로 형성한 후 사진 식각 공정을 실시하여 발열저항체열(35)을 형성한 다음, 감열기록 소자가 동작할 때 발열저항체열(35)이 산화와 마모로 손상되는 것을 방지하기 위해 내산화막(36)과 내마모막(37)을 형성하여 보호막(38)을 완성한 후, 상기 기판 일단의 소정영역(31)의 박막 알루미늄 배선막(34)에 실내 폴리머 페이스트(39)를 스크린 프린팅(Screen Printing)법으로 형성한 다음 200℃ 정도의 온도에서 경화시키고 상기 실버 폴리머 페이스트(39) 상부면에 납땜을 하여 공통배선(40)을 형성한다.
이때 상기 발열저항막(32)은 스파터링(Sputtering)법으로 형성하고, 상기 알루미늄 배선막(34)은 진공 증착법으로 형성하며, 상기 보호막(38)을 형성하는 공정에서 스파터링 법으로 보호막을 증착시키되, 상기 공통배선부위(31)에 난 마스크(Mask)를 입혀 보호막이 형성되지 않도록 한다. 또한 상기 실퍼 폴리머 페이스트(39)는 납으로 공통배선을 형성하기 위한 중간층으로, 스크린 프린팅법에 의해 형성하며, 은이 70% 정도 함유되어 있다.
상기 실버 폴리머 페이스트를 본 발명에서 사용하는 이유는 첫째, 공통배선을 납으로 할 경우 알루미늄 배선과 납의 접착성이 좋지 않기 때문에 상기 실버 폴리머 페이스트를 중간층으로 사용한다. 둘째, 폴리머 물질은 경화되는 온도가 낮다는 잇점이 있다. 즉 통상의 후막 배선을 경화시키기 위해선 700℃ 이상의 고온이 필요하나 폴리머 물질은 300℃ 미만에서도 경화되므로 고온 소성에 의한 발열저항체의 특성변화 및 노화(Aging) 현상을 방지할 수 있다.
상기 제3도에서 실버 폴리머 페이스트층을 형성한 후 상기 실버 폴리머 페이스트 상부면을 납(Pb), 주석(Sn), 은(Ag)이 62 : 36 : 2의 비율로 된 납에 담구어(Dipping) 공통배선(40)을 형성한다.
상기 제3도에서 보는 바와 같이 공통배선(40)을 글레이즈가 없는 기판상에 형성함으로써, 공통배선(40)의 높이가 너무 높아져서 감열소자의 동작시 감열지와 공통배선의 마찰이 일어나는 것을 방지했다. 또한 스크린 프린팅법에 의해 후막으로 실버 폴리머 페이스트를 형성하고, 납으로 공통배선을 형성하여 상기 공통배선의 내부저항이 감소된다.
본 발명의 또다른 실시예로, 상기 알루미늄 배선막과 상기 공통배선 납 사이의 중간층으로 실버 폴리머 페이스트 대신 전기 도금막을 사용할 수도 있다. 즉, 기판 일단의 소정영역을 제외하여 글리이즈가 형성된 기판 상부에 발열저항막과 배선막을 순차적으로 형성한 후, 사진 식각 공정을 실시하여 소정영역의 배선막을 식각하여 발열저항체를 형성한 다음 상기 발열저항체 상부와, 상기 발열저항체와 인접한 배선막 상부에 보호막을 형성하고, 상기 보호막이 형성된 감열기록 소자의 상부면에 포토지스막을 형성한 후, 상기 기판 일단의 소정영역의 포토레즈트막을 식각하여 무전해 도금을 실시한다. 이때 사용되는 금속은 니켈(Ni)과 금(Au)으로 하되 니켈막을 1㎛정도, 금막을 0.1㎛정도의 두께로 형성한다.
상술한 바와같은 방법으로 제조된 박막감열기록 소자기판은, 박막감열기록 소자가 구동할 때 발생하는 열을 흡수 또는 방출하는 방열하는 방열판 위에 탑재되어 상기 감열기록 소자기판 및 인쇄회로기판과 전기적 연결이 이루어진다.
상술한 바와같이 본 발명은 공통배선이 디핑(dipping)방식에 의해 후막의 납으로 형성되었기 때문에 상기 공통배선의 내부저항이 극소화되어 내부저항에 의한 전압강하를 억제시킬 수 있다. 또한 본 발명은 발열저항막과 알루미늄 배선막을 순차적으로 형성한 후 상기 알루미늄 배선막 상부면에 전도성막을 중간층으로 하여 납으로 공통배선을 구현함으로써 발열저항막의 면저항 측정에 전혀 어려움이 없다. 또한 4층 배선막 위에 공통배선을 형성하는 경우에서와 같은 여러층의 배선막을 형성하지 않아도 되기 때문에 공정이 용이할 뿐만 아니라, 제작 원가도 훨씬 절감할 수 있다. 또한 공통배선을 형성할 때, 공통배선이 형성될 부위를 납에 담굼으로써 납땜이 이루어지므로 제조시간이 단축되고, 그에 따라 대량생산이 가능하다.

Claims (5)

  1. 기판(30) 일단의 소정영역(31)을 제외하여 유리질층(32)이 도포되어 있는 감열기록소자 기판(50)을 사용하여 감열기록 소자의 공통배선을 형성하는 방법에 있어서, 상기 기판(50) 상부의 전면에 저항막(33)과 배선막(34)을 순차적으로 형성하는 공정과, 사진 식각 공정에 의해 소정영역의 배선막을 식각하여 발열저항체(35)를 형성하는 공정과, 상기 기판(50) 일단의 소정영역(31)을 제외하여 상기 발열저항체(35)의 상부와 상기 발열저항체와 인접하는 배선막 상부면에 보호막(38)을 형성하는 공정과, 상기 기판(50) 일단의 소정영역(31)에 형성된 상기 배선막 상부면에 후막의 도전성막(39)을 형성하는 공정과, 상기 도전성막(39) 상부면에 공통배선납(40)을 형성하는 공정을 구비하여 상기 공정들이 순차적으로 이루어짐을 특징으로 하는 감열 기록 소자의 공통배선 형성방법.
  2. 제1항에 있어서, 상기 도전성막이 은(Ag)의 함량이 70%정도인 실버 폴리머 페이스트(Silver Polymer Paste)임을 특징으로 하는 감열기록 소자의 공통배선 형성방법.
  3. 제1항에 있어서, 상기 공통배선 납이 납(Pb)과 주석(Sn)과 은(Ag)의 성분이 62 : 36 : 2의 비율로 이루어진 솔더(Solder)에 담금으로써 형성됨을 특징으로 하는 감열기록 소자의 공통배선 형성방법.
  4. 제1항에 있어서, 상기 도전성막이 전기 도금막으로 형성될 수 있음을 특징으로 하는 감열기록 소자의 공통배선 형성방법.
  5. 제4항에 있어서, 상기 전기 도금막이 보호막(36)이 형성된 상기 감열기록 소자의 상부 전면에 포토레지스트막을 형성하는 공정과, 상기 기판 일단의 소정영역에 해당하는 포토레지스트막을 식각한 후 상기 감열기록 소자를 세척하는 공정과, 무전해 도금을 실시하여 상기 기판 일단의 소정영역(31)에 전기 도금막을 형성하는 공정과, 상기 감열기록 소자 상부면에 남아 있는 포토레지스트막을 제거하는 공정을 구비하여 형성됨을 특징으로 하는 감열기록 소자의 공통배선 형성방법.
KR1019900005650A 1990-04-21 1990-04-21 감열기록 소자의 공통배선 형성방법 KR920007534B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900005650A KR920007534B1 (ko) 1990-04-21 1990-04-21 감열기록 소자의 공통배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900005650A KR920007534B1 (ko) 1990-04-21 1990-04-21 감열기록 소자의 공통배선 형성방법

Publications (2)

Publication Number Publication Date
KR910019175A KR910019175A (ko) 1991-11-30
KR920007534B1 true KR920007534B1 (ko) 1992-09-05

Family

ID=19298242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900005650A KR920007534B1 (ko) 1990-04-21 1990-04-21 감열기록 소자의 공통배선 형성방법

Country Status (1)

Country Link
KR (1) KR920007534B1 (ko)

Also Published As

Publication number Publication date
KR910019175A (ko) 1991-11-30

Similar Documents

Publication Publication Date Title
US4259564A (en) Integrated thermal printing head and method of manufacturing the same
US6943662B2 (en) Chip resistor
US20020031860A1 (en) Chip resistor and method for manufacturing the same
US4241103A (en) Method of manufacturing an integrated thermal printing head
US4204107A (en) Thick-film thermal printing head and method of manufacturing the same
JPH023317B2 (ko)
US5041847A (en) Thermal head
US4689638A (en) Thermal recording head and process for manufacturing wiring substrate therefor
EP0059102B1 (en) Crossover construction of thermal-head
EP0433093B1 (en) Thermal head for thermal recording machine
JP4384787B2 (ja) チップ抵抗器
KR920007534B1 (ko) 감열기록 소자의 공통배선 형성방법
CA1078004A (en) Thermal head apparatus
GB2076747A (en) Thermal Recording Head
JPH0363237B2 (ko)
JP3111823B2 (ja) 回路検査端子付き角形チップ抵抗器
JP2699980B2 (ja) 膜素子を内層した配線基板
US5794327A (en) Method for making copper electrical connections
KR890001382B1 (ko) 감열기록소자의 제조방법
JPH0744343B2 (ja) 抵抗内蔵型多層基板
JP2705069B2 (ja) 薄膜抵抗器及びその製造方法
JPS6161988B2 (ko)
JPS60112461A (ja) サ−マルヘッド及びその製造方法
JPH0280262A (ja) サーマルヘッド
JPH02179765A (ja) サーマルヘッド基板

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19900421

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19900421

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19920810

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19921205

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19921223

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19921223

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19950830

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19960830

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19970828

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19980828

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19990814

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20000814

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20010807

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20020807

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20030808

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20050802

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee