JPS5945704A - トランジスタ電力増幅器 - Google Patents
トランジスタ電力増幅器Info
- Publication number
- JPS5945704A JPS5945704A JP58095122A JP9512283A JPS5945704A JP S5945704 A JPS5945704 A JP S5945704A JP 58095122 A JP58095122 A JP 58095122A JP 9512283 A JP9512283 A JP 9512283A JP S5945704 A JPS5945704 A JP S5945704A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- potential
- transistors
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスイッチング時間が短く、パルス動作に適した
。トランジスタ電力増幅器に関する。
。トランジスタ電力増幅器に関する。
この種の電力増幅器は、連続動作する１−ランジスタに
比べて、電力消費が少なく、従って効率が高いため、種
々の目的に用いられる。加えて、ディジタル制御される
駆動装置で用いらＪ−ｂだ場合は、回転速度を正確に制
御できる。例えば、データ処理システムの出力装置とし
て用いられる磁気ディスク記憶装置またはライン・プリ
ンタのための駆動装置としてブラシレスＤＣモーターを
使用する場合は、常にこの種の増幅器が用いら汎る。
比べて、電力消費が少なく、従って効率が高いため、種
々の目的に用いられる。加えて、ディジタル制御される
駆動装置で用いらＪ−ｂだ場合は、回転速度を正確に制
御できる。例えば、データ処理システムの出力装置とし
て用いられる磁気ディスク記憶装置またはライン・プリ
ンタのための駆動装置としてブラシレスＤＣモーターを
使用する場合は、常にこの種の増幅器が用いら汎る。
パルス動作さｔシるブラシレスＤ ＣモーターでＩへ以
上の電流を２０〜２００ Ｋｌ！ｚの周波数でスイッチ
する必要力（ある場合は、電力増幅器の最終段１−ラン
ジスタのオーバーヒー１−およびその結果化じる電気的
破壊を避・けるため、これらの１−ランジスタは短いス
イッチング時間を持つ必要がある。
上の電流を２０〜２００ Ｋｌ！ｚの周波数でスイッチ
する必要力（ある場合は、電力増幅器の最終段１−ラン
ジスタのオーバーヒー１−およびその結果化じる電気的
破壊を避・けるため、これらの１−ランジスタは短いス
イッチング時間を持つ必要がある。
知られるように、これらの１〜ランジスタで生じる電力
消費はスイッチされる電流の大きさ、動作電圧及びスイ
ッチング周波数に依存する。最終段トランジスタのスイ
ッチング時間が短けれは、上述の電気的破壊を生じるこ
となく、より高いスイッチング周波数が可能になる。
消費はスイッチされる電流の大きさ、動作電圧及びスイ
ッチング周波数に依存する。最終段トランジスタのスイ
ッチング時間が短けれは、上述の電気的破壊を生じるこ
となく、より高いスイッチング周波数が可能になる。
本発明は、パルス動作に適し且つ特別な追加の補助電圧
を必要としない、スイッチング時間の短い１〜ランジス
タ電電力幅器を提供することをその目的とするものであ
る。
を必要としない、スイッチング時間の短い１〜ランジス
タ電電力幅器を提供することをその目的とするものであ
る。
加えて、本発明による電力増幅器では、直列接続された
２つの最終段１−ランジスタが同時に導通しないように
されるため、それによる電気的破壊も防止される。
２つの最終段１−ランジスタが同時に導通しないように
されるため、それによる電気的破壊も防止される。
次に図面を参照して本発明の実施例についてｎ３２明す
る。
る。
先ず、第１図を参照して電気整流（ｅ ］、ｅ ｃ シ
ｒ ｏ ｎ ｊ、ｃｃｏｍｍｕｔａｔ、１ｏｎ）のブラ
シレスＤＣモーターの典型的動作を説明する。今、左側
の相補型トランジスタ電力増幅器の１−ランジスタＴ１
及び右側の相補型１−ランジスタ電力増幅器の１ヘラン
ジスタゴ■が導通、１〜ランジスタフ１’ ＩＩ及びＴ
ＩＩＩが非導通で、モーターの（＝４勢巻線Ｗに左カ
ーら右へ電流Ｉが流れるものとする。このとき電流■は
動作電源の正極子Ｖから１〜ランジスタＴ１．付勢巻線
Ｗ、トランジスタＴ ＩＶを介して動作電源の負極へ流
れる。電流■が付勢巻線Ｗを通って左から右へ流れる全
期間の間トランジスタゴ１■は導通状態を続ける。電力
消費を減じる場合あるいは、例えば、モーターの回転速
度をディジタル制御する場合は、］ヘランジスタ１゛■
がパルス動作される。付勢巻線Ｗを通る電流の方向を反
転させる場合は、１〜ランジスタ’Ｊ’ Ｉ、ＴＩＶが
非導通、１−ランジスタＴ ＩＩ、−１’ ＩＩＩが導
通にさ第１、パルス制御の際は１−ランジスタ゛「１１
１がパルス動作される。
ｒ ｏ ｎ ｊ、ｃｃｏｍｍｕｔａｔ、１ｏｎ）のブラ
シレスＤＣモーターの典型的動作を説明する。今、左側
の相補型トランジスタ電力増幅器の１−ランジスタＴ１
及び右側の相補型１−ランジスタ電力増幅器の１ヘラン
ジスタゴ■が導通、１〜ランジスタフ１’ ＩＩ及びＴ
ＩＩＩが非導通で、モーターの（＝４勢巻線Ｗに左カ
ーら右へ電流Ｉが流れるものとする。このとき電流■は
動作電源の正極子Ｖから１〜ランジスタＴ１．付勢巻線
Ｗ、トランジスタＴ ＩＶを介して動作電源の負極へ流
れる。電流■が付勢巻線Ｗを通って左から右へ流れる全
期間の間トランジスタゴ１■は導通状態を続ける。電力
消費を減じる場合あるいは、例えば、モーターの回転速
度をディジタル制御する場合は、］ヘランジスタ１゛■
がパルス動作される。付勢巻線Ｗを通る電流の方向を反
転させる場合は、１〜ランジスタ’Ｊ’ Ｉ、ＴＩＶが
非導通、１−ランジスタＴ ＩＩ、−１’ ＩＩＩが導
通にさ第１、パルス制御の際は１−ランジスタ゛「１１
１がパルス動作される。
第２図は星形接続された３つの付勢巻線Ｗ１、Ｗ２、Ｗ
３を有するブラシレスＤＣモーターを動作させるだめの
３つの電力増幅器の構成を示している。２つの巻線Ｗ１
．Ｗ２を通って左から右へ電流■を流す場合は、第１の
電力増幅器のトランジスタ１７１と第２の電力増幅器の
１〜ランジスタ′Ｊ゛ＩＶが導３ｍにされる。この場合
は１〜ランジスタ′１゛Ｉがパルス動作される。付勢巻
線Ｗ］、”）Ｖ２を通る電流■の向きを反転するときは
、１−ランジスタ１゛１■、Ｔ ＩＩが導通にされ、１
−ランジスタ’ｒｍがパルス動作される。（；Ｊ勢巻線
Ｗ２とＷ３を通して、またはＷｌとＷ３を通して電流を
流すときは、電流の向きに応じて夫々の電力増幅器の関
連トランジスタが同様に導通にさ汎る。
３を有するブラシレスＤＣモーターを動作させるだめの
３つの電力増幅器の構成を示している。２つの巻線Ｗ１
．Ｗ２を通って左から右へ電流■を流す場合は、第１の
電力増幅器のトランジスタ１７１と第２の電力増幅器の
１〜ランジスタ′Ｊ゛ＩＶが導３ｍにされる。この場合
は１〜ランジスタ′１゛Ｉがパルス動作される。付勢巻
線Ｗ］、”）Ｖ２を通る電流■の向きを反転するときは
、１−ランジスタ１゛１■、Ｔ ＩＩが導通にされ、１
−ランジスタ’ｒｍがパルス動作される。（；Ｊ勢巻線
Ｗ２とＷ３を通して、またはＷｌとＷ３を通して電流を
流すときは、電流の向きに応じて夫々の電力増幅器の関
連トランジスタが同様に導通にさ汎る。
第３図は本発明による電力増幅器の第１の実例例の回路
図を示している。電力増幅器の入力はＲ及びＵで示され
、２つの相補型最終段１〜ランジスタは１゛５、１゛６
で示されている。入力Ｒは第１の入力トランジスタＴ１
のベースに接続され、入力Ｕは第２の入力１〜ランジス
タゴ２のベースに接続されている。Ｔ１のエミッタは抵
抗Ｒ］を介してアース接続され、コレクタは抵抗Ｒ２を
介して動作電源の正極子Ｖに接続されると共に抵抗Ｒ３
を介してＰ Ｎ Ｆ）出力１−ランジスタ１゛５のベー
スに接続される。相補型トランジスタ苅Ｔ３、Ｔ４の相
互接続されたベース電極はＴＬのコレクタに接続される
。これら２つの１〜ランジスタはブツシュ・プルＢモー
ドの相補型エミッタ・フォロワを構成する。′丁゛３、
′Ｊ゛４の相互接続されたエミッタはコンデンサＣ１を
介してＴ５のベースに接続されると共に、抵抗Ｒ４を介
して動作電源の正極子Ｖに接続される。Ｔ５のエミッタ
も正極子■に接続される。ゴ５のコ１ノクタは電力増幅
器の出力０に接続される。ＮＰＮＩ、ランジスタ１゛４
のコレクタは正極子■に接続され、ＰＮＰトランジスタ
ゴ３のコレクタは動作電源のアースされた負極に接続さ
れる。Ｔ５のコレクタ・エミツタ路と並列にクランプ・
ダイオード１つ■が接続され、ＤＩの陰極は正極子Ｖに
接続されている。Ｔ５のベースと正極＋Ｖの間にはゼナ
ー・ダイオードＤ２および２つのダイオードＤ３、Ｄ４
の直列回路が接続される。
図を示している。電力増幅器の入力はＲ及びＵで示され
、２つの相補型最終段１〜ランジスタは１゛５、１゛６
で示されている。入力Ｒは第１の入力トランジスタＴ１
のベースに接続され、入力Ｕは第２の入力１〜ランジス
タゴ２のベースに接続されている。Ｔ１のエミッタは抵
抗Ｒ］を介してアース接続され、コレクタは抵抗Ｒ２を
介して動作電源の正極子Ｖに接続されると共に抵抗Ｒ３
を介してＰ Ｎ Ｆ）出力１−ランジスタ１゛５のベー
スに接続される。相補型トランジスタ苅Ｔ３、Ｔ４の相
互接続されたベース電極はＴＬのコレクタに接続される
。これら２つの１〜ランジスタはブツシュ・プルＢモー
ドの相補型エミッタ・フォロワを構成する。′丁゛３、
′Ｊ゛４の相互接続されたエミッタはコンデンサＣ１を
介してＴ５のベースに接続されると共に、抵抗Ｒ４を介
して動作電源の正極子Ｖに接続される。Ｔ５のエミッタ
も正極子■に接続される。ゴ５のコ１ノクタは電力増幅
器の出力０に接続される。ＮＰＮＩ、ランジスタ１゛４
のコレクタは正極子■に接続され、ＰＮＰトランジスタ
ゴ３のコレクタは動作電源のアースされた負極に接続さ
れる。Ｔ５のコレクタ・エミツタ路と並列にクランプ・
ダイオード１つ■が接続され、ＤＩの陰極は正極子Ｖに
接続されている。Ｔ５のベースと正極＋Ｖの間にはゼナ
ー・ダイオードＤ２および２つのダイオードＤ３、Ｄ４
の直列回路が接続される。
ゼナー・ダイオードＤ２はその陰極が正極＋Ｖに接続さ
れる。
れる。
Ｔ２のコレクタは抵抗Ｒ５を介して動作電源の正極子Ｖ
に接続さＪし、エミッタは抵抗Ｒ６を介してＮＰＮ出力
１−ランジスタ１゛６のベースに接続されると共に抵抗
Ｒ７を介してアース接続されるゎ１゛６のコレクタは出
力Ｏに接続されると共に、陽極をアース接続したクラン
プ・ダイオードＤ５の陰極に接続される。Ｔ ２のコレ
クタは２つの直列接続された抵抗Ｒ８、Ｒ９に接続され
、抵抗Ｒ９の他端はアース接続さｉシる。抵抗Ｒ８、Ｒ
９の接続点はインバータとして働くｌ−ランジスタＴ７
のベースに接続され、Ｉ゛７のエミッタは抵抗ＲＩＯを
介してアースさ九、コレクタは抵抗Ｒ１１を介して動作
電源の正極十■に接続されると共に、相補型１〜ランジ
スタ対１゛８、Ｔ ９の相互接続されたベースに接続さ
れる。Ｔ ８、Ｔ９のエミッタも相互接続され、コンデ
ンサＣ２を介してＮＰＮ最終段１−ランジスタＴ６のベ
ースに接続されている。′Ｆ６のエミッタはヒユーズ１
及び感知抵抗■（１２を介してアース接続される。Ｎ
Ｐ Ｎ ｌ〜ランジスタＵ’９のコレクタは動作電源の
正極→−■に接続され。
に接続さＪし、エミッタは抵抗Ｒ６を介してＮＰＮ出力
１−ランジスタ１゛６のベースに接続されると共に抵抗
Ｒ７を介してアース接続されるゎ１゛６のコレクタは出
力Ｏに接続されると共に、陽極をアース接続したクラン
プ・ダイオードＤ５の陰極に接続される。Ｔ ２のコレ
クタは２つの直列接続された抵抗Ｒ８、Ｒ９に接続され
、抵抗Ｒ９の他端はアース接続さｉシる。抵抗Ｒ８、Ｒ
９の接続点はインバータとして働くｌ−ランジスタＴ７
のベースに接続され、Ｉ゛７のエミッタは抵抗ＲＩＯを
介してアースさ九、コレクタは抵抗Ｒ１１を介して動作
電源の正極十■に接続されると共に、相補型１〜ランジ
スタ対１゛８、Ｔ ９の相互接続されたベースに接続さ
れる。Ｔ ８、Ｔ９のエミッタも相互接続され、コンデ
ンサＣ２を介してＮＰＮ最終段１−ランジスタＴ６のベ
ースに接続されている。′Ｆ６のエミッタはヒユーズ１
及び感知抵抗■（１２を介してアース接続される。Ｎ
Ｐ Ｎ ｌ〜ランジスタＵ’９のコレクタは動作電源の
正極→−■に接続され。
１）Ｎｌ）１〜ランジスタＴ８のコレクタはアース接続
されている。′Ｊ゛８、］゛９の相互接続されたエミッ
タはコンデンサＣ３を介してダイオ−Ｆ Ｔ） ３、Ｄ
４の接続点に接続されている。Ｔ ６のエミッタはヒユ
ーズ１を介して電流制限回路２の入力に接続されている
。、電流制限回路２は３相のブラシレス［）Ｃモーター
の場合は３つの電力増幅器によって共有される。電流制
限回路２の出力信号は抵抗Ｒ３、ダイオード１つ６を介
して第１の過負荷保護トランジスタＴ ］、 Ｏのベー
スに印加される。′Ｉ″ＩＯは第１の入力トランジスタ
Ｔ１と同じ導電型であり、そのコレクタはＴ１のベース
に接続されエミッタはアース接続される。電力増幅器の
第２の入力Ｕは抵抗Ｒ１４およびダイオードＤ７を介し
て］１０のベースに接続される。第１の入力Ｒは抵抗Ｒ
１５を介して第２の過負荷保護トランジスタＴ１１のベ
ースに接続される。Ｔｌｌは第２の入力１〜ランジスタ
と同じ導電型であり、そのコレクタはＴ２のベースに接
続され、エミッタはアース接続されている。
されている。′Ｊ゛８、］゛９の相互接続されたエミッ
タはコンデンサＣ３を介してダイオ−Ｆ Ｔ） ３、Ｄ
４の接続点に接続されている。Ｔ ６のエミッタはヒユ
ーズ１を介して電流制限回路２の入力に接続されている
。、電流制限回路２は３相のブラシレス［）Ｃモーター
の場合は３つの電力増幅器によって共有される。電流制
限回路２の出力信号は抵抗Ｒ３、ダイオード１つ６を介
して第１の過負荷保護トランジスタＴ ］、 Ｏのベー
スに印加される。′Ｉ″ＩＯは第１の入力トランジスタ
Ｔ１と同じ導電型であり、そのコレクタはＴ１のベース
に接続されエミッタはアース接続される。電力増幅器の
第２の入力Ｕは抵抗Ｒ１４およびダイオードＤ７を介し
て］１０のベースに接続される。第１の入力Ｒは抵抗Ｒ
１５を介して第２の過負荷保護トランジスタＴ１１のベ
ースに接続される。Ｔｌｌは第２の入力１〜ランジスタ
と同じ導電型であり、そのコレクタはＴ２のベースに接
続され、エミッタはアース接続されている。
次に、第５図のパルス波形を参照して第３図の電力増幅
器の動作を説明する。最初、電力増幅器が非活動状態、
即ち、２つの最終段１〜ランジスタＴ５、］゛６、従っ
て入力ｊ−ランジスタＴ１、Ｔ２が非導通状態にあるも
のとする。この状態では１゛１のコレクタの電位は動作
電源の電圧十■に等しい。結果として、２つの相補型ト
ランジスタＴ３、Ｔ４の相互接続ベースの電位も電圧＋
Ｖにある。
器の動作を説明する。最初、電力増幅器が非活動状態、
即ち、２つの最終段１〜ランジスタＴ５、］゛６、従っ
て入力ｊ−ランジスタＴ１、Ｔ２が非導通状態にあるも
のとする。この状態では１゛１のコレクタの電位は動作
電源の電圧十■に等しい。結果として、２つの相補型ト
ランジスタＴ３、Ｔ４の相互接続ベースの電位も電圧＋
Ｖにある。
このときＮ Ｉ） Ｎ ｌ−ランジスタＴ４が導通し、
■゛３、′■゛４の相互接続エミッタの電位は杓子■の
値になる（第５図の波形Ｂ）。この段階で、第１図に示
されるモーター巻線Ｗを通して左から右へ電流が流され
るべきであるものとする。このときは、第１図の１−ラ
ンジスタＴｌに対応する最終段１−ランジスタＴ５が導
通にされ、第１図の１−ランジスタＴ■に対応する最終
段１〜ランジスタＴ６が非導通にさ］しる。巻線Ｗの右
側と関連する電力増幅器ではトランジスタＴＩＶが導通
、トランジスタＴ ｎｌが非導通である。
■゛３、′■゛４の相互接続エミッタの電位は杓子■の
値になる（第５図の波形Ｂ）。この段階で、第１図に示
されるモーター巻線Ｗを通して左から右へ電流が流され
るべきであるものとする。このときは、第１図の１−ラ
ンジスタＴｌに対応する最終段１−ランジスタＴ５が導
通にされ、第１図の１−ランジスタＴ■に対応する最終
段１〜ランジスタＴ６が非導通にさ］しる。巻線Ｗの右
側と関連する電力増幅器ではトランジスタＴＩＶが導通
、トランジスタＴ ｎｌが非導通である。
第３図の１〜ランジスタＴ５を導通にする場合は、正パ
／Ｌ／ス、例えば５■のＴＴＬレベル、カミ力増幅器の
入力Ｒに印加される（第５図の波形Ａ）。
／Ｌ／ス、例えば５■のＴＴＬレベル、カミ力増幅器の
入力Ｒに印加される（第５図の波形Ａ）。
結果として、ＮＰＮＩ−ランジスタ′ｒ１が導通し、最
終段１〜ランジスタＴ５のベース電流が動作電源の正極
十ｖからＴ５のエミッタ・ベース・ダイオード、抵抗Ｒ
３、入力トランジスタＴＩ、エミッタ抵抗Ｒ１を介して
動作電源の負極へ流れる。これによりトランジスタＴ５
はモーター巻線Ｗへ電流を供給する。
終段１〜ランジスタＴ５のベース電流が動作電源の正極
十ｖからＴ５のエミッタ・ベース・ダイオード、抵抗Ｒ
３、入力トランジスタＴＩ、エミッタ抵抗Ｒ１を介して
動作電源の負極へ流れる。これによりトランジスタＴ５
はモーター巻線Ｗへ電流を供給する。
１ヘランジスタ１”５のスイッチング時間は、後述する
ように、抵抗Ｒ２、相補型トランジスタＴ ３、Ｔ４お
よびコンデンサＣ１よりなる回路によって減じられる。
ように、抵抗Ｒ２、相補型トランジスタＴ ３、Ｔ４お
よびコンデンサＣ１よりなる回路によって減じられる。
トランジスタＴ１が導通のとき抵抗Ｒ２はコレクタ電流
によって例えば６ｖの電圧降下を生じる（第５図の波形
Ｂ）。結果としてトランジスタＴ３、Ｔ４の相互接続ベ
ースの電位が低くなり、ベース電位がエミッタ電位より
も約０゜６ｖ低くなったときＰＮＰトランジスタＴ３が
導通し、ＮＰＮＩ−ランジスタＴ４が非導通になる。
によって例えば６ｖの電圧降下を生じる（第５図の波形
Ｂ）。結果としてトランジスタＴ３、Ｔ４の相互接続ベ
ースの電位が低くなり、ベース電位がエミッタ電位より
も約０゜６ｖ低くなったときＰＮＰトランジスタＴ３が
導通し、ＮＰＮＩ−ランジスタＴ４が非導通になる。
Ｔ３はＴＩのコレクタ、従ってＴ３、］゛４のベースに
おける電位の減少をＴ３、Ｔ４のエミッタに伝える。Ｔ
３はそのベースおよびエミッタの電位がほぼ等しくなる
まで導通し続ける。エミッタ電位の変化はコンデンサＣ
Ｉを介して出力１−ランジスタＴ５のベースに伝えられ
、従ってＴ５のベース電位は短い時間の間強く負になり
（第５図の波形Ｃ）、Ｔ５は大きなベース電流を流して
急激にオンにスイッチする。
おける電位の減少をＴ３、Ｔ４のエミッタに伝える。Ｔ
３はそのベースおよびエミッタの電位がほぼ等しくなる
まで導通し続ける。エミッタ電位の変化はコンデンサＣ
Ｉを介して出力１−ランジスタＴ５のベースに伝えられ
、従ってＴ５のベース電位は短い時間の間強く負になり
（第５図の波形Ｃ）、Ｔ５は大きなベース電流を流して
急激にオンにスイッチする。
Ｉ−ランジスタＴ５は抵抗Ｒ２、相補型トランジスタ′
１′３．Ｔ４およびコンデンサＣＩよりなる回路によっ
て同様に高速でオフにスイッチされる。
１′３．Ｔ４およびコンデンサＣＩよりなる回路によっ
て同様に高速でオフにスイッチされる。
人力１〜ランジスタ′「１がそのベース・＼のパルスの
終端によって非導通にされると、Ｔ５のエミッタ・ベー
ス電流回路が中断され、′ｒ５は非導通になる。
終端によって非導通にされると、Ｔ５のエミッタ・ベー
ス電流回路が中断され、′ｒ５は非導通になる。
このプロセスば′１゛１のコレクタにおける電位−（−
昇によって加速される。Ｔ１のコレクタ電位、従ってＮ
ＰＮＩ−ランジスタＴ４のベース電位がエミッタ電位よ
りも約０，６Ｖ高くなると、Ｎ １” Ｎ ｌ〜ランジ
スタ１゛４が再び導通し、Ｐ Ｎ Ｐ ｌ−ランジスタ
Ｔ ３が非導通になる。１−ランジスタ１゛４１まＴ］
のコレクタ従ってｒ３、］゛４のベースにおけろ電位の
上昇を′１゛３、Ｔ ４のエミッタへ伝える。゛「４は
そのベースおよびエミッタの電位がほぼ等しくなるまで
導通し続ける。この電位上昇はコンデンサＣ】を介して
Ｔ５のベースに伝えられろ。ｌ゛５はコンデンサＣ１を
介して伺、加的に印加される正の電荷キャリアによって
より迅速に非導通になる。
昇によって加速される。Ｔ１のコレクタ電位、従ってＮ
ＰＮＩ−ランジスタＴ４のベース電位がエミッタ電位よ
りも約０，６Ｖ高くなると、Ｎ １” Ｎ ｌ〜ランジ
スタ１゛４が再び導通し、Ｐ Ｎ Ｐ ｌ−ランジスタ
Ｔ ３が非導通になる。１−ランジスタ１゛４１まＴ］
のコレクタ従ってｒ３、］゛４のベースにおけろ電位の
上昇を′１゛３、Ｔ ４のエミッタへ伝える。゛「４は
そのベースおよびエミッタの電位がほぼ等しくなるまで
導通し続ける。この電位上昇はコンデンサＣ】を介して
Ｔ５のベースに伝えられろ。ｌ゛５はコンデンサＣ１を
介して伺、加的に印加される正の電荷キャリアによって
より迅速に非導通になる。
Ｔ ５がオフにスイッチした後、ノードＣは４１Ｖ抗）
く４を介して再び十■の電位になる、即ち、コンデンサ
Ｃ１は（−ランジスタＴ４、抵抗丁＜４を介して放電す
る。
く４を介して再び十■の電位になる、即ち、コンデンサ
Ｃ１は（−ランジスタＴ４、抵抗丁＜４を介して放電す
る。
相補型トランジスタ゛ｒ６のスイッチング時間は同様に
減じられる。人力１ヘランジスタ′１゛２はｌ” ’ｌ
’Ｌレベルによって制御されるＮ Ｐ Ｎ ｌヘランジ
スタであり、′１゛５と相補型の最終段トランジスタ゛
１゛６を制御するためには、位相反転段として働く１〜
ランジスタｌ゛７が必要である。入力トランジスタＴ２
が非導通のときｌ’ ７は分圧器Ｒ５、Ｒ８、Ｒ９によ
るベース電圧を受取る結果として導通になる。
減じられる。人力１ヘランジスタ′１゛２はｌ” ’ｌ
’Ｌレベルによって制御されるＮ Ｐ Ｎ ｌヘランジ
スタであり、′１゛５と相補型の最終段トランジスタ゛
１゛６を制御するためには、位相反転段として働く１〜
ランジスタｌ゛７が必要である。入力トランジスタＴ２
が非導通のときｌ’ ７は分圧器Ｒ５、Ｒ８、Ｒ９によ
るベース電圧を受取る結果として導通になる。
最終段トランジスタゴロが導通にされるべきとはＴ２の
ベースに正パルスが印加される。′■”２のエミッタ電
流は抵抗Ｒ６を介して最終段トランジスタＴ６のベース
電流として供給さＪｌ、、′１゛６が導通し始める。１
゛２が導通したときコレクタ１１′８．抗丁り５の電圧
降下により１゛７のベース電圧が低くなり、Ｔ７が非導
通になる。従って、′「７のコレクタ電位、従って２つ
の相補型トランジスタ１゛８、Ｔ９の相互接続ベースの
電位が一１―昇する。このときＮＰＮＩ〜ランジスタ′
Ｊ゛９が導通し、′■゛８、Ｊ゛９の相互接続エミッタ
の電位も」二昇する（第５図の波形夏７）。１゛８、Ｔ
９のエミッタ電位の上昇は正方向の鋭いパルスとして
出力トランジスタ゛Ｊ’ Ｇのベースに供給さＪＬ （
第５図の波形Ｇ）、Ｔ６はこのようにしてベースに付加
的に供給される正の電荷キャリアによってより高速に導
通する。
ベースに正パルスが印加される。′■”２のエミッタ電
流は抵抗Ｒ６を介して最終段トランジスタＴ６のベース
電流として供給さＪｌ、、′１゛６が導通し始める。１
゛２が導通したときコレクタ１１′８．抗丁り５の電圧
降下により１゛７のベース電圧が低くなり、Ｔ７が非導
通になる。従って、′「７のコレクタ電位、従って２つ
の相補型トランジスタ１゛８、Ｔ９の相互接続ベースの
電位が一１―昇する。このときＮＰＮＩ〜ランジスタ′
Ｊ゛９が導通し、′■゛８、Ｊ゛９の相互接続エミッタ
の電位も」二昇する（第５図の波形夏７）。１゛８、Ｔ
９のエミッタ電位の上昇は正方向の鋭いパルスとして
出力トランジスタ゛Ｊ’ Ｇのベースに供給さＪＬ （
第５図の波形Ｇ）、Ｔ６はこのようにしてベースに付加
的に供給される正の電荷キャリアによってより高速に導
通する。
Ｔ６は同様に高速にオフにスイッチされる。入力１−ラ
ンジスタ１゛２が非導通のときＴ’ Ｇのベース・エミ
ッタ回路が中断される。結果として、１゛６が非導通に
なる。Ｔ２を非導通にすることににす、そのコレタタミ
位、従ってＴ７のベース電位が」二昇する。］゛７が導
通ずると、そのコレクタ電位が低下し、従ってＴ８、Ｔ
９のベース電位が低下する。ベース電位が低下すると、
Ｔ８が導通し、そのエミッタ電位が低下する（第５図の
波形Ｆ）。
ンジスタ１゛２が非導通のときＴ’ Ｇのベース・エミ
ッタ回路が中断される。結果として、１゛６が非導通に
なる。Ｔ２を非導通にすることににす、そのコレタタミ
位、従ってＴ７のベース電位が」二昇する。］゛７が導
通ずると、そのコレクタ電位が低下し、従ってＴ８、Ｔ
９のベース電位が低下する。ベース電位が低下すると、
Ｔ８が導通し、そのエミッタ電位が低下する（第５図の
波形Ｆ）。
この電位の減少は負パルスとしてコンデンサＣ２を介し
てＴ６のベースに送られ（第５図のＧ）、１゛６は付加
的に供給される負の電荷キャリアによってより高速に非
導通になる。］゛６が非導通になると、ノードＧは最初
負電位を有するが、抵抗１く７を介してアース電位に」
二昇し、コンデンサＣ２は部分的にだけ放電する。
てＴ６のベースに送られ（第５図のＧ）、１゛６は付加
的に供給される負の電荷キャリアによってより高速に非
導通になる。］゛６が非導通になると、ノードＧは最初
負電位を有するが、抵抗１く７を介してアース電位に」
二昇し、コンデンサＣ２は部分的にだけ放電する。
電力増幅器の最終段１〜ランジスタ′Ｔ゛５、Ｔ Ｇが
同時に導通ずると大きな短絡電流が流ｊしるので、１〜
ランジスタＴ５、Ｔ６が同ｎｉｐに導通しないようにす
る必要がある。この短絡電流は過度の電力消費を生じる
だけでなく電力増幅器の寿命を著しく短くする。相補型
トランジスタを用いた場合は、しかし、通常の動作期間
に両方の最終段トランジスタが同時に導通ずる危険があ
る。こＩＬは、トランジスタＴ６のスイッチ・オンによ
ってそのコレクタ電位が低下した場合に生じうる。この
ゴロコレクタ電位の低下は非導通の最終段１〜ランジス
タＴ５の寄生ベース・コレクタ容量’ ＣＢを介し、て
Ｔ５のベースに伝えられ、１〜ランジスタ′１゛５を導
通させることが起こりうる。
同時に導通ずると大きな短絡電流が流ｊしるので、１〜
ランジスタＴ５、Ｔ６が同ｎｉｐに導通しないようにす
る必要がある。この短絡電流は過度の電力消費を生じる
だけでなく電力増幅器の寿命を著しく短くする。相補型
トランジスタを用いた場合は、しかし、通常の動作期間
に両方の最終段トランジスタが同時に導通ずる危険があ
る。こＩＬは、トランジスタＴ６のスイッチ・オンによ
ってそのコレクタ電位が低下した場合に生じうる。この
ゴロコレクタ電位の低下は非導通の最終段１〜ランジス
タＴ５の寄生ベース・コレクタ容量’ ＣＢを介し、て
Ｔ５のベースに伝えられ、１〜ランジスタ′１゛５を導
通させることが起こりうる。
本発明の電力増幅器の場合は、ゼナー・ダイオードＤ２
及びダイオードＤ３− Ｄ４が２つの最終段トランジス
タ１゛５、′１゛６の同時導通を防止する。
及びダイオードＤ３− Ｄ４が２つの最終段トランジス
タ１゛５、′１゛６の同時導通を防止する。
丁８．１９のエミッタ共通接続点とダイオード１〕：）
、＋）４の共通１妾岐点どの間にコンデンサＣ３が接続
されでいる。′ｌ゛６をオンにする際に′Ｉ゛８、Ｉ゛
９のエミッタの電位が−にＲするど（第５図の波形Ｆ）
、このエミッタ電位の上Ｅは正パルス（第５図の波形ド
）としてコンデンサＣ２を介してゴロのベースに送られ
るだ（づてなく、コンデンサＣ３およびダイオードＤ４
を介してＮ Ｐ Ｎ Ｉ−ランジスタ］゛５のベースに
も送られる（第５図の波形Ｈ）。従って、ベース・コレ
クタ容ＭＣＣＢを介してＩ” ５のベースに伝えられる
、］゛６のコレクタ電位低下の効果が補償され、従って
′Ｊ゛６のスイッチ・オン時に′■゛５が導通すること
はない。
、＋）４の共通１妾岐点どの間にコンデンサＣ３が接続
されでいる。′ｌ゛６をオンにする際に′Ｉ゛８、Ｉ゛
９のエミッタの電位が−にＲするど（第５図の波形Ｆ）
、このエミッタ電位の上Ｅは正パルス（第５図の波形ド
）としてコンデンサＣ２を介してゴロのベースに送られ
るだ（づてなく、コンデンサＣ３およびダイオードＤ４
を介してＮ Ｐ Ｎ Ｉ−ランジスタ］゛５のベースに
も送られる（第５図の波形Ｈ）。従って、ベース・コレ
クタ容ＭＣＣＢを介してＩ” ５のベースに伝えられる
、］゛６のコレクタ電位低下の効果が補償され、従って
′Ｊ゛６のスイッチ・オン時に′■゛５が導通すること
はない。
２つの最終段１−ランジスタＴ５、■”６が故障の結果
として両方の入力Ｒ，Ｕの正電位によって同時に導通ず
るのを防止するため、第１の入力１くは抵抗１（］５を
介してＮ１）ＮＩ−ランジスタ’Ｊ’ Ｉ ＋のベース
に接続され、′ｒ１】のコレクタは第２の入力Ｕに接続
されエミッタはアース接続される。同様に、第２の入力
Ｕは抵抗Ｒ１４、ダイオ−１＜■〕７を介してＮＰＮｌ
−ランジスタｉ’ １０のベースに接続され、Ｔ１０の
コレクタは第１の入力１くに接続さ牡エミッタはアース
接続される。
として両方の入力Ｒ，Ｕの正電位によって同時に導通ず
るのを防止するため、第１の入力１くは抵抗１（］５を
介してＮ１）ＮＩ−ランジスタ’Ｊ’ Ｉ ＋のベース
に接続され、′ｒ１】のコレクタは第２の入力Ｕに接続
されエミッタはアース接続される。同様に、第２の入力
Ｕは抵抗Ｒ１４、ダイオ−１＜■〕７を介してＮＰＮｌ
−ランジスタｉ’ １０のベースに接続され、Ｔ１０の
コレクタは第１の入力１くに接続さ牡エミッタはアース
接続される。
この過負荷保護回路は次のように動作する。故障の結果
として、入力１−ランジスタＴ ］が導通状態のときに
第２の入力Ｕに正電位が与えられると。
として、入力１−ランジスタＴ ］が導通状態のときに
第２の入力Ｕに正電位が与えられると。
このときはＴｌｌか導通して′■゛２のベース電流をア
ースへ放電し、従って］２および′■゛６は導通しない
。逆に、′Ｊ゛２が導通状態のとき第１の入力■くに正
電位がｌｊ、えられた場合は、１〜ランジスタ１゛１０
が放電して′１゛１のベース電流を放電する。
ースへ放電し、従って］２および′■゛６は導通しない
。逆に、′Ｊ゛２が導通状態のとき第１の入力■くに正
電位がｌｊ、えられた場合は、１〜ランジスタ１゛１０
が放電して′１゛１のベース電流を放電する。
１〜ランジスタ’Ｉ’ １０は電流制限回路２によって
も付勢される。これは、ブラシレスＩ）Ｃモータの始動
時および極く低速時にモーター巻線のｊφ起電力が不１
−分なために、モーター巻線に電流を流す２つの電力増
幅器の最終段１−ランジスタに過負６；ｆがかけられる
場合に行なわれる。１ヘランジスタＴ１０は電流制限回
路２により抵抗Ｒ１３、ダイオードＤ６を介して導通に
され、ＴＩのベース電流をアースに放電させる。
も付勢される。これは、ブラシレスＩ）Ｃモータの始動
時および極く低速時にモーター巻線のｊφ起電力が不１
−分なために、モーター巻線に電流を流す２つの電力増
幅器の最終段１−ランジスタに過負６；ｆがかけられる
場合に行なわれる。１ヘランジスタＴ１０は電流制限回
路２により抵抗Ｒ１３、ダイオードＤ６を介して導通に
され、ＴＩのベース電流をアースに放電させる。
第４図は本発明による電力増幅器の第２の実施例を示し
ている。第３図との基本的な相違点は、第３図の最終段
トランジスタ１゛５、′ｒ６を芙々ダーリンＩ〜ン回路
１゛５′およびＴ５″と１．’ ６ ’およびＴ６″ど
で置換した点だけである。ダイオード１つ８、Ｄ９およ
びＤ １． ＯｌＴ：）＋１は夫々］゛５′、１”６′
の飽和を防止し、グーリン１−ン回ｙ１Ｓのスイッチン
グ時間を改苦する。２１）のダイオード■つ８、Ｄ９は
１５′のコレクタ電位がベース電位よりも高くならない
ようにする。従って１５′は飽和領域外で動作する。’
１”ｉ５’は’］、’ ５ ”のベース・コレタタ間に
設けられていて、Ｔ ５ ”のコレクタ電位は常にベー
ス電位よりも低いから、′］”５″は飽和しない。ダイ
オード１つ４の陰極は１゛５′のベースに接続されてい
る。しかし第４図の回路動作は第３図のものと対応する
。
ている。第３図との基本的な相違点は、第３図の最終段
トランジスタ１゛５、′ｒ６を芙々ダーリンＩ〜ン回路
１゛５′およびＴ５″と１．’ ６ ’およびＴ６″ど
で置換した点だけである。ダイオード１つ８、Ｄ９およ
びＤ １． ＯｌＴ：）＋１は夫々］゛５′、１”６′
の飽和を防止し、グーリン１−ン回ｙ１Ｓのスイッチン
グ時間を改苦する。２１）のダイオード■つ８、Ｄ９は
１５′のコレクタ電位がベース電位よりも高くならない
ようにする。従って１５′は飽和領域外で動作する。’
１”ｉ５’は’］、’ ５ ”のベース・コレタタ間に
設けられていて、Ｔ ５ ”のコレクタ電位は常にベー
ス電位よりも低いから、′］”５″は飽和しない。ダイ
オード１つ４の陰極は１゛５′のベースに接続されてい
る。しかし第４図の回路動作は第３図のものと対応する
。
コンデンサＣ３およびタイオードＩ） ２、Ｄ３よりな
る回路部分は上側のダーリントン回′ｉｉｓに対してだ
け設けられているが、もし希望するならば、即ち、１−
ランジスタＴ６’のベース・コレクタ電位Ｃ６Ｂおよび
その電力増幅率が高ければ、下側のグーリン１−２回路
にも設けることができる。
る回路部分は上側のダーリントン回′ｉｉｓに対してだ
け設けられているが、もし希望するならば、即ち、１−
ランジスタＴ６’のベース・コレクタ電位Ｃ６Ｂおよび
その電力増幅率が高ければ、下側のグーリン１−２回路
にも設けることができる。
トランジスタボ８を介してコンデンサＣ３から放電され
る電荷キャリアはゼナー・ダイオード１）２およびダイ
オードＤ３を介して供給さ扛る。ゼナー・ダイオードＤ
２は電荷の流れを制限し［１，つ抵抗よりも高速にＣ３
の充電を可能にする。これはより短いスイッチング時間
およびＪ：り高いス・ｒッチング周波数を与えるのに有
効である。
る電荷キャリアはゼナー・ダイオード１）２およびダイ
オードＤ３を介して供給さ扛る。ゼナー・ダイオードＤ
２は電荷の流れを制限し［１，つ抵抗よりも高速にＣ３
の充電を可能にする。これはより短いスイッチング時間
およびＪ：り高いス・ｒッチング周波数を与えるのに有
効である。
ダイオードＤ１．１つ５はクランプ・ダーｒオードであ
る。これらのクランプ・タイオードは、最終段１−ラン
ジスタ′１゛５、］”５″がパルス動作さ７１シるとき
、大きな誘起電圧が発生するのを防止する。
る。これらのクランプ・タイオードは、最終段１−ラン
ジスタ′１゛５、］”５″がパルス動作さ７１シるとき
、大きな誘起電圧が発生するのを防止する。
第１図は付勢巻線Ｗを有するブラシレスＤＣモータのた
めの駆動構成を例示する図、第２図は星形接続された付
勢巻線Ｗ１、Ｗ２、Ｗ３を有する３相ブラシレスＤＣモ
ーターのための駆動構成を例示する図、第３図は本発明
の電力増幅器の第１の実施例、第４図は本発明の電力増
幅器の第２の実施例である。 Ｒ，Ｕ°゛パ入力端子、Ｔ］、Ｔ２・・・・入力トラン
ジスタ、′１゛５、ゴロ、’Ｔ’ ５ ”、ｌ’６”・
・・・最終段１〜ランジスタ、Ｔ３、Ｔ４および１”８
、Ｔ９・・・・相補型トランジスタ苅、ＣＩ、Ｃ２・・
・・コンデンサ。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 岡 １） 次 生（外１名）
めの駆動構成を例示する図、第２図は星形接続された付
勢巻線Ｗ１、Ｗ２、Ｗ３を有する３相ブラシレスＤＣモ
ーターのための駆動構成を例示する図、第３図は本発明
の電力増幅器の第１の実施例、第４図は本発明の電力増
幅器の第２の実施例である。 Ｒ，Ｕ°゛パ入力端子、Ｔ］、Ｔ２・・・・入力トラン
ジスタ、′１゛５、ゴロ、’Ｔ’ ５ ”、ｌ’６”・
・・・最終段１〜ランジスタ、Ｔ３、Ｔ４および１”８
、Ｔ９・・・・相補型トランジスタ苅、ＣＩ、Ｃ２・・
・・コンデンサ。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 岡 １） 次 生（外１名）
Claims (1)
- 入力１−ランジスタの出力を出力１−ランジスタのベー
スに結合したトランジスタ電力増幅回路において、夫々
のコレクタを動作電源の一方の極及び他方の極に接続し
、エミッタを共通接続してコンデンサを介して上記出力
トランジスタのベースに接続し、ベースを共通接続して
抵抗を介して上記−・方の極に結合すると共に上記入力
１−ランジスタに結合し、上記入力トランジスタのスイ
ッチング状態に応じて相補的に動作する相補型１〜ラン
ジスタ対を設けたことを１＃徴とする１−ランジスタ電
力増幅回４゜
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP82107773.2 | 1982-08-25 | ||
| EP82107773A EP0101751B1 (de) | 1982-08-25 | 1982-08-25 | Transistor-Leistungsverstärker mit verringerten Schaltzeiten |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5945704A true JPS5945704A (ja) | 1984-03-14 |
| JPH0411043B2 JPH0411043B2 (ja) | 1992-02-27 |
Family
ID=8189192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58095122A Granted JPS5945704A (ja) | 1982-08-25 | 1983-05-31 | トランジスタ電力増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4618782A (ja) |
| EP (1) | EP0101751B1 (ja) |
| JP (1) | JPS5945704A (ja) |
| DE (1) | DE3280350D1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791313A (en) * | 1986-11-13 | 1988-12-13 | Fairchild Semiconductor Corp. | Bipolar transistor switching enhancement circuit |
| US4910416A (en) * | 1988-03-04 | 1990-03-20 | Modicon, Inc. | Power switch monitor to improve switching time |
| EP0387463A1 (en) * | 1989-03-14 | 1990-09-19 | International Business Machines Corporation | Improvements to complementary emitter follower drivers |
| KR920010212B1 (ko) * | 1989-12-29 | 1992-11-21 | 삼성전자 주식회사 | 바이씨모스 ttl레벨 출력구동회로 |
| US5265003A (en) * | 1990-07-25 | 1993-11-23 | Power Trends | Miniaturized switching power supply with programmed level gate drive |
| US5463345A (en) * | 1993-01-07 | 1995-10-31 | Nec Corporation | Circuit for converting unipolar input to bipolar output |
| JP3123349B2 (ja) * | 1994-06-29 | 2001-01-09 | 富士電機株式会社 | 半導体装置の制御回路 |
| US5834964A (en) * | 1997-06-02 | 1998-11-10 | Cherry Semiconductor Corporation | Lateral PNP fast turn-on circuit |
| CN110492851B (zh) * | 2019-07-29 | 2022-11-15 | 武汉大学 | 一种基于igbt的线性功率放大器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365645A (en) * | 1976-11-25 | 1978-06-12 | Sony Corp | Field effect transistor amplifier circuit |
| JPS54134547A (en) * | 1978-04-11 | 1979-10-19 | Sony Corp | Mosfet switching circuit |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3174054A (en) * | 1960-04-08 | 1965-03-16 | Ibm | Voltage switch with regulated output current |
| US3244910A (en) * | 1963-04-18 | 1966-04-05 | Bendix Corp | Electric switching circuit |
| US3535557A (en) * | 1967-09-05 | 1970-10-20 | Ltv Electrosystems Inc | Storage time subtraction circuit |
| FR1600560A (ja) * | 1968-01-10 | 1970-07-27 | ||
| BE793033A (fr) * | 1971-12-22 | 1973-04-16 | Owens Illinois Inc | Generateur de tension d'entretien a verrouillage de baker pour panneauxd'indication a decharges pulsees |
| US3825773A (en) * | 1973-05-04 | 1974-07-23 | Gen Electric | Interlocked push-pull driver circuit |
| US4042842A (en) * | 1973-12-15 | 1977-08-16 | Grundig E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig | Multiple-time-constant integrator or differentiator |
| US4028633A (en) * | 1976-07-19 | 1977-06-07 | The United States Of America As Represented By The Secretary Of The Navy | Drive control to prevent simultaneous conduction in push-pull switching amplifier |
| DE2644507C3 (de) * | 1976-10-01 | 1984-07-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Aussteuerung eines im Sättigungszustand betriebenen Transistors und Vorrichtung zur Durchführung des Verfahrens |
| JPS54102956A (en) * | 1978-01-31 | 1979-08-13 | Sony Corp | Pulse amplifier circuit |
| JPS54104271A (en) * | 1978-02-02 | 1979-08-16 | Mitsubishi Electric Corp | Switching circuit |
| JPS5713817A (en) * | 1980-06-27 | 1982-01-23 | Morita Mfg Co Ltd | Gate driving circuit of electrostatic inductive transistor |
-
1982
- 1982-08-25 DE DE8282107773T patent/DE3280350D1/de not_active Expired - Lifetime
- 1982-08-25 EP EP82107773A patent/EP0101751B1/de not_active Expired - Lifetime
-
1983
- 1983-05-31 JP JP58095122A patent/JPS5945704A/ja active Granted
- 1983-08-05 US US06/520,410 patent/US4618782A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365645A (en) * | 1976-11-25 | 1978-06-12 | Sony Corp | Field effect transistor amplifier circuit |
| JPS54134547A (en) * | 1978-04-11 | 1979-10-19 | Sony Corp | Mosfet switching circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0101751B1 (de) | 1991-08-21 |
| JPH0411043B2 (ja) | 1992-02-27 |
| EP0101751A1 (de) | 1984-03-07 |
| DE3280350D1 (de) | 1991-09-26 |
| US4618782A (en) | 1986-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885486A (en) | Darlington amplifier with high speed turnoff | |
| US3769555A (en) | Electronic control device in particular for use in a variable reluctance motor | |
| SE451521B (sv) | Styrkrets for omkoppling av induktiva belastningar | |
| US5309347A (en) | H-bridge circuit with protection against crossover conduction | |
| US4409524A (en) | Arrangement for controlling the driving and braking current of a brushless D.C. motor | |
| JPS5945704A (ja) | トランジスタ電力増幅器 | |
| US4564769A (en) | Saturation control of a switching transistor | |
| JPS60157326A (ja) | モノリシック集積回路 | |
| US3868674A (en) | Visual display apparatus including a liquid crystal display panel | |
| US4028598A (en) | Direct-current motor comprising an electronic commutator | |
| US4458191A (en) | Step motor drive circuit | |
| JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
| US3443182A (en) | System for operating alternating current induction type motors from a direct current potential source | |
| JPS61114615A (ja) | トランジスタのモノリシツク集積化スイツチング制御回路 | |
| JPS61294924A (ja) | スイツチング回路 | |
| EP0533354A1 (en) | Driver circuit | |
| JPS6223484B2 (ja) | ||
| JPH0758896B2 (ja) | モノリシツク集積化制御回路 | |
| JPH033969B2 (ja) | ||
| EP0527641B1 (en) | H-bridge flyback recirculator | |
| US4450394A (en) | Stepper motor drive circuit | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JPS6342748Y2 (ja) | ||
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPS61134119A (ja) | 複合形スイツチ回路 |