[go: up one dir, main page]

KR920010212B1 - 바이씨모스 ttl레벨 출력구동회로 - Google Patents

바이씨모스 ttl레벨 출력구동회로 Download PDF

Info

Publication number
KR920010212B1
KR920010212B1 KR1019890020225A KR890020225A KR920010212B1 KR 920010212 B1 KR920010212 B1 KR 920010212B1 KR 1019890020225 A KR1019890020225 A KR 1019890020225A KR 890020225 A KR890020225 A KR 890020225A KR 920010212 B1 KR920010212 B1 KR 920010212B1
Authority
KR
South Korea
Prior art keywords
transistor
turned
unit
signal
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019890020225A
Other languages
English (en)
Other versions
KR910013738A (ko
Inventor
최명준
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019890020225A priority Critical patent/KR920010212B1/ko
Priority to US07/594,828 priority patent/US5103119A/en
Priority to JP2273520A priority patent/JPH0738582B2/ja
Priority to DE4032733A priority patent/DE4032733A1/de
Priority to FR9012675A priority patent/FR2656749B1/fr
Priority to GB9022335A priority patent/GB2239750B/en
Priority to IT02177990A priority patent/IT1243456B/it
Publication of KR910013738A publication Critical patent/KR910013738A/ko
Application granted granted Critical
Publication of KR920010212B1 publication Critical patent/KR920010212B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/0414—Anti-saturation measures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Traffic Control Systems (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)

Abstract

내용 없음.

Description

바이씨모스 TTL레벨 출력구동회로
제1도는 종래의 TTL 논리회로중 인버터의 회로도이고,
제2도는 이 발명에 따른 바이씨모스 TTL레벨 구동회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 과포화방지부 2 : 제1스위칭부
3 : 제어부 4 : 제2스위칭부
R1∼R5 : 저항 Q1∼Q8 : 트랜지스터
P1,P2 : PMOS트랜지스터 N1∼N3 : NMOS트랜지스터
D1∼D3 : 다이오드 I1 : 인버터
VIN : 입력단 VOUT : 출력단
이 발명은 바이폴라 트랜지스터 및 MOS트랜지스터를 이용한 논리회로에 관한 것으로, 더욱 상세하게는 TTL논리회로의 스위칭속도를 개선하고 전력소모를 줄이기 위하여 MOS트랜지스터를 부가한 바이씨모스 TTL레벨 출력구동회로에 관한 것이다.
일반적으로 노리회로의 구성에는 TTL논리회로를 많이 사용하고 있으며 제1도는 종래의 TTL논리회로중 인버터회로를 나타내고 있는 것으로, 상기 인버터회로에 입력단(VIN)의 입력전압이 로우레벨상태로 인가되면 스위칭용 트랜지스터(Q1)는 턴오프상태로 되고 이에 따라 스위칭용 트랜지스터(Q2)의 베이스전위는 상승하여 달링톤회로를 구성하는 트랜지스터(Q2)(Q3)는 턴온되고 상기 스위칭용 트랜지스터(Q1)와 연결된 스위칭용 트랜지스터(Q4)는 상기 트랜지스터(Q1)가 턴오프됨에 따라 턴오프상태가 되어 출력단(VOUT)은 하이레벨상태로 출력된다.
그리고 상기 인버터회로에 하이레벨의 전압이 입력되면 상기 트랜지스터(Q1)는 턴온되고, 이에 따라 스위칭용 트랜지스터(Q2)의 베이스전위는 하강되어 달링톤회로를 구성하는 트랜지스터(Q2)(Q3)는 턴오프상태로 되어 출력단(VOUT)은 로우레벨상태로 출력된다.
그러나, 이와 같은 종래의 TTL논리회로는 달링톤회로를 구성하는 트랜지스터(Q2)(Q3)와 연결된 출력단(VOUT)이 하이레벨상태에서 로우레벨상태로 빨리 전환되기 위하여서는 상기 트랜지스터(Q3)의 베이스단자에 축적되어 있던 전하를 빨리 방전하여야 하므로 상기 트랜지스터(Q3)의 베이스단자에 저항(R1)를 연결하여 접지시켜 사용하나 상기 트랜지스터(Q3)가 턴온상태일때 상기 저항(R1)에서 상기 트랜지스터(Q3)의 베이스전압을 상기 저항(R1)값으로 나눈 전류가 지속적으로 흐르게 되어 전력소모의 원인이 되었다. 또한 출력단(VOUT)이 로우레벨 상태를 유지하기 위하여는 상기 트랜지스터(Q1)(Q4)를 턴온시키기 위한 포화전압이 인가되므로 상기 출력단이 로우레벨 상태에서 하이레벨 상태로 변화하는 스위칭시간이 지연된다는 문제점이 있었다.
이 발명은 이러한 문제점을 해결하기 위한 것으로, 이 발명의 목적은 TTL논리회로의 입력단에 CMOS트랜지스터로 되는 과포화방지부를 구성하고 상기 TTL논리회로의 출력단에 누설전류 방지용 트랜지스터를 설치함으로서 TTL논리회로에서 발생하는 전력소모를 방지하고 스위칭속도가 개선되는 바이씨모스 TTL레벨 구동회로를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 이 발명의 특징은 바이씨모스 공정을 이용하여 구성하는 TTL레벨 논리회로에 있어서, 입력단에 인가되는 입력신호에 따라 구동되어 누설전류 방지신호를 출력함으로써 후단의 과포화 상태를 억제시키는 과포화방지부와, 상기 과포화방지부에 연결되며, 상기 과포화방지부의 출력에 따라 구동되어 스위칭 제어신호를 출력하는 제어부와, 상기 입력단과 출력단과 과포화방지부와 제어부에 각각 연결되고, 제1스위칭부 및 제2스위칭부가 서로 연결되어, 상기 입력단에 인가되는 신호에 따른 로직신호를 출력단으로 출력하는 스위칭회로와로 구성되는 바이씨모스 TTL레벨 출력구동회로에 있다.
이하, 이 발명의 실시예를 첨부된 도면에 따라 상세히 설명한다. 제2도는 이 발명에 따른 바이씨모스 TTL레벨 출력구동 회로도로서 과포화방지부(1)와, 제어부(3)와, 제1스위칭부(2) 및 제2스위칭부(4)로 구성되는 스위칭회로부를 구비하고 있다.
이를 더욱 구체적으로 설명하면, 입력단(VIN)의 후단에 연결되어 구성되는 제1스위칭부(2)에 누설전류 방지신호를 인가하고 후단에 구성되는 제어부(3) 및 제2스위칭부(4)의 과포화 상태를 방지하는 과포화방지부(1)는, 전원(Vcc)에 연결되는 바이어스용 다이오드(D1)(D2)를 입력단(VIN)에 연결하여 인버터(I1)로 동작하는 PMOS트랜지스터(P1) 및 NMOS트랜지스터(N1)중 PMOS트랜지스터(P1)의 소오스측 연결함으로써 이루어진다. 상기 입력단(VIN)과 상기 과포화방지부(1) 및 제어부(3)은 연결되어 스위칭작용을 하는 제1스위칭부(2)는 상기 입력단(VIN)의 입력신호를 반전하게 하는 인버터(I1)를 상기 인버터(I1)의 신호에 따라 구동되는 PMOS트랜지스터(P2)에 연결하고, 상기 PMOS트랜지스터(P2)는 달링톤회로를 구성하여 상기 PMOS트랜지스터(P2)가 턴온되고 후단 제어부(3)의 신호에 따라 구동되는 트랜지스터(Q5)(Q6)로 이루어진다.
그리고 상기 제1스위칭부(2)는 상기 트랜지스터(Q6)의 베이스측에 누설전류방지용 NMOS 트랜지스터(N2)를 구성하여 상기 트랜지스터(Q5)이 턴오프상태시 상기 트랜지스터(Q6)의 베이스측에 축적된 전하 및 상기 과포화방지부(1)의 신호에 의하여 일시적으로 턴온상태가 되도록 한다. 상기 입력단(VIN) 및 상기 과포화방지부(1)에 연결되어 스위칭 제어신호를 발생하는 제어부(3)는 상기 과포화방지부(1)의 PMOS트랜지스터(P1)가 구동됨에 따라 구동되는 스위칭용 트랜지스터(Q7)를 다이오드(D3)에 연결하여 상기 트랜지스터(Q7)의 턴온 가능한 바이어스 전압을 상승하게 한다. 그리고 상기 제2스위칭부(4)는, 상기 제어부(3)의 트랜지스터(Q7)의 에미터에 스위칭용 트랜지스터(Q8)를 연결하여 상기 트랜지스터(Q7)가 턴온됨에 따라 턴온되게 한다. 그리고 상기 트랜지스터(Q8)의 베이스측에 입력단(VIN)과 연결되는 NMOS트랜지스터(N3)를 구성하여 상기 트랜지스터(Q8)가 온상태에서 오프상태로 변할때 상기 트랜지스터(Q8)베이스에 축적된 전하 및 입력신호에 의하여 일시적으로 구동되도록 한다.
이와 같이 구성된 이 발명은 입력단(VIN)에 하이레벨의 신호가 인가되면 PMOS트랜지스터(P1)는 턴오프상태가 되고 이에 따라 트랜지스터(Q7)(Q8) 및 NMOS트랜지스터(N1) 역시 턴오프상태가 된다. 그리고 상기 하이레벨의 입력신호는 인버터(I1)에 의하여 반전된 로우레벨상태로 PMOS트랜지스터(P2)에 인가되고 상기 트랜지스터(Q7)가 오프상태임에 따라 트랜지스터(Q5)의 베이스전위는 하이레벨 상태가 되어 상기 PMOS트랜지스터(P2) 및 달링톤회로를 구성하는 트랜지스터(Q5)(Q6)는 턴온상태가 되어 출력된(VOUT)은 하이레벨 신호를 출력한다. 그러나 상기 트랜지스터(Q5)의 에미터측에 연결된 NMOS 트랜지스터(N2)는 상기 과포화방지부(1)의 PMOS트랜지스터(P1)가 턴오프상태임에 따라 턴오프상태가 되어 접지로 방전되는 전류는 차단되므로 종래 TTL로직회로에서 발생하였던 누설전류는 방지될 수 있다.
그리고 상기 입력단(VIN)의 입력신호가 하이레벨 상태에서 로우레벨 상태로 인가되면 상기 PMOS트랜지스터(P1)는 턴온상태가 되나 상기 NMOS트랜지스터(N1)는 턴오프상태로 되어 트랜지스터(Q7)의 베이스전위는 상승하여 과포화 상태인 턴온상태로 되나 상기 트랜지스터(Q7)는 과포화방지부(1)의 다이오드(D1)(D2)에 의하여 포화의 정도는 줄어들게 되고 또한 후단의 다이오드(D3)에 의하여 턴온되는 트랜지스터(Q7)의 베이스의 바이어스 전압은 상승하게 되어 스위칭속도가 향상된다.
상기 트랜지스터(Q7)가 턴온됨에 따라 트랜지스터(Q8)의 베이스전위가 상승하여 상기 트랜지스터(Q8)는 턴온되나 상기 트랜지스터(Q8)베이스에 연결되는 NMOS트랜지스터(N3)는 오프상태이므로 상기 트랜지스터(Q8)가 턴온시 접지로 흐르는 전류는 차단되어 종래 TTL로직회로에 발생하는 누설전류는 방지된다.
그리고 상기 로우레벨의 입력전압은 인버터(I1)에 의하여 하이레벨 상태로 변화되어 상기 PMOS트랜지스터(P2)는 턴오프상태로 되고 이에 따라 트랜지스터(Q5)(Q6) 역시 턴오프 상태로 되어 출력단은 로우레벨을 출력하게 된다.
이때 상기 트랜지스터(Q6)의 턴온시 베이스에 축적되었던 전하는 상기 과포화방지부(1)의 PMOS트랜지스터(P1)가 턴온상태임에 따라 상기 NMOS트랜지스터(N2)는 턴온상태가 되어 상기 전하는 접지로 방전하게 상기 트랜지스터(Q6)의 스위칭속도는 향상된다. 그리고 입력단(VIN)에 로우레벨이 입력시 제2스위칭부(4)의 트랜지스터(Q8)는 턴온상태가 되어 상기 트랜지스터(Q8)의 베이스에 전하가 축적되나 상기 입력단(VIN)에 하이레벨 인가시 상기 트랜지스터(Q8)는 턴오프상태가 되고 NMOS 트랜지스터(N3)가 턴온됨에 따라서 상기 전하는 접지로 방전되어 상기 트랜지스터(Q8)의 스위칭속도는 향상될 수 있다.
이와 같이 이 발명은 종래의 TTL논리회로에 CMOS트랜지스터로 되는 포화방지부 및 스위칭부에 누설전류를 방지하고 출력단측 트랜지스터의 베이스측에 축적되는 전하를 발리 방출할 수 있는 트랜지스터를 구성함으로써 전력소모의 원인을 제거함과 동시에 스위칭속도를 개선하는 효과가 있는 것이다.

Claims (5)

  1. 바이씨모스 공정을 이용하여 구성하는 TTL레벨 논리회로에 있어서, 입력단(VIN)에 인가되는 입력신호에 따라 구동되어 누설전류 방지신호를 출력함으로써 후단의 과포화 상태를 억제시키는 과포화방지부(1)와, 상기 과포화방지부(1)에 연결되며, 상기 과포화방지부(1)의 출력에 따라 구동되어 스위칭 제어신호를 출력하는 제어부(3)와, 상기 입력단(VIN)과 출력단(VOUT)과 과포화방지부(1)와 제어부(3)에 각각 연결되고, 제1스위칭부(2) 및 제2스위칭부(4)가 서로 연결되어, 상기 입력단(VIN)에 인가되는 신호에 따른 로직신호를 출력단(VOUT)으로 출력하는 스위칭회로와로 구성되는 것을 특징으로 하는 바이씨모스 TTL레벨 출력 구동회로.
  2. 제1항에 있어서, 상기 과포화방지부(1)는 전원(Vcc)에 연결된 다이오드(D1)(D2)와, 상기 다이오드(D2)에 연결되고 입력단(VIN)의 입력신호에 따라 구동되는 PMOS트랜지스터(P1)와, 상기 PMOS트랜지스터(P1)에 연결되고. 상기 입력단(VIN)에 게이트가 연결되는 NMOS트랜지스터(N1)와로 구성되는 바이씨모스 TTL레벨 출력구동회로.
  3. 제1항에 있어서. 상기 제어부(3)는 상기 과포화방지부(1)의 PMOS트랜지스터(P1)가 턴온됨에 따라 턴온되는 트랜지스터(Q7)와, 상기 트랜지스터(Q7)의 에미터측과 연결되어 상기 트랜지스터(Q7)의 틴온가능한 바이어스전압을 상승하게 하는 다이오드(D3)와로 구성되는 바이씨모스 TTL레벨 출력구동회로.
  4. 제1항에 있어서, 상기 제1스위칭부(2)는 입력측(VIN)에 연결되는 인버터(I1)와, 상기 인버터(I1)에 연결되어 상기 인버터(I1)의 신호에 따라 구동되어 누설전류를 방지하는 PMOS트랜지스터(P2)와, 상기 PMOS 트랜지스터(P2)에 연결되어 상기 제어부(3)의 트랜지스터(Q7)가 턴오프됨에 따라 턴온상태가 되는 달링톤 트랜지스터(Q5)(Q6)와 상기 트랜지스터(Q6)의 베이스에 연결되어 상기 과포화방지부(1)의 신호에 따라 구동되는 누설전류방지용 NMOS 트랜지스터(N2)와로 구성되는 바이씨모스 TTL레벨 출력구동회로.
  5. 제1항에 있어서, 상기 제2스위칭부(4)는 상기 제어부(3)트랜지스터(Q7)가 턴온됨에 따라 턴온되는 트랜지스터(Q8)와, 상기 트랜지스터(Q8)의 베이스측 및 입력단(VIN)에 연결되어 입력신호에 따라 구동되는 NMOS 트랜지스터(N3)와로 구성된 바이씨모스 TTL레벨 출력구동회로.
KR1019890020225A 1989-12-29 1989-12-29 바이씨모스 ttl레벨 출력구동회로 Expired KR920010212B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019890020225A KR920010212B1 (ko) 1989-12-29 1989-12-29 바이씨모스 ttl레벨 출력구동회로
US07/594,828 US5103119A (en) 1989-12-29 1990-10-09 Ttl-level bicmos driver
JP2273520A JPH0738582B2 (ja) 1989-12-29 1990-10-15 ＢｉＣＭＯＳ ＴＴＬレベル駆動回路
DE4032733A DE4032733A1 (de) 1989-12-29 1990-10-15 Ttl-pegel-bicmos-treiber
FR9012675A FR2656749B1 (fr) 1989-12-29 1990-10-15 Dispositif a transistors bicmos pour la commande de circuits logiques ttl.
GB9022335A GB2239750B (en) 1989-12-29 1990-10-15 Driver circuit
IT02177990A IT1243456B (it) 1989-12-29 1990-10-18 Pilota bicmos di livello ttl

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020225A KR920010212B1 (ko) 1989-12-29 1989-12-29 바이씨모스 ttl레벨 출력구동회로

Publications (2)

Publication Number Publication Date
KR910013738A KR910013738A (ko) 1991-08-08
KR920010212B1 true KR920010212B1 (ko) 1992-11-21

Family

ID=19294274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890020225A Expired KR920010212B1 (ko) 1989-12-29 1989-12-29 바이씨모스 ttl레벨 출력구동회로

Country Status (7)

Country Link
US (1) US5103119A (ko)
JP (1) JPH0738582B2 (ko)
KR (1) KR920010212B1 (ko)
DE (1) DE4032733A1 (ko)
FR (1) FR2656749B1 (ko)
GB (1) GB2239750B (ko)
IT (1) IT1243456B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110044596A (ko) * 2009-10-23 2011-04-29 엘지이노텍 주식회사 전원 공급 보호 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010212B1 (ko) 1989-12-29 1992-11-21 삼성전자 주식회사 바이씨모스 ttl레벨 출력구동회로
EP0621693B1 (en) * 1993-04-19 1998-07-01 Koninklijke Philips Electronics N.V. BiCMOS output driver circuit
JP3881337B2 (ja) * 2003-12-26 2007-02-14 ローム株式会社 信号出力回路及びそれを有する電源電圧監視装置
CN103430310A (zh) * 2010-12-20 2013-12-04 达尔捷特科半导体有限公司 具有提高的切换速度及提高的交叉控制及增加的输出电压的互补达林顿射极跟随器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441068A (en) * 1981-10-22 1984-04-03 Kollmorgen Technologies Corporation Bipolar linear current source driver amplifier for switching loads
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
US4472647A (en) * 1982-08-20 1984-09-18 Motorola, Inc. Circuit for interfacing with both TTL and CMOS voltage levels
DE3280350D1 (de) * 1982-08-25 1991-09-26 Ibm Deutschland Transistor-leistungsverstaerker mit verringerten schaltzeiten.
JPH0693626B2 (ja) * 1983-07-25 1994-11-16 株式会社日立製作所 半導体集積回路装置
JPS60141016A (ja) * 1983-12-28 1985-07-26 Nec Corp 出力回路
JPS60141011A (ja) * 1983-12-28 1985-07-26 Nec Corp コレクタ飽和抑制回路
JPS60177723A (ja) * 1984-02-24 1985-09-11 Hitachi Ltd 出力回路
JPS62171226A (ja) * 1986-01-22 1987-07-28 Nec Corp 出力回路
US4703203A (en) * 1986-10-03 1987-10-27 Motorola, Inc. BICMOS logic having three state output
JPS63193720A (ja) * 1987-02-06 1988-08-11 Toshiba Corp 論理回路
JPS63202126A (ja) * 1987-02-17 1988-08-22 Toshiba Corp 論理回路
JPH01114214A (ja) * 1987-10-28 1989-05-02 Nec Corp 出力回路
US4857776A (en) * 1987-11-20 1989-08-15 Tandem Computers Incorporated True TTL output translator-driver with true ECL tri-state control
US4810903A (en) * 1987-12-14 1989-03-07 Motorola, Inc. BICMOS driver circuit including submicron on chip voltage source
US4970414A (en) * 1989-07-07 1990-11-13 Silicon Connections Corporation TTL-level-output interface circuit
KR920010212B1 (ko) 1989-12-29 1992-11-21 삼성전자 주식회사 바이씨모스 ttl레벨 출력구동회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110044596A (ko) * 2009-10-23 2011-04-29 엘지이노텍 주식회사 전원 공급 보호 장치

Also Published As

Publication number Publication date
KR910013738A (ko) 1991-08-08
JPH0738582B2 (ja) 1995-04-26
DE4032733A1 (de) 1991-08-08
DE4032733C2 (ko) 1992-11-05
GB2239750A (en) 1991-07-10
GB2239750B (en) 1994-09-07
IT9021779A1 (it) 1992-04-18
FR2656749B1 (fr) 1993-12-24
US5103119A (en) 1992-04-07
GB9022335D0 (en) 1990-11-28
FR2656749A1 (fr) 1991-07-05
IT9021779A0 (it) 1990-10-18
IT1243456B (it) 1994-06-10
JPH03216017A (ja) 1991-09-24

Similar Documents

Publication Publication Date Title
US4703203A (en) BICMOS logic having three state output
KR930009251A (ko) 선택가능한 에지 레이트(edge rate)를 갖는 상보형 금속 산화물 반도체(CMOS) 출력 버퍼회로
KR900008802B1 (ko) Bimos 논리회로
US5663659A (en) Semiconductor integrated circuit device comprising CMOS transistors and differentiator
US4804868A (en) BiMOS logical circuit
US4839537A (en) BicMO logic circuit
JPH0353782B2 (ko)
KR920010212B1 (ko) 바이씨모스 ttl레벨 출력구동회로
EP0417786A2 (en) A level shift circuit for achieving a high-speed processing and an improved output current capability
KR920009870B1 (ko) Bi-CMOS 인버터 회로
US5864245A (en) Output circuit with overvoltage protection
US5166551A (en) High speed output circuit without fluctuation for semiconductor integrated circuits
US4806797A (en) bi-CMOS buffer cascaded to CMOS driver having PMOS pull-up transistor with threshold voltage greater than VBE of bi-CMOS bipolar pull-up transistor
EP0285157B1 (en) Tri-state output circuit
KR920009200B1 (ko) 바이씨모스 풀 스윙 구동회로
US5631580A (en) BICMOS ECL-CMOS level converter
US5124582A (en) Bi-cmos circuit with high-speed active pull-down output currents
KR940005508B1 (ko) 출력회로
US5365124A (en) BiCMOS logic circuit
JP2544826B2 (ja) 半導体集積回路
US4259599A (en) Complementary transistor switching circuit
GB2176961A (en) High-speed switching circuit
KR910001097B1 (ko) 바이씨 모스 인버터 회로
KR940007955B1 (ko) Bicmos 구동회로
US5192880A (en) High-speed emitter coupled logic circuit with large current driving capability

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20081122

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20081122

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000