JPS593869B2 - シリコンゲ−ト型電界効果半導体装置の製造方法 - Google Patents
シリコンゲ−ト型電界効果半導体装置の製造方法Info
- Publication number
- JPS593869B2 JPS593869B2 JP13587275A JP13587275A JPS593869B2 JP S593869 B2 JPS593869 B2 JP S593869B2 JP 13587275 A JP13587275 A JP 13587275A JP 13587275 A JP13587275 A JP 13587275A JP S593869 B2 JPS593869 B2 JP S593869B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon gate
- silicon
- field effect
- boron
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明はシリコンゲート型電界効果半導体装置の製造方
法に関する。
法に関する。
多結晶シリコンを用いる電界効果トランジスタ（以下Ｍ
ＯＳと称す）は通称シリコンゲートＭＯＳとして知られ
ており、この多結晶シリコンは特別な場合を除き不純物
を含まない絶縁体であり、必要に応じて不純物としてリ
ン、ボロンさらにはヒ素、ガリウムなどが拡散もしくは
ドーピングなどの技術により、又はイオン注入技術等に
より多結晶シリコン中に添加され導電体として使用され
る。
ＯＳと称す）は通称シリコンゲートＭＯＳとして知られ
ており、この多結晶シリコンは特別な場合を除き不純物
を含まない絶縁体であり、必要に応じて不純物としてリ
ン、ボロンさらにはヒ素、ガリウムなどが拡散もしくは
ドーピングなどの技術により、又はイオン注入技術等に
より多結晶シリコン中に添加され導電体として使用され
る。
一般にこの不純物の撰択としてＮチヤンネルシリ５ コ
ンゲートＭ０５にはリンが、そしてＰチャンネルシリコ
ンゲートにはボロンが常識であり、ほとんどの場合がシ
リコン基板への不純物拡散の時に同時に多結晶シリコン
中へ拡散される。特別な場合として基板に拡散する不純
物と異なるものが多１０結晶シリコン中へ拡散される事
もあるがいずれの場合も多結晶シリコン中には単一の不
純物しか含まれない。この様に、多結晶シリコン中に単
一の不純物特にボロンが含まれている場合は、後述する
如く、そのＭＯＳの特性を劣化させる原因とな１５つて
いる。本発明の目的は特性の安定なシリコンゲートＭＯ
Ｓの製造方法を提供することである。
ンゲートＭ０５にはリンが、そしてＰチャンネルシリコ
ンゲートにはボロンが常識であり、ほとんどの場合がシ
リコン基板への不純物拡散の時に同時に多結晶シリコン
中へ拡散される。特別な場合として基板に拡散する不純
物と異なるものが多１０結晶シリコン中へ拡散される事
もあるがいずれの場合も多結晶シリコン中には単一の不
純物しか含まれない。この様に、多結晶シリコン中に単
一の不純物特にボロンが含まれている場合は、後述する
如く、そのＭＯＳの特性を劣化させる原因とな１５つて
いる。本発明の目的は特性の安定なシリコンゲートＭＯ
Ｓの製造方法を提供することである。
本発明は多結晶シリコン中に含まれた二種類の不純物、
特にボロン及びリンが同時に含まれた時２０の各不純物
の挙動についてゲート絶縁膜としてシリコン酸化膜を用
いた場合の新たな実験結果にもとずくものである。
特にボロン及びリンが同時に含まれた時２０の各不純物
の挙動についてゲート絶縁膜としてシリコン酸化膜を用
いた場合の新たな実験結果にもとずくものである。
ＰチャンネルシリコンゲートＭＯＳを例にとると水素を
含む雰囲気、スチームを含む雰囲気でそ２５れぞれ熱処
理するとＭＯＳトランジスターのスレツシユホールド電
圧ＶＴが第１図ａ、ｂに示す如く、負に大きくなる現象
が知られている。
含む雰囲気、スチームを含む雰囲気でそ２５れぞれ熱処
理するとＭＯＳトランジスターのスレツシユホールド電
圧ＶＴが第１図ａ、ｂに示す如く、負に大きくなる現象
が知られている。
第１図においてＶＴｏはＶＴの初期値、をは熱処理時間
を示す。この現象は多結晶シリコン中に添加され３０て
いる不純物のボロンがシリコン酸化膜中に熱的に拡散し
これが水素により加速されるためである。一方Ｎチャン
ネルシリコンゲートＭＯＳを例にとるとＰチャンネルシ
リコンゲートＭＯＳに比べてはるかに安定であり熱処理
中のＭＯＳトランジス３５ターのスレツシユホールド電
圧の変化は見られない。これを第２図に示す。この事は
リンがシリコン酸化膜中にきわめて拡散されにくい事を
示している。一般にシリコン酸化膜にボロンが入るとガ
ラス層をつくるがボロンの存在によりシリコン酸化膜は
結晶化し易くなり膜密度が疎になり、一方リンを含んだ
シリコン酸化膜はより無定形になり膜密度が密になる事
が知られており上記現象もその効果として理解できる。
そこでボロンが拡散されたシリコン酸化膜にリンを拡散
したらどうなるかを第３図に示す。
を示す。この現象は多結晶シリコン中に添加され３０て
いる不純物のボロンがシリコン酸化膜中に熱的に拡散し
これが水素により加速されるためである。一方Ｎチャン
ネルシリコンゲートＭＯＳを例にとるとＰチャンネルシ
リコンゲートＭＯＳに比べてはるかに安定であり熱処理
中のＭＯＳトランジス３５ターのスレツシユホールド電
圧の変化は見られない。これを第２図に示す。この事は
リンがシリコン酸化膜中にきわめて拡散されにくい事を
示している。一般にシリコン酸化膜にボロンが入るとガ
ラス層をつくるがボロンの存在によりシリコン酸化膜は
結晶化し易くなり膜密度が疎になり、一方リンを含んだ
シリコン酸化膜はより無定形になり膜密度が密になる事
が知られており上記現象もその効果として理解できる。
そこでボロンが拡散されたシリコン酸化膜にリンを拡散
したらどうなるかを第３図に示す。
図においてｔ′，Ｔ．″ｔ′２はリン拡散時間を示し、
ａ′，ａ！ａ′〃はそれに対応したＶＴをそれぞれ示す
。即らリン拡散時を境として、その前でＰチヤンネルシ
リコンゲートＭＯＳの不安定さそしてその後でＮチヤン
ネルシリコンゲートＭＯＳの安定さが備つている。これ
は前記した様に一度ボロンにより疎になつたシリコン酸
化膜がリンにより再び密に変つたと考えて理解される。
本発明は第３図に示したこの新たな現象を半導体装置に
適用したものである。たとえばＰチヤンネルシリコンゲ
ートＭＯＳを例にとると多結晶シリコンゲートにはソー
ス及びトレインへの拡散と同時にボロンが添加される。
ａ′，ａ！ａ′〃はそれに対応したＶＴをそれぞれ示す
。即らリン拡散時を境として、その前でＰチヤンネルシ
リコンゲートＭＯＳの不安定さそしてその後でＮチヤン
ネルシリコンゲートＭＯＳの安定さが備つている。これ
は前記した様に一度ボロンにより疎になつたシリコン酸
化膜がリンにより再び密に変つたと考えて理解される。
本発明は第３図に示したこの新たな現象を半導体装置に
適用したものである。たとえばＰチヤンネルシリコンゲ
ートＭＯＳを例にとると多結晶シリコンゲートにはソー
ス及びトレインへの拡散と同時にボロンが添加される。
その後シリコンゲートＭＯＳの特徴である多層配線技術
を生かすために多結晶シリコンと他の配線電極との分離
のため多結晶シリコン上に絶縁被膜を形成しなければな
らない。このために熱酸化を行うとボロンが多結晶シリ
コンよりシリコン酸化膜へ侵入し酸化膜質を劣化せしめ
電荷トラツプをつくり高温バイアス処理での不安定さを
助長し、ついにはＭＯＳトランジスターのスレツシユホ
ールド電圧の値を変化させてしまう事が知られている。
この効果は水素を含む雰囲気で行うとより顕著にあられ
れる。そこで現実には多結晶シリコンとシリコン酸化膜
との間にシリコン窒化膜などのボロンの不透過な膜をは
さみ込んだり低温で気相成長法での絶縁被膜の成長を行
うなどしている。本発明による．と、ゲート絶縁膜とし
てシリコン酸化膜を用いその上に多結晶シリコンゲート
を設けたシリコンゲート型電界効果半導体装置の製造方
法において、チヤンネルとなるべき基板表面にシリコン
酸化膜を通してボロンもしくはガリウムが導入される第
１の工程と、しかる後に多結晶シリコンゲートにリンを
導入する第２の工程とを有し、これにより所定の一定の
スレツシユホールド電圧を得ることを特徴とするシリコ
ンゲート型電界効果半導体装置の製造方法が得られる。
ボロンが熱処理でシリコン酸化膜を突き抜けるとＭＯＳ
トランジスターのスレツシユホールド電圧が変化する。
を生かすために多結晶シリコンと他の配線電極との分離
のため多結晶シリコン上に絶縁被膜を形成しなければな
らない。このために熱酸化を行うとボロンが多結晶シリ
コンよりシリコン酸化膜へ侵入し酸化膜質を劣化せしめ
電荷トラツプをつくり高温バイアス処理での不安定さを
助長し、ついにはＭＯＳトランジスターのスレツシユホ
ールド電圧の値を変化させてしまう事が知られている。
この効果は水素を含む雰囲気で行うとより顕著にあられ
れる。そこで現実には多結晶シリコンとシリコン酸化膜
との間にシリコン窒化膜などのボロンの不透過な膜をは
さみ込んだり低温で気相成長法での絶縁被膜の成長を行
うなどしている。本発明による．と、ゲート絶縁膜とし
てシリコン酸化膜を用いその上に多結晶シリコンゲート
を設けたシリコンゲート型電界効果半導体装置の製造方
法において、チヤンネルとなるべき基板表面にシリコン
酸化膜を通してボロンもしくはガリウムが導入される第
１の工程と、しかる後に多結晶シリコンゲートにリンを
導入する第２の工程とを有し、これにより所定の一定の
スレツシユホールド電圧を得ることを特徴とするシリコ
ンゲート型電界効果半導体装置の製造方法が得られる。
ボロンが熱処理でシリコン酸化膜を突き抜けるとＭＯＳ
トランジスターのスレツシユホールド電圧が変化する。
この現象を利用してＭＯＳトランジスターのスレツシユ
ホールド電圧制御が可能である事が知られている。しか
しボロン添加だけでは前述したＭＯＳトランジスターの
不安定性のため実用化が困難である。従つて本発明の実
施例によれば、多結晶シリコン成長時もしくは成長後に
各々ドーピング拡散で１０１８〜１０１９Ａｄの濃度で
ボロンを多結晶シリコン中へ添加し続いて水素を含む雰
囲気で９００℃〜１１００℃の渦度で熱処理するボロン
はＭＯＳトランジスターのチヤンネルとなるべき基板表
面にシリコン酸化膜を通して拡散される。
ホールド電圧制御が可能である事が知られている。しか
しボロン添加だけでは前述したＭＯＳトランジスターの
不安定性のため実用化が困難である。従つて本発明の実
施例によれば、多結晶シリコン成長時もしくは成長後に
各々ドーピング拡散で１０１８〜１０１９Ａｄの濃度で
ボロンを多結晶シリコン中へ添加し続いて水素を含む雰
囲気で９００℃〜１１００℃の渦度で熱処理するボロン
はＭＯＳトランジスターのチヤンネルとなるべき基板表
面にシリコン酸化膜を通して拡散される。
適当な時間の後に１０２０／Ｃｄ程度の濃度で多結晶シ
リコンにリン拡散を行うとＭＯＳトランジスターのスレ
ツシユホールド電圧は熱処理時間の平方根に比例して変
化してリン拡散以後の熱処理では変化しない。この様に
安定性のよい任意のＭＯＳトランジスターが得られる。
この方法はＰチヤンネルシリコンゲートＭＯＳでも可能
であるがＮチャンネルシリコンゲートＭＯＳに適用する
と効果的である。以上実施例をリン−ボロン系について
記述したが本発明はリン−ガリウムなど適用しても有効
である。
リコンにリン拡散を行うとＭＯＳトランジスターのスレ
ツシユホールド電圧は熱処理時間の平方根に比例して変
化してリン拡散以後の熱処理では変化しない。この様に
安定性のよい任意のＭＯＳトランジスターが得られる。
この方法はＰチヤンネルシリコンゲートＭＯＳでも可能
であるがＮチャンネルシリコンゲートＭＯＳに適用する
と効果的である。以上実施例をリン−ボロン系について
記述したが本発明はリン−ガリウムなど適用しても有効
である。
第１図はＰチャンネルシリコンゲートＭＯＳの、そして
第２図はＮチヤンネルシリコンゲートＭＯＳの熱処理時
間の平方根とスレツシユホールド電圧の関係を示したも
ので、Ａ，ｂ，そしてＣは各図において各々水素雰囲気
、スチーム雰囲気、そして不活性ガス雰囲気を示す。
第２図はＮチヤンネルシリコンゲートＭＯＳの熱処理時
間の平方根とスレツシユホールド電圧の関係を示したも
ので、Ａ，ｂ，そしてＣは各図において各々水素雰囲気
、スチーム雰囲気、そして不活性ガス雰囲気を示す。
Claims (1)
- １ ゲート絶縁膜としてシリコン酸化膜を用いその上に
多結晶シリコンゲートを設けたシリコンゲート型電界効
果半導体装置の製造方法において、チャンネルとなるべ
き基板表面にシリコン酸化膜を通してボロンもしくはガ
リウムが導入される第１の工程と、しかる後に多結晶シ
リコンゲートにリンを導入する第２の工程とを有し、こ
れにより所定の一定のスレツシユホールド電圧を得るこ
とを特徴とするシリコンゲート型電界効果半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13587275A JPS593869B2 (ja) | 1975-11-12 | 1975-11-12 | シリコンゲ−ト型電界効果半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13587275A JPS593869B2 (ja) | 1975-11-12 | 1975-11-12 | シリコンゲ−ト型電界効果半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227320A Division JPS60121770A (ja) | 1984-10-29 | 1984-10-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5260080A JPS5260080A (en) | 1977-05-18 |
| JPS593869B2 true JPS593869B2 (ja) | 1984-01-26 |
Family
ID=15161733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13587275A Expired JPS593869B2 (ja) | 1975-11-12 | 1975-11-12 | シリコンゲ−ト型電界効果半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593869B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07143912A (ja) * | 1993-11-22 | 1995-06-06 | Yamato Esuron Kk | 化粧品容器 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159186A (en) * | 1978-06-07 | 1979-12-15 | Fujitsu Ltd | Semiconductor device |
| JPS6042865A (ja) * | 1983-08-18 | 1985-03-07 | Nec Corp | Ｍｏｓ型半導体装置 |
-
1975
- 1975-11-12 JP JP13587275A patent/JPS593869B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07143912A (ja) * | 1993-11-22 | 1995-06-06 | Yamato Esuron Kk | 化粧品容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5260080A (en) | 1977-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| JPS593869B2 (ja) | シリコンゲ−ト型電界効果半導体装置の製造方法 | |
| JPH0526350B2 (ja) | ||
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| US3706918A (en) | Silicon-silicon dioxide interface of predetermined space charge polarity | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPS5857903B2 (ja) | トランジスタの表面安定化処理方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP2990806B2 (ja) | 半導体装置の製造方法 | |
| JPS6341063A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH0137856B2 (ja) | ||
| JPH0239534A (ja) | 半導体装置の製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JPS5939901B2 (ja) | 半導体装置の製造方法 | |
| JPS5856970B2 (ja) | 窒化膜を有する半導体装置の処理法 | |
| JPS60149125A (ja) | 半導体基板への不純物添加方法 | |
| JPH11135801A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04283966A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6043674B2 (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH05218069A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH0795537B2 (ja) | 半導体装置の製造方法 | |
| JPS61110463A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6135552A (ja) | Ｍｏｓ型半導体装置の製造方法 |