[go: up one dir, main page]

JPS5812732B2 - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JPS5812732B2
JPS5812732B2 JP53002850A JP285078A JPS5812732B2 JP S5812732 B2 JPS5812732 B2 JP S5812732B2 JP 53002850 A JP53002850 A JP 53002850A JP 285078 A JP285078 A JP 285078A JP S5812732 B2 JPS5812732 B2 JP S5812732B2
Authority
JP
Japan
Prior art keywords
layer
oxidation
polyoxide
mask
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53002850A
Other languages
English (en)
Other versions
JPS5390776A (en
Inventor
テリー・ジヨージ・アタナス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CTU of Delaware Inc
Original Assignee
Mostek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mostek Corp filed Critical Mostek Corp
Publication of JPS5390776A publication Critical patent/JPS5390776A/ja
Publication of JPS5812732B2 publication Critical patent/JPS5812732B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 本発明は一般に半導体装置に関し、そしてより詳しくは
金属酸化物半導体電界効果トランジスターおよび関連す
る集積回路製造技術に関する。
従来技術の集積回路製造技術は多くの部分においてそし
て特に窒化硅素をマスクする目的で二酸化硅素の沈着を
使用してきた。
酸化物マスクの形成は、典型的には、酸化物マスクに所
望されているものと同一パターンのホトレジストマスク
を使用して選択的にエッチングすることにより達成され
ている。
沈着せしめられた二酸化硅素は硬質粒子を含有している
傾向があり、このことが酸化物中におけるホトレジスト
の良好なマスク輪廓の再現を困難にする。
多数のシリコンウエーファーを同時的に二酸化硅素沈着
に付した場合には、ウエーファーごとに厚さの変動が生
ずる。
そのような変動は、期待される最高の厚さの酸化物を切
り開くに充分な程に長時間エッチングの継続を必要とす
る。
これはより薄い酸化物層には過剰のエッチングを生ぜし
め、そしてその結果望ましくないホトレジストのアンダ
ーカッティングを生ぜしめる，そのような問題の組合せ
の結果は沈着二酸化硅素の比較的迅速なエッチング速度
（例えば生長された酸化物に比べて）を与え、これはエ
ッチングの制御をよシ困難ならしめる。
従来技術のこれらおよびその他の問題は本発明によって
除去または大幅に軽減される。
本発明によれば、多結晶性シリコン（本明細書では以後
「ポリシリコン」と称する）が半導体装置上に沈着せし
められ、そして次いでこれは二酸化硅素（本明細書では
以後「ポリオキサイド」と称する）に変換せしめられる
。
このポリシリコンは高温壁炉中で真空蒸着されるのが好
ましい。
ポリシリコンの酸化は、好ましくはシリコン上に熱的に
直接生長せしめられた酸化物の一般特性を有するポリオ
キサイド層にポリシリコン層を変換させるに充分な温度
の湿った酸化雰囲気中で実施される。
しかしながら、ポリオキサイドはシリコン以外の表面に
も重層しうるのであり、本発明の重要な一態様はポリオ
キサイドマスクを通しての耐酸化性物質のパターンのエ
ッチングによる酸化マスクの生成である。
本発明のこの重要な態様の特別な一適用は、半導体サブ
ストレート中の活性部分を規制するアイソプレーナフィ
ールド酸化物の形成における窒化硅素の酸化マスクの使
用を包含する。
ポリオキサイドが二酸化硅素沈着に比してより遅いエッ
チング速度、より均一な厚さおよび組成を有しており、
それによってより良好なマスク規制を可能ならしめそし
てその間のフィールド酸化物および活性部分の位置づけ
にあたって一層繊細な匍脚を生成するという点でポリオ
キサイドは二酸化硅素沈着に比べて利点を有している。
本発明のその他の利点は、比較的低い温度でポリオキサ
イド層を生成させうることであり、このことは半導体装
置中の拡散プロフィルに悪い影響を与えない温度でのパ
ツシベーション（表面安定化）および安定化層の形成を
可能ならしめる。
二酸化硅素の沈着と対照的にポリオキサイドを使用する
ことの更にその他の利点は、二酸化硅素の沈着に典型的
に使用される低容積の低温（冷）壁配置に比して多数の
ウエーファーを熱壁炉中で処理するためにボート中で端
部を垂直にしてそして密接な空間距離で位置させること
ができるということである。
更に、これらのウエーファーを引続いてのウエーファー
の酸化の間そのままボート中に残留させるのが便利であ
る。
本発明の性質ならびにその本質的な特徴および利点は添
付図面と組合せて説明的具体例を考慮することによって
より莞全に理解することができよう。
第１図に関しては、製造工程の初期段階の本発明の装置
の模式的スライス１０が示されている。
好ましくは約５〜３０オームーｃｍの抵抗率を有するｐ
−型導電性のシリコンウエーファーがサブストレート１
２として使用されている。
サブストレート１２の上側表面１４の上には、好ましく
は約６００オングストロームの厚さを有する二酸化硅素
層１６が生長せしめられている。
約６５０オングストロームの厚さを有する窒化硅素層１
８を、既知の低温（冷）壁または高温（熱）壁反応器技
術を使用して二酸化硅素層１６上に沈着させる。
ポリシリコンの上層を好ましくは既知の真空蒸着技術を
使用して熱壁炉中で窒化硅素層１８上に沈着させる。
次いで装置１０を好ましくは約９５０℃の水蒸気中での
酸化性雰囲気に充分長時間曝して第１図のポリシリコン
層２０を完全に酸化してそれによって第２図に示したポ
リオキサイド層２０′を生成せしめる。
この層２０′は好ましくは約２５００オングストローム
の厚さを有しているが、これは酸化の間の生長の故に最
初のポリシリコン層２０の約２倍の厚さである。
第３図について述べるに、ホトレジストパターン２２が
標準的ホトマスク技術を使用してポリオキサイド層２０
′上に沈着せしめられ、その後で層２０′の隠蔽されて
いない部分をエッチングで取り去る。
エッチング段階の後で、矢印により示されている既知の
ようにして好ましくはポリオキサイド２０′によね被覆
されていないサブストレート１２０部分中にＰ＋領域２
４を生ずる硼素を使用するイオン注入段階が実施される
。
装置１０中で活性エレメントが生成される部分は領域２
４の間に絶縁されて存在する。
第３図は本発明に記載された方法の重要な特徴を示して
いる。
ここにホトレジストマスク２２を規制するにあたっての
解像はポリオキサイドをエッチングしうる制御可能性の
故にポリオキサイド層２０′中に実質的に再現される。
下にある酸化物の横方向エッチングによるホトレジスト
のアンダーカッティングは重大な従来技術の問題である
が、これは層２０′の材料としてポリオキサイドを使用
することによって大きく軽減される。
層２０′の横方向エッチングに際してマスク２２をアン
ダーカットする傾向は比較的軽減される。
その理由は、ポリオキサイドは、従来技術に使用された
沈着酸化物よりも一層大なる制御可能性をもってエッチ
ングできるからである。
そのような一層犬なるエッチングの制御は、沈着された
酸化物に比べた場合のポリオキサイドの安性的利点の故
に可能となる．ポリオキサイドはより遅いエッチング速
度、各ウエーブァ一間のより均一な厚さ、そして粒子を
含ま々い比較的きれいな組成を有している。
次いでホトレジスト層２２を除去し、そして窒化物層１
８のポリオキサイド層２０′により被覆されていない部
分を既知の技術を使用して、蝕刻除去して第４図の構造
物を形成させる。
ポリオキサイド層２０′は窒化物層１Ｂのエッチングの
間マスクとして作用するのであるから、第４図の構造に
おいては高度の解像が行なわれる。
第５図について述べると、アイソプレーナフィールド酸
化が約１０００℃で、約６〜８時間水蒸気中で実施され
る。
これは層１６．１８および２０′の積み重なりの周りに
比較的厚い（好ましくは厚さ約１３０００オングストロ
ームの）ｕフィールド」酸化物層２６を生ずる結果とな
る。
フィールド酸化物２６は約５０００オングストロームの
深さまでサブストレート１２中に浸透して、硼素注入物
（インプラント）２４をそれより更に深いところに押し
やる。
フィールド酸化物２６はサブストレート１２中に活性エ
レメント例えばＭＯＳＦＥｌを生成させるだめの領域を
規制する。
フィールド酸化物２６は耐酸化性窒化硅素を包含する層
１８により規制されるのであるから、ポリオキサイド層
２０′の制御されたエッチングが厳密なサブストレート
空間位置づけを達成する決定因子であり、それによって
収率のみならずサブストレート中のエレメント密度にも
影響することは明白である。
次に、既知のように弗化水素酸でエッチングすることに
よってポリオキサイド層２０′が除去されるがこれはま
たフィールド酸化物２６の厚さをも減少する。
次いで窒化物層１８および酸化物層１６が通常の技術を
使用して除去され、このことは第６図に示した構造を生
成する。
酸化物層１６の除去に伴なってフィールド酸化物２６の
厚さは再び若干減少する。
前記の一連の段階に代るものとして、フィールド酸化物
２６の生長の前にポリオキサイド層２０′を除去しそれ
によってフィールド酸化物２６のエッチングを制限する
ことが有利な場合もある。
表面清浄化段階について「チャンネル」酸化物または「
ゲート」酸化物層２８を第７図に示したように約９００
オングストロームの厚さに生長させる。
これに続いて既知の技術を使用するイオン注入段階を実
施する。
米国特許第３８９８１０５号明細書に記載されたイオン
電導性のタイプおよび使用量水準に応じて強化させた様
式または弱化させた様式のＦＥＴを生成させることがで
きる。
前記米国特許明細書は参考としてここに包含されている
。
第８図について去えぱ、第１図の層２０に関連して前記
したと同様にして高温壁炉中で真空蒸着を使用して約５
０００オングストロームの厚さまでチャンネル酸化物２
８上にポリシリコン層３０を沈着させる。
このポリシリコン層３０は以後に論じられるような引続
いての処理によってＭＯＳＦＥＴのゲートを形成するた
めの手段を提供する。
次いでポリシリコン層３００部分酸化を実施して第９図
に示したようにポリシリコン層３０上に約７００オング
ストローム厚さのポリオキサイド層３２を生成させる。
次に、ホトレジストパターン３４によりゲート部分が規
制されそしてホトレジスト３４により被覆されていない
酸化物層３２がエッチングにより取り去られて第１０図
に示された構造物を生成する。
第１１図について云えば、ホトレジスト３４を除去して
ポリシリコン３０をエッチングするだめのマスクとして
ポリオキサイド層３２を残留させて図示されている構造
体を生成させる。
層３２および３００両者は制御可能な方法でエッチング
することができるのであるから、当業者には明白である
ように良好なチャンネル規制が達成される。
次いでエッチングを実施する。
これによってポリオキサイド層３２およびポリシリコン
３０により被覆されていない酸化物層部分２８を除去し
てポリシリコン片３０により被覆されたチャンネル酸化
物片２８を残留させる。
その後でＮ型ドープ剤好ましくは燐を既知の技術を使用
して拡散させてＮ十源およびドレーン領域３６および３
８をサブストレート１２中に生成させる。
これらは第１２図の構造によるチャンネル域４０を規制
するものである。
好ましくはこれらＮ領域３６および３８は約２０〜２５
オーム／平方の抵抗率を有している。
燐もまたポリシリコン３０（点描により示されている）
中に拡散するが、これは層３０を高度にドーピングされ
たＮ型のものとしそしてすなわち高度に導電性のものと
する。
次いで薄い熱酸化物層４２を第１３図に示されるように
生長させる。
この酸化物層４２は好ましくは約７００オングストロー
ムの厚さまで約９５０℃において水蒸気中で生長させる
。
第１４図についてみるに、好ましくは約 ２５００オングストローム厚さのポリシリコンの層４４
を層２０および３０の形我に関して前記したと同一の技
術を使用して沈着させる。
次いでド一ピング段階を実施してすべての面上に安定化
作用物質を導入する。
これは例えばナトリウムのような不純物が下にある酸化
物層特にゲート酸化物２８中に移動することを防止する
ためである。
このドーピング段階は好ましくは燐の拡散であり、これ
は下にある酸化物を横切ることなく容易にポリシリコン
層４４中に入っていく。
二酸化硅素中への燐の拡散による安定化は従来技術にお
いて実施されている．安定化を大きく容易ならしめる本
発明Ω特別の利点は、燐が二酸化シリコン中へよりもポ
リシリコン中にはるかに一層迅速に拡散することである
。
ポリシリコン層４４を次いで９５０℃を越えない温度の
水蒸気中で酸化してそれによって約５０００オングスト
ロームの厚さになっているポリオキサイド安定化層４４
′を生成させる．本発明の別の利点は、Ｎ−ドーピング
されたポリシリコンが酸化する際の相対速妾である。
この比較的迅渚な酸化速度は方法中のこの時点での炉内
時間の短縮を与えるので好ましい。
その後で、接点窓を開き、そして金属源、ドレインおよ
びゲート接点４６，４８および５０を好ましくは既知の
方法によるアルミニウム沈着を使用して形成して「シリ
コンゲート」構造体と呼ばれている第１５図に示した構
造体を生成させる。
ポリシリコン層３０の高い導電性の故に、接点５０に適
用されるゲート信号はポリシリコン層３０によって運ば
れ、それによって電界効果トランジスターを熟知してい
る技術者には既知のようにして酸化物層２８を通ってチ
ャンネル４０を調整する。
ポリシリコン層３０を酸化物層２８の厚さに応じてチャ
ンネル４０の上の前以って定めた高さに位置させること
ができる。
第１４図および第１５図の沈着および酸化段階の特別な
利点は、装置１０の下にある領域の特性の劣悪化を防止
するに充分なだけ低い温度で酸化を実施しうろことであ
る。
例えば領域３６および３８の望ましくない横方向の拡散
は実質的に、本発明の安定化法の使用によって回避され
る。
９５０℃より甚だしく高い温度は３６および３８の領域
中での不純物の望ましくない横方向の拡散を生せしめる
に対して、９５０℃はポリシリコンを良好な熱酸化物特
性を有するポリオキサイドに変換させるに充分に高い温
度である。
最後に、既知の方法で装置１０を環境的に受働態化する
ために、グラシベーション化を実施する，好ましくは低
温で燐ドーピング酸化物を沈着させることによって燐安
定化されたガラス層を形成させる。
本発明の好ましい具体例を詳記したけれども、特許請求
の範囲に定義されている本発明の精神から逸脱すること
なしにそれに種々の変更を実施しうろことを理解された
い。
例えば、シリコンが好ましいサブストレート物質である
と称されているけれども、ある用途には他の既知の元素
および化合物の半導体物質を有利に使用できる。
サブストレート１２はＰ型として示されているけれども
、当業者には理解されるように、Ｎ型サブストレートを
有する装置を同様の方法によって製造することができる
。
燐および硼素は好ましいドープ剤であるけれども、他の
既知のＮ型およびＰ型ドープ剤をそれに対して代替する
ことができる。
本発明を実施するだめの前記方法におけるこれらおよび
その他の変形は本発明の特許請求範囲内にあるものであ
る。
【図面の簡単な説明】
添付図面第１〜１５図は本発明による半導体装置の製造
法における種々の段階でのその装置の模式的断面図であ
る。

Claims (1)

  1. 【特許請求の範囲】 １ （ａ）耐酸化性物質の層を形成させる段階と、（ｂ
    ｌ 耐酸化性層上にポリシリコン層を沈着させる段階と
    、 （ｃ）ポリシリコンを酸化雰囲気に曝してポリオキサイ
    ド層を生成させる段階と、 （φ ポリオキサイドの選ばれた部分を酸エッチング剤
    に曝してポリオキサイドマスクを生成させる段階と、そ
    して （ｅ）このポリオキサイドマスクを使用して耐酸化性層
    の一部分を除去してそれによって耐酸化性物質の下の層
    に対して酸化マスクを形成する段階と、 を包含する半導体装置の製法。 ２ （ａ）耐酸化性物質の層を形成させる段階と、（ｂ
    ）耐酸化性層上にポリシリコン層を沈着させる段階と、 （０ ポリシリコンを酸化雰囲気に曝してポリオキサイ
    ド層を生成させる段階と、 （ｄ）ポリオキサイドの選ばれた部分を酸エッチング剤
    に曝してポリオキサイドマスクを生成させる段階と、そ
    して （ｅ）このポリオキサイドマスクを使用して耐酸化性層
    の一部分を除去してそれによって耐酸化性物質の下の層
    に対して酸化マスクを形成する段階とを包含し、更に耐
    酸化性物質が窒化硅素を包含しそおり、そして（ｅ）段
    階の後でサブストレートを酸化雰囲気に曝してそれによ
    ってフィールド部分におけるアイソプレーナ型の厚い酸
    化物を窒化硅素酸化マスクのまわりに生長せしめる、半
    導体サブストレートの活性部分を厳密に規制するために
    使用される半導体装置の製造方法。 ３ （ａ）耐酸化性物質の層を形成させる段階と、（ｂ
    ）耐酸化性層上にポリシリコン層を沈着させる段階と、 （ｃ）ポリシリコンを酸化雰囲気に曝してポリオキサイ
    ド層を生成させる段階と、 （♂ ポリオキサイドの選ばれた部分を酸エッチング剤
    に曝してポリオキサイドマスクを生成させる段階とそし
    て （ｅ）このポリオキサイドマスクを使用して耐酸化性層
    の一部分を除去してそれによって耐酸化性物質の下の層
    に対して酸化マスクを形成する段階とを包含し、又耐酸
    化性物質が窒化硅素を包含しており、そして（ｅ）段階
    の後でサブストレートを酸化雰囲気に曝してそれによっ
    てフィールド部分におけるアイソプレーナ型の厚い酸化
    物を窒化硅素酸化マスクのまわりに生長せしめる、半導
    体サブストレートの活性部分を厳密に規制するために使
    用されるものであり、更に 前畝ω段階の前に熱酸化物層を半導体サブストレート上
    に形成させそして窒化硅素を熱酸化物層上に沈着させる
    半導体装置の製法。
JP53002850A 1977-01-17 1978-01-17 半導体装置の製法 Expired JPS5812732B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US75980377A 1977-01-17 1977-01-17

Publications (2)

Publication Number Publication Date
JPS5390776A JPS5390776A (en) 1978-08-09
JPS5812732B2 true JPS5812732B2 (ja) 1983-03-10

Family

ID=25057013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53002850A Expired JPS5812732B2 (ja) 1977-01-17 1978-01-17 半導体装置の製法

Country Status (5)

Country Link
JP (1) JPS5812732B2 (ja)
DE (1) DE2801680A1 (ja)
FR (1) FR2377703A1 (ja)
GB (1) GB1593694A (ja)
IT (1) IT1089298B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268951A (en) * 1978-11-13 1981-05-26 Rockwell International Corporation Submicron semiconductor devices
JPS5941870A (ja) * 1982-08-25 1984-03-08 Toshiba Corp 半導体装置の製造方法
JPS5955071A (ja) * 1982-09-24 1984-03-29 Hitachi Micro Comput Eng Ltd 不揮発性半導体装置
GB2131407B (en) * 1982-11-12 1987-02-04 Rca Corp Method of formation of silicon dioxide layer
JPS59184547A (ja) * 1983-04-04 1984-10-19 Agency Of Ind Science & Technol 半導体装置及びその製造方法
JPS6066866A (ja) * 1983-09-24 1985-04-17 Sharp Corp 炭化珪素ｍｏｓ構造の製造方法
CN112002648A (zh) * 2020-07-14 2020-11-27 全球能源互联网研究院有限公司 一种碳化硅功率器件的制备方法及碳化硅功率器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS502472A (ja) * 1973-05-08 1975-01-11

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
US3911168A (en) * 1973-06-01 1975-10-07 Fairchild Camera Instr Co Method for forming a continuous layer of silicon dioxide over a substrate
US3874920A (en) * 1973-06-28 1975-04-01 Ibm Boron silicide method for making thermally oxidized boron doped poly-crystalline silicon having minimum resistivity
US3899373A (en) * 1974-05-20 1975-08-12 Ibm Method for forming a field effect device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS502472A (ja) * 1973-05-08 1975-01-11

Also Published As

Publication number Publication date
IT1089298B (it) 1985-06-18
FR2377703A1 (fr) 1978-08-11
GB1593694A (en) 1981-07-22
FR2377703B1 (ja) 1985-04-12
JPS5390776A (en) 1978-08-09
DE2801680A1 (de) 1978-07-20

Similar Documents

Publication Publication Date Title
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
EP0015677B1 (en) Method of producing semiconductor devices
KR970000703B1 (ko) 반도체 장치의 제조 방법
US4219379A (en) Method for making a semiconductor device
US5895252A (en) Field oxidation by implanted oxygen (FIMOX)
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
JPS6038874A (ja) 半導体装置の製造方法
JPS62203380A (ja) 半導体素子の製造方法
JP2682529B2 (ja) 半導体素子の素子分離絶縁膜形成方法
JPH0437152A (ja) 半導体装置の製造方法
US5374584A (en) Method for isolating elements in a semiconductor chip
JPS5812732B2 (ja) 半導体装置の製法
JPS6123657B2 (ja)
US4696095A (en) Process for isolation using self-aligned diffusion process
JPH0523056B2 (ja)
JPS59165434A (ja) 半導体装置の製造方法
JPS5852843A (ja) 半導体集積回路装置の製造法
US5763316A (en) Substrate isolation process to minimize junction leakage
JPH0763072B2 (ja) 半導体デバイスの分離方法
JP2000311861A (ja) 半導体膜の選択成長方法および半導体装置の製造方法
JPH0468770B2 (ja)
KR100290901B1 (ko) 반도체소자의격리막형성방법
JP2533141B2 (ja) 半導体装置の製造方法
US5039623A (en) Method of manufacturing a semiconductor device
JP3224432B2 (ja) 半導体装置の製造方法