JPS593482A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は表示装置に係り、特に駆動回路を画素ととに一
体的に設け、各画素対応の駆動をなすエレクトロルミネ
ッセンス（ＥＬ）表示装置のような平板形表示装置に関
するものである。

（ｂｌ　　技術の背景 近年、半導体基板表面に表示素子ならびにそれ等素子に
対する駆動回路を一体的に集積化したＥＬ表示装置が研
究開発されている。

第１図はこの種ＦｉＬ表示装置の従来の１画素分の構造
を概念的に示した要部断面図であって、シリコンのよう
な例えばＰ型半導体基板］、上には集積化されるべきス
イッチング素子としてのＭＯＳトランジスタ（以Ｔ’Ｍ
Ｏ８Ｔと略称する）２０お、Ｊ：びそれと並んで、当該
基板ｌの一生面上に設けられたｆ空高不純物ドープ層３
に対向して例えば二酸化シリコン（ＳｉＯ２）Ｎｍ２で
絶縁されたホリシリコン雷、極４が設けである、そして
これら両者の上面にはｓ＋１ｏ２層６を介して画素電極
７が配設され、その画素電極７上には表示媒体となるＥ
Ｌ層９が形成され、その上面にインジクム錫酸化物（Ｉ
ＴＯ）のような透明電極８が形成しである。そして前記
画素電極７と透明電極８との対向領域で画素を画定して
おり、それら電極間に駆動電圧を印加することＫより１
図中ＰＵで示した領域のＥＬ層９が発光するようにしで
ある。なお５および１０けＥＬ層９から光を遮光するた
めの遮光膜である。

（Ｃ）　　従来技術と問題点 ＩＰ５２図はこのよりなＫＬ表示装置の等測的回路構成
を示す要部概略図である。図においてＱ＋Ｆ！アドレス
用スイッチング素子と々るＭＯ８Ｔであり。

Ｑ、２はドライバ用スイッチング素子となる”ＭＯ８Ｔ
である。いま走査ラインＳＬに印加されるパルス電圧が
高レベルとなると、まずＭＯＥＩＴ　Ｑ、がオンとなる
。そしてこれに同期してデータラインＤＬに別のパルス
を与えてこれが高レベルになればメモリ用コンデンサｃ
Ｍが充電されてＭＯ８ＴＱ２がオンとなる。ここで端子
３０には駆動用交流電圧が印加されているので、ＭＯ８
ＴＱ、２がオンと々れは発光米子ＰＬが発光する。この
発光素子ＥＬの発光はＭＯ８Ｔ　ＱＩがオフになった後
でもメモリ用コンデンサｃＭが充電されている間持続す
る。なお、Ｄ２はＭＯ８ＴＱ、２の絶縁破壊防止用とし
て設けたツェナーダイオードである。、またメモリ用コ
ンデンサｃＭは第１図で示したホリシリコン電極４とＰ
＋Ｑ高不純物ドープ層３との間で構成される。そしてそ
のメモリ用コンデンサＣＭは、第２図の等価回路で示し
たような駆動回路一体構成の発光素子ＥＩ、をマトリッ
クス状に配列した表示装置傾おいて、１フレームの開発
光素子ＥＬを発光状態Ｋａ持させるためのものである１
、また前記発光素子ＥＬを消去する際には再ひｉト査う
イシＳＬＫ高レベルのパルスを印加する♂ともにチータ
ラインＤＬに低レベルのパルスを印加すればコンデンサ
ａＭ中の電荷ｌ１Ｍ０８ＴＱ＋　を通してチータライン
ＤＬから放電され、ＭＯ８ＴＱ、２はオフとな、−て発
光素子ＥＬが消去される。

ところで前記メモリ用コンデンサａｔ、ｔけ比較的大容
量を必要とし、広い占有面積が必要となるので、第１図
で示したように画集電極７の壬に形成される。

とξろが表示装置の高解像度化や大形化を図る際には画
素寸法を小さくして画素数を増加する必要がある。従っ
て画素電極の面積を小さくしなければならず、それに伴
ってメモリ用コンデンサＣＭの容量も小さくなる１、一
方画累数の増加により１フレ一ム期間が長くなるので、
かえってメモリ用コンラ゛ンサＣＭの容量を大きくしな
けれはならないという相反する条件が生じてくる。そし
てこのメモリ用コンデンサＣ１／の容′Ｉ＃増大が実現
しないとなれば、１フレ一ム周期の間９発光素子の発光
を＃持でき々くなり１面平均輝度の低下を招くといった
欠点があった３、 （６）　　発明の目的 本発明は前述の点に鑑みなされたもので、従来比較的大
客側を必要としたメモリ用コンデンサの小容量化を図り
９面平均輝度の低）を招くことなく高解像度化、大形化
が可能々構成の表示装置の提供を目的とするものである
。

（ｅ）　　発ｑ１の構成 本発明による表示装置は、走査ラインとデータラインに
それぞれつながれたアドレス用スイッチング素子によっ
て１画素対応の発光素子に対する駆動用Ａ、０１！圧を
オンオフ制御するドライバ用スイッチング素子を選択動
作させるようにした構成において、前記ドライバ用スイ
ッチング素子の制御電極と基準電位点との間に蓄積用コ
ンデンサを設けるとともに前記発光素子に近接して各画
素ごとに受光素子を配設し、該受光素子の受光出力によ
り発光素子に対する駆動用Ａｏ＠圧の供給をオン状態に
維持せしめるようにしたことを特徴とするものである。

（ｆ）　　発明の実施例 以下本発明の実施例につき図面を参照して説明する。

第３図は本発明によるＥＬ表示装置の１画素分の等測的
回路構成を示す要部概略図であり、第４図は本発明によ
るＰＬ表示装詔の構造を示す要部断面図である。

第３図において、ＭＯ８Ｔ　Ｑｌはアドレス用スイッチ
ング素子であって、走査ラインＳＬとデータラインＤＬ
にそれぞれ接続される。またＭＯ８ＴＱ２は発光素子Ｋ
Ｌに対する駆動用交番パルス電圧をオンオフ制御するた
めのドライバ用スイッチング素子であり、そのλ４０Ｓ
Ｔ　Ｑ２の制御電極つまりゲートＧ２と例えば基準電位
点々なる接地間には蓄積用コンテンツＣ８が接続される
。この蓄積用コンデンサＣ８／／′ｉ後述するか、従来
のメモリ用コンデンサよりも小容量のコンデンサで構成
される。

さらにＲＰは前記発光素子ＫＬに近接して設けた受光素
子であって、その受光素子ＲｐＶｉホトトランジスタや
ホトダイオードあるいは硫化力ドミクム（ＣａＳ）等の
光電導紫子で構成される。本実施例ではその受光素子は
例えば０（ｉＳＳ光電素素子構成してあり、前記発光素
子ＥＬからの光を受光して、その光量に応じて光抵抗が
変化するもので、その受光素子ＲＰはＭＯＢＴ　Ｑ２に
並列接続されている。なおＭＯ８ＴＱ３はリセ７）時に
発光素子ＥＬに印加される駆動用交番パルス電圧をオフ
するために設けたリセット用スイッチング素子である。

ところで第３図において点線２１で囲んで示し鈍物ドー
プ層３とそのドープ層３上に８１０２層２を介して対向
配置したポリシリコン電極４との間で蓄積用コンテン−
１１ｊ’ｃ８を形成している。さらに前記ポリシリコン
電極４上に５１０２層６で絶縁された０６．８膜１］、
を形成して受光素子ＲＰを構成する。そして、そのＣａ
Ｓ膜ｌｌ上には８１０２層６を介して画素電極７が配設
される。その画素電極７１１−ｔｓＴＯ膜あるいは金（
Ａ、ｕ）、アルミニウム（Ａ］）等の透光性導電薄膜で
形成しである。また前記画素電極７上にはＫＬ層９およ
び透明電極８が形成され、その画素電極７と透明電＆８
との対向領域で発光素子ＢＬが構成される。々お５は遮
光膜である。

さて前述のような構成のＥＬ表示装置の動作を第３図を
参照して説明する。今、端子３０に発光素子ＥＬＫ対す
る駆動用交番パルス電圧を印加し。

また端子３１に電圧を加えて１４０８ＴＱ、３をオンと
しておく。そして表示素子ＥＬが非発光状態つまり非選
択状態にあれば、これを選択状態とするためには、　　
ＭＯＢＴ　Ｑ、ｌのゲートに走査ラインＳＬから走査パ
ルスを加え、それに同期してＭＯ８ＴＱ＋のドレインに
チータラインＤＬからテータパルスを加えるとＭＯＢＴ
　Ｊがオンとなる。そして蓄積コンデンサＣ６が充電さ
れ、それに伴ってＭＯ８ＴＱ、２が副ンとなる。この際
、前述のようにλ４０ＳＴＱ、３もオンとなっているの
で発光素子ＢＬが発光する。この時、受光素子ＲｐＮ発
光素子ＫＬからの光を受光してオン状態となり１発光素
子ＥＴ、には駆動用交番パルス電圧が供給され続けて発
光が維持される。ここで発光が維持される条件としては
ＭＯ８ＴＱ２のオン期間中に発光素子ＫＬが少なくとも
１回発光する必要かを）る。

ところで蓄積用コンテンツＣ６を設けない方法゛も考え
られるが、この蓄積用コンヲ゛ンザＣ８がない場合傾け
ＭＯ８ＴＱ、がオンしている間に駆動用交番パルスが少
なくとも１回発光素子ＥＬに印加される必要があり、フ
レーム周期ｄ、駆動用交番パルスの繰返し周波数により
制限されることとなる。

しかし蓄積用コンデンサＣ８を設けることにより、１度
選択状態になれば、ＭＯｅＴ　ＱｌかオフになってもＭ
Ｏ８ＴＱ２はしばらく副ン状態を保持できるので、フレ
ーム周期は駆動用交番パルスの繰返し周波数の制限を受
けなくなる。ここで受光素子ＲＰの光キャリヤのライフ
タイムは駆１１Ｊ用交番パルスの周期よりも長くする必
要がある。またＭＯ８ＴＱ、２をオン状態に保持する期
間は駆動用交番パルスの周期より長いだけで良く、蓄積
コンデンサＣｓの容量は従来のメモリ用コンデンサに比
べて大幅に小さくすることが可能となるのである。。

捷た発光素子Ｅ丁、をリセットする際にはＭＯ８ＴＯ，
３をオフにすればよい。この方法としてはＭＯ８ＴＱ、
＋　　Ｉ　Ｑ２を例えはねグヤンネル型とし、　ＭＯＢ
Ｔ　Ｑ３をｐチャンネルテブレッション型として１木手
前の走査ラインにＭ（’）ＳＴＱ、３のゲートを接続す
る等の方法がある５、 第５図は本発明によるＥＬ表示装置の震形実施例の等測
的回路構成を示す要部概略図であって。

第３図における同等部分には同一符号を伺した。

図において点線２１で囲んで示した部分の４１Ｆ造は第
４図と何ら変るところはなく、異なっているのは受光素
子ＲＰを１４０ＳＴＱ、２のゲートと当該ＭＯ８ＴＱ、
２をオンするのに元号々電圧ｖＨを印加したリセットラ
インＲＬとの間に接続した点である。この場合発光素子
ＥＬが発光すると受光素子Ｒ，Ｐがオン状態となり、端
子３２に印加されている電圧ｖＨがＭＯ８ＴＱ、２のゲ
ートに印加され、そのＭＯ８ＴＱ、２はオン状態を維持
するので発光素子ＫＬが発光し続ける。この際、フレー
ム周期は端子３０に印加される駆動用交番パルスの繰返
し周波数による制限を受けないことに加え、受光素子Ｒ
Ｐがオン状態では蓄積用コンデンサＣ８が充電され続け
るので受光素子ＲＰの光痺ヤリャのライフタイムを駆動
用交番パルスの周期より長くする必要も々くなる。

次に発光素子ＥＬを消去つまり、リセットする方法につ
いて第６図を参照して説明する。第６図はリセットライ
ンＲＬと走査ラインＥＬＫ印加する電圧波形をそれぞれ
符号を対応させて示す図であって、リセットラインＲＬ
に印加されるリセットパルスはタイミングｔ１で０■に
切替り、タイミングｔ３で再び電圧ｖＨに切替る１、一
方走査ラインＳＬに印加孕れる走有パルスはタイミング
上２テ高１７　ヘルとカリ、タイミングｔ４で低レベル
に切替る。リセットパルスがＯｖの状態は走？１／＜レ
スが印加される期間（ｔ２〜ｔ４間）に対しタイミング
ｔ３″！ｆで保持ずれば、ＭＯ８ＴＱ、ｌのトレインに
データラインＤ１．からデータパレスが印加されていな
いので、蓄積用コンデンサＣ８の重石はｔ２〜ｔ３期向
中にデータラインＤＬを通して数箱し。

ＭＯＥＩＴ９．２かオフとなって発光素子ＫＬが消去さ
れる。

なお、前述の方法では発光素子Ｆ、Ｌを消去する際、リ
セットラインＲＬＫリセットパルスを印加する方法につ
いて述べ次か、それ以外に次の方法で発光素−７ＥＬを
消去することも可能である。すなわち、第５図における
受光ネ子ＲＰのオン抵抗ｒｐｏｓをＭＯ８ＴＱ、ｌのオ
ン抵抗ｒｌ　ＯＮよりも充分大きく詐゛計しておく７．
そして発光素子ＰＬが発光状態にある際にはりセントラ
インＲＬから伎光素イＲＰを通してＭＯ８ＴＱ２のゲー
トに、そのＭＯ８ＴＱ２をオンさせるに充分な電圧Ｖ２
ＯＮが印加されている。ここでＭＯ８ＴＱ１のゲートに
走査／（レスが印加されてＭＯＥＩＴ　Ｑ、１がオン状
態となった際、ＭＯ８ＴＱ１のドレインに印加されるデ
ータパルスは低レベルドナっテイル。

従−）てｒｌＯＮ　（ｒＰＯＮの条件下ではＭＯ８ＴＱ
、２のゲートは、そのＭＯ８Ｔ　Ｑ２のしきい値電圧以
下になり、その結果ＭＯ８ＴＱ２がオフとなり１発光素
子ＦｉＬが消去されて受光素子ＲＰもオフ状態となる。

これを条件式で表わせば第（１）式のようＫなる。

ここでＶＨｈリセットラインＲＬに印加される直流電圧
＋　　■Ｔ）（ＦｉＭＯ８Ｔ　Ｑ、２のしきい値電圧で
ある。

第（１）式から第（２）式が得られる。

つ捷り第（２）式の条件を満斤するように各素子特性お
よびリセットラインＲＬに印加する電圧を設定−ｔ−ル
ことにより、リセットラインＲＬは表示装置内で共通に
でき、しかもリセ７）”）レス発生回路も不要と力るの
で９表示装置の構成、構造がきわめて簡略化されるとい
う利点もある。

（ｇ）　　発明の効果 以上の説明から明らか々ように９本発明によれば、蓄積
用コンデンサの小容量化ができ９面平均輝度の低下を招
くことなく表示装置の高解像度化々らひに大形化が可能
となり、その実用的効果は大である。

【図面の簡単な説明】

第１図は従来の表示装置の構造を示す要部断面図、第２
図は従来の表示装置の等測的回路構成を゛示す要部概略
図、第３図は本発明による表示装置の等測的回路構成を
示す要部概略図、第４図は本発明による表示装置の１例
構造を示す要部断面図。 第５図は本発明による表示装置の他の実施例の等測的回
路構成を示す要部概略図、第６図はリセットパルスおよ
び走査パルスの１例を示す図である。 図において、１は基板、２および６は８１０２層。 ３は不純物ドープ層、４はホリシリコン電極、５および
］０け遮光膜、７は画素電極、８は透明電極、９ｉｄ：
Ｆ、Ｌ層、１ｌＦｉ（３ｄＥＩ膜、ＳＬは走査ライン、
　　ｒｌＬけチータライン、ＲＬ［リセットライン＋Ｑ
５＋ｔｊアドレス用スイッチンク素子、Ｑ、２はＦライ
パ用スイッチング素子、Ｑ、３はリセット用スイッチン
グ素子、Ｃ８け蓄積用コンデンサｉＰ＃−ｉ受光素子、
ＫＬけ発光素子をそれぞれ示す。 第３図 第４図 第５図 ｓ 第６図

Claims (1)

【特許請求の範囲】
1. 走査ラインとデータラインにそれぞれつながれたアドレ
   ス用スイッチング素子によって９画素対応の発光素子に
   対する駆動用ＡＣ電圧をオンオフ制御するドライバ用ス
   イッチング素子を選択動作させるようにした構成におい
   て、前記ドライバ用スイッチング素子の制御電極と基準
   電位点との間に１積用コンデンサを設けるとともに前記
   発光素子に近接して各画素ごとに受光素子を配設し、該
   受光素子の受光出力により発光素子纜対する駆動用ＡＣ
   電圧の供給をオン状態に維持せしめるようにしたことを
   特徴とする表示装置。