JPS5933694A - センス増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は５増幅回路、特にメモリ素子から取出される微
少信号を増幅するいわゆるセンス増幅器として用いるに
如′鏑な増幅度の高いセンス増幅回路に関する。

〔発明の技術的背景〕

一般に、第１図に示すように、記憶装置ではメモリセル
ｌから一対のピット線ＢＬ、ＢＬを介し７て出力される
信号が微小であるため、その微少差の信号を検出し増幅
するセンス増幅器λが用いられる。このセンス増幅器と
しては比較的増幅度の高い差動増１隅回路が一般に用い
られている。なお。

ＷＬはワード飽、ＣＢはカラム選択信号線、３は出力バ
ッファ回路、Ｓ、Ｓはセンス増幅器２の入力端、Ｄ、五
はセンス増幅器λの出力端、Ｖｏｕｔはメモリ回路のデ
ータ出力信号を示している。

かかる従来の差動増幅回路の第１の例を第２図に示す。

第２図において、回路は０−Ｍ２Ｓ（相補形ＭＯ８））
ランジスタ構成され、直列回路をなすＮチャネル形部動
用トランジスタＱｎ、および能動形負荷としての負荷ト
ランジスタＱｐｔ　　と。

同じく直列接島；されたＮブヤネル形ｊＨ＜　ｆｔ１Ｊ
用トランジスタＱｎ２および負荷トランジスタＱｐ２　
とが対称的に設けられて（１４成されでいる・　トラン
ジスタＱ、ｎ＋　とＱｎ２のソース同士は共通接続され
。

共通ソース電位を与えるためのＮチャネル形トランジス
タＱ、ｎｓを介し゛Ｃ′Ａ１：１対的に負の１１も計重
１位Ｖｅ日に接続されている。捷た、負荷トランジスタ
Ｑｐ＋　　とＱｐ２のゲートは共ｊ（Ｉ接続し電源電位
Ｖｓｓに接続されている。トランジスタＱ、ｎｓのゲー
トには制御信号φ１・が力えられろが、この制御４ｇ号
φＬはメモリ回路の動作に応じて当該差動増幅回路を動
作させたり、非動作としたりするためのものである。以
−ヒの回路において、人力信号Ｖｅ、ＶＳは入力端Ｓ２
言を介（７てトランジスタＱｎ１．Ｑｎ、ｚの各ゲート
に入力−、：５　ｉｌ、１」′Ｉ力信−号ＶＤ、ＶＤは
トランジスタＱ、ｎ２　とＱｐ２　との接続点およびＱ
、ｎｌ　　とＱｎ＋　　との打ｋ＞、’：点から出力端
り、Ｄを介して取り出される。このようにして構成され
る第一図の差動増幅回路は基本的なものである。

第″３図に第２図の回路を改良することにより増幅度を
向上した第λの例を７］モす。第３図において、この回
路は、負荷トランジスタＱＰｔ　とＱＴ＋ｔの共通ゲー
ト接続点といずれか一方の負荷トランジスタ、例えばＱ
ｐｔ　と駆動トランジスタＱｎ２　との接続点とを接続
して帰還回路を設け、いずれか一方の増幅回路、例えば
Ｑｎｉ　　、Ｑｐ２側の出力信号成分を負荷トランジス
タＱｐ＋　　、Ｑｐ２に帰還することにより出力信号の
電、位差を大きクシ。

それによって増幅度を高めたものである。

かかる構成による増幅度の向上は次のように説明される
。すなわち、例えば一方の入力信号７日が他方の入力信
号Ｖｓよりわずかに太きけれｔＸその電位差が増幅はれ
、出力信号Ｖ　Ｉ）　、　Ｖ五として出力されるが、こ
のとき負荷トランジスタＱｐ＋とＱｐｔは五極管動作を
しており、Ｑ、　Ｉ）　、とＱ、ｐｉに流れる電流工ｐ
、と工ｐ２はドレイン重圧には依存せず、ゲート軍、圧
によシ決まり、ともにＩｐ、−ＩＴｌｔ−’−Ｒ（ＶＤ
Ｄ−ＶＤ−ＩＶｌｌ、　Ｉ　）’　−＝（１）λ となる。ここに、ＩｐはトランジスタＱｐ＋。

Ｑｐ２のβ値、ｖＴｐはしきいｆｉ／＋　ｍ、圧である
。このように、トランジスタＱ、ｐ＋　　とＱｌ）ｚを
り、極管動作てせることにより、第１の例（第コ１′ス
１）のようにゲートがＶｓθに秒°わ１ｌａｔ１．、ｉ
’＋荷トランジスタが三極着動作するものに比べ、低レ
ベル側出力ｊ＞Ｍｆ　Ｄに対してトランジスタＱ、ｐ＋
　のコンダクタンスが・小でくなシ、低レベル１則出力
市圧ＶＤはいっそう小さくなり、し、たがって増１県度
が上ることとなる。

さらに、増幅ｍ゛を高めるよう’Ｆｆ”成謬れた第３の
例を第弘図に示す。ｇｐ；’　＋図において、この例で
は駆動用のトランジスタを各２個（Ｑｎ＋　　とＱｎ２
およびＱｎｓ　　とＱｎ４）で４Ｍ成し、トランジスタ
Ｑｎ２のゲートに他方の増幅回路の出力ｍ　ＩＥＩ、ｊ
　Ｖ　Ｄを帰還させ、かつ、トランジスタＱ、ｎ４のゲ
ートに一方の増幅回路の出力°電圧Ｖ五を帰３ｖ、□・
をぜたものである。このように帰還さゼニることＶこよ
り、低レベル側の出力音、圧ｖ５がトランジスタＱ、ｎ
４に与ｊ’ｘ−られでＱ、ｎ４のコンダクタンスが低下
Ｕ、ｖｎは高レベル電位になりやすく、−丈高レベル側
の出力型１圧ｖ］１がトランジスタＱ、ｎ２に与えられ
てＱ、ｎｌのコンダクタンスが大きくなり７石は低レベ
ル電位に々シやすくｉす、その結果、増幅度が第２の例
（３ｐ：　３図）のものよシさらに上！１させることが
できる。

〔発明の目的〕

本発明は上記従来の技術を背景として、さらに増ＩＭ度
を高めうるセンス増幅回路を提供することを目的とする
。

〔発明の概要〕

上記目的を達成するために１本発明によるセンス増幅回
路は、一対の負荷ｌ・ランジスタにそれぞれ対となる側
の増幅回路の出力信号成分を帰郵させる帰還１回路を設
けた点に＠俤を有する。

より具体的な態様によれば、駆動中トランジスタシよ出
力信号の帰航信号を受けるトランジスタと人力信号の増
幅を受けもつトランジスタの２個の直列トランジスタよ
多構成し、かつ、それらの接１２点から対となる側の負
荷トランジスタへ出力信号成分をそれぞれ帰還するよう
になっている。

〔発明の効果〕

かかる構成を有する本発明によｆＫ：、対をなす駆動回
路ならびに能動負荷に対し、直接的１間接的に帰六；：
ががけられるため、低レベルｆｕｌｌの出力信号はよシ
低いレベルとさｔ＋、高１７ベルｆｒａｉｌの出力信号
はよシ高いレベルに増幅沁ねるため、総合的にきわめて
高い増幅度が摺られる。

〔発明の実施例〕

以下１本発明による実施例を四面に恭づいて詳述する。

第５図にその実施例を示す。第５（ソ１において、一方
の増幅回路は１１ヂヤネル形の第１％１Ｑｌ）ランジス
タＱｎ＋　および第一２　％動トランジスタＱ、　ｎ　
２とＰ’／・ヤネル形の負荷トランジスタＱ、ｐ＋　の
直列回路よりなる。他方の増幅回路は）１チヤネル形の
第３駆動トランジスタＱ、ｎ３および第弘Ｕｌ＜　Ｉ！
Ｉ　トランジスタＱ、ｎ４　とＰジャネル形の負荷トラ
ンジスタＱ、ｐｔの直列回路よりなる。力お、各トラン
ジスタは絶縁ゲート形ＭＯ８Ｉ′ｒＥＴがｆｌ−セ用さ
Ｊ′１．る。

トランジスタＱｎ＋　　とＱｎ３のソースは共通接続と
ネれ、共通ソース軍５位設定用トランジスタ（Ｎチャネ
ル形）Ｑ、ｎ５を介して電源電位Ｖθ８に接続されてい
る３、φＬは前述の通り本回路の活生化のための制御信
号である。トランジスタＱｎ２のゲートはトランジスタ
Ｃｔｐ２　とＱ、ｎ４　との接続点す力わち出力端りに
接続されてその出力信号ＶＤが帰還され、トランジスタ
Ｑｎ、のゲートはトランジスタＱ、ｐｌ　　とＱｎ２と
の接続点、すなわち出力端五に接続されてその出力信号
Ｖ石が帰還される。さらに、一方の負荷トランジスタＱ
ｐ＋のゲートはトランジスタＱｎｘとＱｎ、との接続点
に接続され、トランジスタＱｎ３　とＱｎ４の出力信号
に対応する成分が負荷に帰漫、され、他方の負荷トラン
ジスタＱ、ｐ２のゲートはトランジスタＱｎｔとＱ、ｎ
２　　との接続点に接続されトランジスタＱｎ＋とＱｎ
、の出力何月に対応する成分が負荷に帰還嘔れる。

以上の構成において、人力信号電圧ＶθとＶ門とのＦｉ
　４ｋをＶ　ｓ　’＞　Ｖ　ｓとすると、各トランジス
タＱｎｌ　〜Ｑｎ４　　＃　ＱＰ＋　　＋　Ｑｌ）２の
コンダクタンスは ａ　Ｉ’ｌ、　’＞ａ　ｎ、　　　＝−＝　（，２＋（
１ｎ　２　）Ｏｎ、　４　　　・・・・　（３）ＦＴ’
ｐ　１　　（（＋　ｐ　２　　　　・・・・・　（／１
．）の［−１係となる。（，２）式は入力信号直圧Ｖ　
ｉ３とＶｅとの差によって生じ、（３）式は出力信号成
分Ｘ７’　］）とＶ五との差によって生じ、（ｌ／−）
式は各駆動トランジスタの接続点における電圧、すなわ
ち先に述べた直列する駆動トランジスタの出力何月に対
応する成分の電位差により生じたものでに、る。信゛い
換えると駆動トランジスタＱｎ１ｔとＱ、ｎ２．および
躯ｍ’Ｊ）ランジスクＱ、ｎ３　　とＱｎｔからの増＠
芒れた帰焉１イｔ１号れよる結果４１じたものである。

上記し）〜（ｑ）式かられ力４るように、本回路は低レ
ベル出力信号Ｖ石と高レベル出力＠Ｅ’　Ｖ　Ｄに対し
。

直列するｇ＜￥、ｌｌ用Ｎヂャネル形トランジスタおよ
び負荷用Ｐチャネル形トランジスタはともに同じ一位変
化方向に伴１くため、低レベルの出力何月ｖ五はより低
いレベルへ、高し・ベル出力ｆ、月ｖ１）　（Ｃ１）よ
シ高いレベルへと降圧あるいは昇圧されることとなシ、
その結果高僧＋ｌｖ；爪がイ（ｔら才Ｉる・ここで、人
力ｍ号ｍ；圧ＶＳとＶｓとの差高圧Δｖ　ｓ　（＝　ｌ
　ｖｓ−？＋−１）に対する出力直圧ＶＤとｙＥとの差
ｔ４＋’、圧Δｙｎ（−ｌｙｎ−ｙｉ’＊’ｌ）の関係
を第７図に示す。なお、入力化＋３電６圧ＶθとＶ門の
差だけ゛ひなく、各信号Ｖ日、Ｖｅそのものの大きさに
よっても出力信号電圧Ｖ　ｌ）　、　Ｖ　Ｄの大きさ、
したがってその差゛電圧ΔＶＤも変化するが、ここでは
人力４Ｍ号洩圧Ｖｓと■１をλつの電？７ｇ＋　１’ｆ
Ｊ、位Ｖ　ＴＩ　ＤとＶｓｅの中間電位、−１（ＶＤＤ
＋Ｖ８Ｂ）を中心としてそこから変化させた場合の出力
電位差を示すものとする。′＄７図かられかるように。

従来の回路（ｊ、ｃｆ　１例Ｑ）、第コ例Ｑ）、第３例
■）に比べて本回路の例■の増幅度が大きいことがわか
る。つまり、増幅度が犬であるということは第７図のＩ
砕付図においてΔＶｓがＯｖ伺辺、（ずｌわち。

微小な人力信号差）におけるΔＶ　ｉ）の傾きが大きい
ということだからである。

このように、本回路においてはセンス増幅回路の一方の
出力信号のみならず双方の出力信号が互いに直接的、間
接的に帰還信号による影響を与え。

るため、高僧輔ｊ〆を仕ることかできる。その増幅Ｋｒ
は従味のものに比べ−Ｃ約、、！倍以−）−１）ること
かできる。その結果、本回路を→？ンス増幅器と（〜で
用いた場合、スタテイ・ツクＲＡＭの＋１１合では一対
のピノ）　ｆｌ、９出力Ｂ　Ｌ　、　Ｄ　Ｌの差は従来
に」」−べて約乏ノ イ”？　Ｐ’；：あればよく、したがってセンス時間は
短かくてもよくなり、全体としての１７ｉみ出しアクセ
ス時間を短縮することが可能と々る。

第６図（ｒｔ本発明の応用例をカーミ１．た回路であり
、ｌに；＋ｆ＞ソースｍ（ψ、μ？定川のト用ンジスタ
Ｑｎ、を省略し、トランジスタＱｎ　Ｈ＋　Ｑ、　＋１
　、ｌのソースを直接的に９ｔ　１３．位Ｖｒ３ｎに接
続したものでｋ）る。このように、トランジスタＱｎＲ
を・汁ノり除き、差動増幅化しなくても本発明の回路は
ブｌ−１分な増幅１ヰを有す不ために実用に供すること
ができる。なお、トランジスタＱｎ５を省略することに
よる効ツ、は直接的には制御信号φｂが不すリとなるこ
とであるが、大きく１・よ常時活性状態を保ｒｌｌ（反
目Ｊハげならないようなセット増幅回路としても本発明
の回路を利用できる点に優れた効果がある。

【図面の簡単な説明】

第１図はメモリセルの＠；ｅみ出し回路にお（ハ）るセ
ンス増幅器の相対位置を示す回路図、 第２図〜第Ｖ図は従来の差動増幅回路の第１〜第３の例
を示す回路図、 第５図は本２Ｊ、１明による差動増幅回路の実施例を示
す回路図、 第を図は本発明の応用例を示す回路図。 第７図は本発明による差動増幅１回路と従来例との増幅
度特性の比較を示す特性図である。 Ｑｎ＋　・・Ｎチャネル形第１駆動トランジスタ、Ｑｎ
２・・・Ｎチャネル形相λ駆動トランジスタ。 Ｑｎｓ　　・・Ｎチャネル形相３駆Ｍ＋　トランジスタ
。 Ｑｎ４・・Ｎチャネル形相グｗ動トランジスタ、Ｑ、　
’９ｓ　　、Ｑ　ｐｗ・・・Ｐチャネル形負荷トランジ
スタ。 出願人代理人　　猪　　股　　　　　消１の ４ 〉　　　← 〉 く

Claims (1)

1. 【特許請求の範囲】 １、負荷としてトランジスタが用いられ対称的に一対で
   設けられたλつの駆動回路を有し、λつの入力信号を増
   幅して出力信号を得るセンス増幅回路であって、 前記一方の負荷トランジスタのゲートに他方の増幅回路
   の出力信号成分を、前記他方の負荷トランジスタのゲー
   トに一方の増ＩＫ回路の出力信号成分をそれぞれ帰還す
   る帰還回路が前記各ゲートに接続されていることを特徴
   とするセンス増幅回路。 １、特許請求の範囲第１項記載の回路において。 一対の増幅回路は、第１導電形の第１および第λの駆動
   トランジスタと第、２導電形の負荷トランジスタからな
   る直列回路が対称的に設けられて構成されることを特徴
   とするセンス増幅回路。 ３、特許請求の範囲第２項記載の回路において、帰還回
   路は、一方の第１ｇ（動トランジスタと第、２駆動トラ
   ンジスタとの接続点と他方の負荷トランジスタのゲート
   とが接続さオｔ、かつ、他方の第１駆ｍυトランジスタ
   とｇ（＜　、ｚ　Ｈｘ　ｌｉ＋　トランジスタとの接続
   点と一方の負荷トランジスタのゲートとが接続されるこ
   とにより構成されることを特徴とするセンス増幅回路。 ≠、特許請求の範囲第、２項または第３項記載の回路に
   おいて、一対の両Ｍ／ｌｐ動トランジスタの共通ンース
   端子は当該共通ソース端子に共通ソース電位を与えるた
   めのトランジスタを介して負の電源電位に接続されてい
   ることを特徴とするセンス増幅回路。 夕、特許請求の範囲第２項才たけ第３項Ｗ１２載の回路
   において、一対の両車１駆動トランジスタの共通ソース
   端子は負の電源電位に接Ｆ１；されていることを特徴と
   するセンス増幅回路。