JPS5929907B2

JPS5929907B2 - 演算装置

Info

Publication number: JPS5929907B2
Application number: JP9795675A
Authority: JP
Inventors: 章文井手
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1975-08-11
Filing date: 1975-08-11
Publication date: 1984-07-24
Also published as: JPS5221741A

Description

【発明の詳細な説明】本発明は非線形の演算装置に関する。

一般に増幅器等を使用する場合、入出力特性がリニアで
ある増幅器等が使用されることが多いが、一方演算器や
補正装置を作成する時には入出力特性が非線形である増
幅器が必要となることが往々にして生ずる。

非線形の系の一般的な形としては、出力が入力に対して
ベキの関係にあるもの、または対数の関係にあるもの、
あるいは累乗の関係にあるもの、もしくは逆比例の関係
にあるもの等がある。

今、演算特性が非線形となる場合の演算装置を作成する
場合、従来使用されている方法の一例を第１図および第
２図について説明する。

第１図において横軸は入力信号の電圧Ｖｉｓ縦軸は出力
信号の電圧Ｖｏを各々示し、曲線１は今必要としている
演算器の非線形の演算特性であり折線２は第２図に示し
た従来の方法により得られる演算特性である。

第２図は第１図の曲線１なる特性に近似した特性を有す
る系を作成する方法の一従来例をブロック図で示したも
のである。

第２図において、３は入力抵抗器、４は利得が負でその
絶対値が非常に大きい演算増幅器、５は帰還抵抗器、６
は帰還抵抗器５の抵抗値を制御する抵抗値制御器、γは
加算器、８は定電圧源、９は入力端子、１０は出力端子
である。

入力信号を入力端子９に加え、入力抵抗器３を介して演
算増幅器４に印加する。

演算増幅器４の出力は帰還抵抗器５と抵抗値制御器６に
加えられ、演算増幅器４の出力電圧の大きさにより帰還
抵抗器５の抵抗値が制御される。

一方、演算増幅器４からの出力は加算器７に加えられ、
定電圧源８から加算器７に印加された電圧が加算されて
出力信号が出力端子１０に現われる。

このように入出力特性が第１図の曲線１に近似した折線
２で表わされる系を得る。

第１図からも明らかな通り、第２図に示した従来例では
帰還抵抗器５の抵抗値を段階的に変化させている為に入
出力特性をなめらかな曲線にすることは不可能であり、
正確な演算装置を作成出来ない。

又、帰還抵抗器５の抵抗値を正確に制御するのは可成り
面到であり、一度設定された特性は容易には変更出来な
い。

一方、帰還抵抗器５の抵抗値を段階的に変化させる方法
ではなくて、抵抗値がその抵抗器に加わる電圧により変
化する非線形抵抗器、例えばバリスタ等を帰還抵抗器と
して使用すれば、入出力特性はなめらかな曲線にするこ
とは出来る。

しかし、入出力特性の形は使用する非線形抵抗器に依存
するところが犬であり、得られる入出力特性の形はある
程度制限されてしまう。

本発明は上記の欠点をなくし、演算特性が逆比例、すな
わち入力信号の電圧をＶｉ（ボルト）、出力信号の電圧
をＶｏ（ボルト）、Ａ、ＢおよびＣを定数としてなる演算特性を有する演算装置を提供するものである。

以下本発明の一実施例を図面に基づいて説明する。

第３図において１１は発振器、１２は電荷転送素子、１
３はｐ波器、１４は電圧制御発振器、１５はクロック信
号発生器、１６は位相比較器、ＩＴは入力端子、１８は
出力端子である。

入力信号は入力端子１７に加えられて電圧制御発振器１
４の発振周波数を制御し、その出力信号はクロック信号
発生器１５に印加されて所定のりランク波形が作成され
、電荷転送素子１２を駆動するりランク信号として電荷
転送素子１２に供給される。

一方、発振器１１で作成された一定周波数の信号は電荷
転送素子１２中を通過してｐ波器１３に加えられ、不要
な周波数成分は除去されて位相比較器１６へ供給される
。

位相比較器１６において、ｒ波器１３からの信号と発振
器１１からの信号との間の位相比較が行なわれ両者の位
相差によって決定される出力信号が出力端子１８に現わ
れる。

今、第３図の電荷転送素子１２の段数をＮ、クロック信
号の周波数をｆＣｐ（ヘルツ）、発振器１１で発振さ
れた信号が電荷転送素子１２を通過する際に受ける遅延
時間をＴ（秒）とすると、遅延時間Ｔはで示される。

ただし電荷転送素子の駆動方法によＮＩＮす（５０）式の右辺は−・−１□・−・・・とｆｃｐ
３ｆｃｐ４なる。

一方入力端子１７に加わる入力信号の電圧をＶｉ（ボ
ルト）、電圧制御発振器１４の発振周波数をｆｖ（ヘル
ツ）、入力信号の電圧Ｖｉが零の時の電圧制御発振器１
４の発振周波数をＦｏ（ヘルツ）、およびある一定系数
Ｋｖ（１／ボルト）とした場合に、電圧制御発振器１４
が、その発振特性がｆｖ−ｐｏ（１＋Ｋｙ・Ｖｔ）・”−（５１
）を満足する範囲内で使用されておれば、（５０）式お
よび（５１）式より遅延時間Ｔを入力信号の電圧Ｖｉで
表わすと、ｆｃｐとｆｖは等しいのでとなる。

一方発振器１１の発振周波数をｆｓ（ヘルツ）とすれば
、発振器１１で発生した信号が電荷転送素子１２を通過
するこ゛とにより生ずる遅れ位相角φ（ラジアン）は φ＝２π・ｆｓ−Ｔ・・・・・・（５３）
である。

（５２）式及び（５３）式より遅れ位相角φを入力信号
の電圧Ｖｉで表わすととなる。

位相比較器１６は、出力信号すなわち位相差信号の電圧
をＶｏ（ボルト）、利得をＫｐ（ボルト／ラジアン）、
定電圧をＶｐ（ボルト）とした場合、一般にはＶｏ＝Ｋｐ・φ十ｖｐ・・・・・・（５５）なる位相比
較特性を有する。

（５４）式および（５５）式より出力端子１８に発生す
る出力信号すなわちＶｏを入力信号の電圧Ｖｉで表わす
と、となる。

（５６）式においてｆｓｅＫｐ”ＮおよびＦｏは
各々定数であるからなる定数Ｋを（５６）式に代入すると、となり、（５８）式と（４９）式を比較すると、両者は
明らかに同じ形である。

従って（５８）式中のＫを（４９）式中のＡに、（５８
）式中のＫＶを（４９）式中のＢに、（５８）式中のＶ
ｐを（４９）式中のＣに各々等しく設定することにより
、（４９）式で示される演算特性に全く等しい演算特性
を有する正確な演算装置を得ることが出来る。

本実施例においては、定数には（５７）式からも明らか
な通りＦｏ、Ｎ、Ｋｐ、ｆｓの内のいづれかを変化させ
ることにより適尚な値に変更することは容易であり、又
、ＫＶも変更することは可能である。

従って定数に、ＫＶおよびＶｐの設定次第で（４９）式
のＡ、Ｂ及びＣに対応する値は変化出来て演算特性を自
由に決定あるいは変更することが可能である。

第４図では、横軸は入力電圧Ｖｉを、縦軸は出力電圧Ｖ
ｏを表わした場合の上述の定数Ｋ及びＫＶの設定の仕方
による演算特性の相違を示し、曲線２０はＫが正の定数でＫＶも正の定数、曲線１９は
Ｋが正の定数でＫｖは負の定数、曲線２１はＫが負の定
数でＫＶは正の定数、曲線２２はＫが負の定数でＫｖも
負の定数、の場合の各々の演算特性である。

第４図は定数Ｋ及びに■が正の定数であるか負の定数で
あるかによって生ずる相違を示したものであるが、符号
が不変であっても絶対値を変化させることにより演算特
性は当然変更可能である。

又、Ｖｐの設定の仕方によっても当然演算特性を変更出
来る。

又、第３図の入力端子１７への入力信号として第５図の
くり返し周期が電荷転送素子１２の遅延時間に対し十分
大なる波形２３で示されるノコギリ波を使用すると波形
２５で示される信号が得られる。

第５図においては、横軸は時間ｔを示し、縦軸は入力信
号の電圧Ｖｉ及び出力信号の電圧Ｖｏを各々示す。

波形２３の傾斜部２４は、時間をｔ（秒）、Ｐ及びＱを
定数、傾斜部２４の電圧をＶｌ（ボルト）とすると、Ｖ１＝Ｐ−１＋Ｑ・・・・・・（５９）
で示される。

ところが波形２・３を第３図の入力端子１７に印加する
と、出力端子１８に現われる波形は第５図の波形２５と
なり、波形２３における（５９）式で示される傾斜部２
４は曲線部２６となる。

曲線部２６の電圧をｖ２（ボルト）は（５８）式および
（５９）式より明らかにある定数Ｒ，ＳおよびＶを用い
るとで表わされる。

従って第３図で示した本発明の一実施例の入力信号とし
て、第５図における波形２３の様なノコギリ波を使用す
ると、（６０）式で表わされる曲線部を有する信号に変
換することが可能である。

なお、本実施例において遅延素子としては電荷転送素子
に限らず、クロック信号の周波数により遅延時間が制御
出来る素子であればよく、又、本実施例における電荷転
送素子とはＢＢＤ（ＢｕｃｋｅｔＢｒｉｇａｄｅＤｅｖｉｃｅ）、
ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ
）、コンデンサメモリ等を含む。

第６図はＢＢＤの一例を等価回路で示したものである。

第６図の２７．２８，２９，３０．３１はトランジスタ
、３２，３３，３４，３５はキャパシタで、各々トラン
ジスタとコレクタ間に接続されている。

３８および３９はクロック信号入力端子、３６は信号入
力端子、３７は出力端子である。

入力端子３６に加わった情報はクロック信号入力端子３
８および３９に加わったクロック信号に従って順次キャ
パシタ３２から３３，３４゜３５へと転送されて出力端
子３７へと伝わる。

なお、第６図に示した電荷転送素子を駆動するクロック
信号は第７図の波形４０および波形４１であり、各々ク
ロック信号入力端子３８及び３９へ加えられる。

第６図はバイポーラトランジスタで構成したＢＢＤを示
したが、ＦＥＴ等で構成されるＢＢＤもある。

当然のことながら上記のＢＢＤに限らずＣＯＤやコンデ
ンサメモリを第３図の電荷転送素子１２のかわりに使用
しても全く同様の効果を得ることが出来る。

又、第３図における発振器１１を矩形波発振器に、かつ
電荷転送素子１２をシフトレジスタに各容置きかえるこ
とも可能である。

すなわち第８図において４２は矩形波発振器、４３はシ
フトレジスタ、４４は位相比較器、４５は電圧制御発振
器、４６はクロック信号発生器、４７は入力端子、４８
は出力端子であり、矩形波発振器４２でローレベルとバ
イレベルのくり返し信号をシフトレジスタ４３に印加し
その出力を位相比較器４４に加える。

又、位相比較器４４には矩形波発振器４２で発振した矩
形波も加えて位相比較し、出力端子４８に出力信号を発
生させる。

一方入力端子４７に加をった入力信号で電圧制御発振器
４５を制御し、クロック信号発生器４６でクロック信号
を作成し、シフトレジスタ４３にクロック信号を供給す
る。

第８図の構成で第３図と同様の効果を得ることが出来る
。

なお、第８図においてシフトレジスタ４３の入力側にア
ナログ・デジタル変換器、出力側にデジタル・アナログ
変換器を挿入すれば、アナログ・デジタル変換器への入
力信号はアナログ信号で良いから４２で作成する波形は
矩形波にする必要はない。

以上の実施例より明らかな様に、本発明によれば（４９
）式で示される特性を有する演算装置が必要な場合（４
９）式で示される演算特性と全く等しい演算特性を有す
る演算装置を作成出来る。

しかも、正確な演算装置を得ることが可能であり、かつ
演算特性を変更するのも容易である。

【図面の簡単な説明】

第１図は非線形な一演算特性と従来例による演算特性を
示すグラフ、第２図は非線形に近似な演算特性を得るた
めの従来例を示すブロック図、第３図は本発明の一実施
例を示すブロック図、第４図り第３図の構成により得ら
れる演算特性を示すグラフ、第５図はノコギリ波を入力
した場合の入力波形と出力波形図、第６図はＢＢＤの一
例を等節回路で示した回路図、第１図は第６図のＢＢＤ
を、駆動するロック信号波形図、第８図はシフトレジス
タを使用した場合の別の実施例を示すブロック図である
。１１・・・・・・発振器、１２・・・・・・電荷転送素
子、１３・・・・・・Ｆ波器、１４・・・・・・電圧制
御発振器、１５・・・・・・クロック信号発生器、１６
・・・・・・位相比較器、１７・・・・・・入力端子、
１８・・・・・・出力端子、４２・・・・・・矩形波発
振器、４３・・・・・・シフトレジスタ、４４・・・・
・・位相比較器、４５・・・・・・電圧制御発振器、４
６・・・・・・クロック信号発生器、４７・・・・・・
入力端子、４８・・・・・・出力端子。

Claims

【特許請求の範囲】

１発振器と、この発振器出力を入力とする電荷転送素
子またはシフトレジスタと、入力信号により発振周波数
が変化する電圧制御発振器と、この電圧制御発振器の出
力を入力として前記電荷転送素子またはシフトレジスタ
のクロック信号を発生するクロック信号発生回路と、前
記電荷転送素子を通過した信号または前記シフトレジス
タを通過した信号をろ波器で不要成分を除去した信号と
前記発振器で作成した信号とを位相比較する位相比較回
路とを設け、この位相比較回路出力の位相差信号を出力
信号とした演算装置。