JPS5928296B2 - 電流スイツチ論理回路 - Google Patents
電流スイツチ論理回路Info
- Publication number
- JPS5928296B2 JPS5928296B2 JP54104178A JP10417879A JPS5928296B2 JP S5928296 B2 JPS5928296 B2 JP S5928296B2 JP 54104178 A JP54104178 A JP 54104178A JP 10417879 A JP10417879 A JP 10417879A JP S5928296 B2 JPS5928296 B2 JP S5928296B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- transistors
- current switch
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/661—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
- H03K17/662—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は電流スイッチ回路に関し、より具体的には2つ
の電流スイッチ回路を使用するブツシュ・プル、スイッ
チに関する。
の電流スイッチ回路を使用するブツシュ・プル、スイッ
チに関する。
本発明は2値スイツチを必要とするディジタル・コンピ
ュータその他のLSI分野において論理機能を実行する
ためのスイッチング回路に関する。
ュータその他のLSI分野において論理機能を実行する
ためのスイッチング回路に関する。
スイッチング回路を使用するディジタル・コンピュータ
その他の論理システムの能力は回路のスイッチング速度
に大きく依存する。
その他の論理システムの能力は回路のスイッチング速度
に大きく依存する。
このことは、計算及びデータ処理のために所与の時間内
に非常に多数のスイッチング動作をしなければならない
ことからも明らかである。
に非常に多数のスイッチング動作をしなければならない
ことからも明らかである。
従って、論理回路の分野においてはスイッチング速度の
速い回路の開発が望まれている。
速い回路の開発が望まれている。
この分野の従来技術として米国特許第2964652号
は基本的な電流スイッチを記載している。
は基本的な電流スイッチを記載している。
特定の応用を指向して性能を改善するためにこの基本的
な回路に対して種々の改良が加えられてきた。
な回路に対して種々の改良が加えられてきた。
たとえば、米国特許第3509363号、第37571
38号、第3509362号にそのような電流スイッチ
ング回路が記載されている。
38号、第3509362号にそのような電流スイッチ
ング回路が記載されている。
しかし、低電力で高速度且つ高論理性能の電流スイッチ
回路の開発に対する要請が強い。
回路の開発に対する要請が強い。
従って、本発明の目的は高速ブツシュ・プル・スイッチ
を形成する2つの電流スイッチ回路を使用する改良され
たスイッチング回路を提供することである。
を形成する2つの電流スイッチ回路を使用する改良され
たスイッチング回路を提供することである。
本発明のもう1つの目的は、ブツシュ・プル動作に適し
た電流スイッチング回路を提供することである。
た電流スイッチング回路を提供することである。
本発明の目的は標準的な電流スイッチ回路に比べて優れ
た性能を有し良好な論理能力を有する電流スイッチ回路
を提供することである。
た性能を有し良好な論理能力を有する電流スイッチ回路
を提供することである。
次に図面を参照して本発明の詳細な説明する。
図のスイッチ回路10はNPN)ランジスタ1214を
含む第2電流スイツチ回路及びNPNトランジスタ16
.18を含む第2電流スイッチ回路を備えている。
含む第2電流スイツチ回路及びNPNトランジスタ16
.18を含む第2電流スイッチ回路を備えている。
この2つのスイッチ回路は入力節点20及び出力節点2
2.24の間でブツシュ・プル・スイッチング動作をす
るように相互接続されている。
2.24の間でブツシュ・プル・スイッチング動作をす
るように相互接続されている。
図面の回路では節点51が正電源に接続されている。
第2電流スイツチの左の電流路におけるエミッタ・フォ
ロワ・トランジスタ26のコレクタに節点51は電気的
に接続されている。
ロワ・トランジスタ26のコレクタに節点51は電気的
に接続されている。
トランジスタ26のエミッタは出力節点22及びトラン
ジスタ16のコレクタに接続されている。
ジスタ16のコレクタに接続されている。
トランジスタ16のエミッタはトランジスタ18のエミ
ッタと共通の節点52に接続されている。
ッタと共通の節点52に接続されている。
節点52に接続されている抵抗器55の他端は負の電源
に接続するための節点57に電気的に接続されている。
に接続するための節点57に電気的に接続されている。
類似の態様で節点51はエミッタ・フォロワ・トランジ
スタ28のコレクタに接続されている。
スタ28のコレクタに接続されている。
トランジスタ28のエミッタは出力節点24及びトラン
ジスタ18のコレクタに接続されている。
ジスタ18のコレクタに接続されている。
節点51はその他端がトランジスタ12のコレクタ及び
トランジスタ26のベースに接続されている抵抗器60
の一端に接続されている。
トランジスタ26のベースに接続されている抵抗器60
の一端に接続されている。
トランジスタ12のエミッタは周知の態様でトランジス
タ14のエミッタに直接接続され、同様にトランジスタ
16のベースに接続されている。
タ14のエミッタに直接接続され、同様にトランジスタ
16のベースに接続されている。
図面の他方の側において節点51はその他端がトランジ
スタ28のベース及びトランジスタ14のコレクタに接
続された抵抗器61の一端に接続される。
スタ28のベース及びトランジスタ14のコレクタに接
続された抵抗器61の一端に接続される。
トランジスタ14のベースは接地され、エミッタは電圧
基準として作用するトランジスタ29のコレクタに接続
されている。
基準として作用するトランジスタ29のコレクタに接続
されている。
トランジスタ29のベースはトランジスタ18のベース
及び節点58に接続されている。
及び節点58に接続されている。
節点58は基準として作用する負電圧源に接続される。
トランジスタ29のエミッタはその他端が節点57に接
続されている抵抗器56の一端に接続されている。
続されている抵抗器56の一端に接続されている。
次に回路動作を説明すると、入力節点20に正の信号が
印加される時、従来通りの電流スイッチング動作でトラ
ンジスタ12がターンオンしトランジスタ14がターン
オフする。
印加される時、従来通りの電流スイッチング動作でトラ
ンジスタ12がターンオンしトランジスタ14がターン
オフする。
トランジスタ12が導通ずる時エミッタ・フォロワ26
のベース入力がより負になりエミッタ・フォロワがカッ
トオフする。
のベース入力がより負になりエミッタ・フォロワがカッ
トオフする。
一方、トランジスタ14が非導通になるのでエミッタ・
フォロワ・トランジスタ28・ の入力が上昇しトラン
ジスタ28のエミッタから電流が負荷に流れる。
フォロワ・トランジスタ28・ の入力が上昇しトラン
ジスタ28のエミッタから電流が負荷に流れる。
同時に、トランジスタ12がターンオンする時電流スイ
ッチ動作でトランジスタ16もターンオンしトランジス
タ18がターンオフする。
ッチ動作でトランジスタ16もターンオンしトランジス
タ18がターンオフする。
従って電流が負荷からトランジスタ16に流れ、ブツシ
ュ・プル動作が完成する。
ュ・プル動作が完成する。
トランジスタ12の入力が負になる時、回路は逆の態様
で動作する。
で動作する。
トランジスタ12及び16はカットオフされトランジス
タ14及び18は導通ずる。
タ14及び18は導通ずる。
トランジスタ26が導通して負荷に電流を流し、トラン
ジスタ28がついにはシャット・オフするので電流は負
荷からトランジスタ18のコレクタに流れる。
ジスタ28がついにはシャット・オフするので電流は負
荷からトランジスタ18のコレクタに流れる。
以上に説明した回路は通常の電流スイッチ回路に比べる
と高速度スイッチング性能を提供し、良好な論理機能を
維持する。
と高速度スイッチング性能を提供し、良好な論理機能を
維持する。
性能の改善はすべての負荷について一定であり、これは
トランジスタ16.18を付勢する信号が入力信号が節
点に印加されるのとほとんど同時にこれらのトランジス
タのベースに印加されることによると考えられる。
トランジスタ16.18を付勢する信号が入力信号が節
点に印加されるのとほとんど同時にこれらのトランジス
タのベースに印加されることによると考えられる。
この入力信号はカスケード接続された2つのエミッタ・
フォロワによって駆動される(1つのエミッタ・フォロ
ワがトランジスタ12の入力となる)。
フォロワによって駆動される(1つのエミッタ・フォロ
ワがトランジスタ12の入力となる)。
これによってベース入力インピーダンスが低くなり回路
速度が改善される。
速度が改善される。
もう1つの利点が2つの電流スイッチを使用することに
よって得られる。
よって得られる。
入力信号が正に転位すると(結果的に従来の電流スイッ
チ・エミッタ・フォロワの抵抗器に代る)トランジスタ
18がシャット・オフしオフのままになる。
チ・エミッタ・フォロワの抵抗器に代る)トランジスタ
18がシャット・オフしオフのままになる。
従って、エミッタ・フォロワによって供給される全電流
が線路及びベース負荷を充電するのに使用される。
が線路及びベース負荷を充電するのに使用される。
一方、負の転位中に、このトランジスタはオンにスイッ
チされ電流シンクとして作用する。
チされ電流シンクとして作用する。
従つて線路及びベース負荷は抵抗器のインピーダンスを
通って放電しない。
通って放電しない。
これにより回路の速度が上る。
これらの利点は回路中の素子数の増加を相殺し高速スイ
ッチングの用途に有用である。
ッチングの用途に有用である。
トランジスタ16のベースにおける入力キャパシタンス
によってトランジスタ12のコレクタに負のオーバーシ
ュートが生じる傾向がありうる。
によってトランジスタ12のコレクタに負のオーバーシ
ュートが生じる傾向がありうる。
所望の場合は、その点で電圧をクランプするために抵抗
器60と並列にショットキ・バリア・ダイオードを接続
し、前記のオーバーシュートを防止することができる。
器60と並列にショットキ・バリア・ダイオードを接続
し、前記のオーバーシュートを防止することができる。
図面は本発明の実施例の回路図である。
12・・・・・・第1トランジスタ、14・・・・・・
第2トランジスタ、16・・・・・・第3トランジスタ
、18・・・・・・第4トランジスタ。
第2トランジスタ、16・・・・・・第3トランジスタ
、18・・・・・・第4トランジスタ。
Claims (1)
- 1 エミッタが共通接続されコレクタが各々対応する抵
抗を介して第1電源に接続された第1及び第2トランジ
スタであって、前記第1トランジスタのベースが入力端
子に接続され前記第2トランジスタのベースが第1基準
電圧供給手段に接続されたものと、エミッタが共通接続
されて抵抗を介して第2電源に接続されコレクタが各々
対応する出力端子に接続された第3及び第4トランジス
タであって、前記第3トランジスタのベースが前記第1
トランジスタのエミッタに接続され前記第4トランジス
タのベースが第2基準電圧供給手段に接続されたものと
、前記第1及び第2トランジスタのエミッタ接続点と前
記第2電源との間に接続された第5トランジスタであっ
て、ベースが前記第2基準電圧供給手段に接続されたも
のと、エミッタが各々対応する前記出力端子に接続され
ベースが各々対応する前記第1.及び第2トランジスタ
のコレクタに接続されコレクタが前記第1電源に接続さ
れた第6及び第7トランジスタと、を含む電流スイッチ
論理回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US000000955551 | 1978-10-27 | ||
US05/955,551 US4286179A (en) | 1978-10-27 | 1978-10-27 | Push pull switch utilizing two current switch circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5560338A JPS5560338A (en) | 1980-05-07 |
JPS5928296B2 true JPS5928296B2 (ja) | 1984-07-12 |
Family
ID=25496980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54104178A Expired JPS5928296B2 (ja) | 1978-10-27 | 1979-08-17 | 電流スイツチ論理回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4286179A (ja) |
JP (1) | JPS5928296B2 (ja) |
DE (1) | DE2933038A1 (ja) |
FR (1) | FR2440122A1 (ja) |
GB (1) | GB2032718B (ja) |
IT (1) | IT1165311B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1157089B (it) * | 1982-11-24 | 1987-02-11 | Cselt Centro Studi Lab Telecom | Circuito a bassa dissipazione per il pilotaggio di linee di trasmissione di segnali numerici ad alta velocita |
US4551638A (en) * | 1983-12-19 | 1985-11-05 | Advanced Micro Devices, Inc. | ECL Gate with switched load current source |
JPS60134651A (ja) * | 1983-12-23 | 1985-07-17 | Fujitsu Ltd | 差動信号ドライバ |
US4795916A (en) * | 1987-01-23 | 1989-01-03 | The Grass Valley Group, Inc. | Low power differential ECL line driver |
US4840511A (en) * | 1987-08-10 | 1989-06-20 | The Mennen Company | Elongated roll-on applicator package with resilient liner |
US4806796A (en) * | 1988-03-28 | 1989-02-21 | Motorola, Inc. | Active load for emitter coupled logic gate |
US5291075A (en) * | 1990-10-01 | 1994-03-01 | Motorola, Inc. | Fault detection circuit |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2964652A (en) * | 1956-11-15 | 1960-12-13 | Ibm | Transistor switching circuits |
US3509363A (en) * | 1965-10-14 | 1970-04-28 | Ibm | Logic switch with active feedback network |
US3509362A (en) * | 1966-08-19 | 1970-04-28 | Rca Corp | Switching circuit |
US3505539A (en) * | 1966-09-01 | 1970-04-07 | Ibm | Low noise gated d.c. amplifier |
US3523194A (en) * | 1967-03-31 | 1970-08-04 | Rca Corp | Current mode circuit |
US3770394A (en) * | 1970-09-14 | 1973-11-06 | Crucible Inc | Stainless steel tubing with a maximum titanium to carbon ratio of 6 |
US3757138A (en) * | 1972-05-04 | 1973-09-04 | Ibm | Push pull line driver circuit |
US3778640A (en) * | 1972-07-03 | 1973-12-11 | Ibm | Signal voltage level translating circuit |
US4014007A (en) * | 1975-01-21 | 1977-03-22 | Siemens Aktiengesellschaft | Circuit arrangement for placing information in a programmable ecl read only memory |
US4032801A (en) * | 1975-10-10 | 1977-06-28 | Honeywell Inc. | Electromagnetic radiation intensity comparator apparatus |
US4039867A (en) * | 1976-06-24 | 1977-08-02 | Ibm Corporation | Current switch circuit having an active load |
-
1978
- 1978-10-27 US US05/955,551 patent/US4286179A/en not_active Expired - Lifetime
-
1979
- 1979-08-16 DE DE19792933038 patent/DE2933038A1/de active Granted
- 1979-08-17 JP JP54104178A patent/JPS5928296B2/ja not_active Expired
- 1979-09-04 FR FR7922716A patent/FR2440122A1/fr active Granted
- 1979-09-18 GB GB7932352A patent/GB2032718B/en not_active Expired
- 1979-09-20 IT IT25849/79A patent/IT1165311B/it active
Also Published As
Publication number | Publication date |
---|---|
IT7925849A0 (it) | 1979-09-20 |
GB2032718B (en) | 1983-02-16 |
US4286179A (en) | 1981-08-25 |
DE2933038C2 (ja) | 1988-02-25 |
JPS5560338A (en) | 1980-05-07 |
FR2440122B1 (ja) | 1984-01-06 |
GB2032718A (en) | 1980-05-08 |
FR2440122A1 (fr) | 1980-05-23 |
DE2933038A1 (de) | 1980-05-08 |
IT1165311B (it) | 1987-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0026051B1 (en) | A fundamental logic circuit | |
GB1589414A (en) | Fet driver circuits | |
JPH0261817B2 (ja) | ||
EP0028293B1 (en) | Complementary transistor emitter follower circuit | |
JP2743401B2 (ja) | Ecl回路 | |
US3473047A (en) | High speed digital logic circuit having non-saturating output transistor | |
JPS5928296B2 (ja) | 電流スイツチ論理回路 | |
US3124758A (en) | Transistor switching circuit responsive in push-pull | |
US4536665A (en) | Circuit for converting two balanced ECL level signals into an inverted TTL level signal | |
US4839540A (en) | Tri-state output circuit | |
EP0028292B1 (en) | All-npn transistor driver and logic circuit | |
JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
NL8205034A (nl) | Verbeteringen van of betrekking hebbende op drie-status logische ketens. | |
JPH02248117A (ja) | 高速度のスイッチング速度を有するttlコンパチブル出力回路 | |
US2861199A (en) | Latch circuits | |
JPS61157115A (ja) | 「シユートスルー」電流抑制手段を具備したcmos | |
JPH05335917A (ja) | トランスファーゲート及びこれを用いたダイナミック型分周回路 | |
US3474261A (en) | Low voltage-low power multivibrator | |
US3289009A (en) | Switching circuits employing surface potential controlled semiconductor devices | |
US3116425A (en) | Bistable stages having negative resistance diodes and inductors | |
JP2586601B2 (ja) | カレントミラー回路 | |
JPH0259652B2 (ja) | ||
US3459973A (en) | High-speed binary counter | |
US3200257A (en) | Tunnel diode switching circuit | |
US3612913A (en) | Digital circuit |