[go: up one dir, main page]

JPS5925579A - Dc-dc converting circuit - Google Patents

Dc-dc converting circuit

Info

Publication number
JPS5925579A
JPS5925579A JP13236582A JP13236582A JPS5925579A JP S5925579 A JPS5925579 A JP S5925579A JP 13236582 A JP13236582 A JP 13236582A JP 13236582 A JP13236582 A JP 13236582A JP S5925579 A JPS5925579 A JP S5925579A
Authority
JP
Japan
Prior art keywords
winding
primary winding
shielding layer
voltage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13236582A
Other languages
Japanese (ja)
Other versions
JPH0463628B2 (en
Inventor
Seiichi Yamano
誠一 山野
Haruo Ogiwara
荻原 春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13236582A priority Critical patent/JPS5925579A/en
Priority to US06/515,754 priority patent/US4507721A/en
Priority to EP83107388A priority patent/EP0100098B1/en
Priority to DE8383107388T priority patent/DE3374745D1/en
Publication of JPS5925579A publication Critical patent/JPS5925579A/en
Publication of JPH0463628B2 publication Critical patent/JPH0463628B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To reduce generation of the same phase mode switching noise by a method wherein an electrostatical shielding layer is arranged between a primary winding and a secondary winding, and a voltage induced on one side of the primary winding and a voltage induced on another side of the primary winding are negated. CONSTITUTION:The neutral point of the primary winding 27 of a transformer 26 is opened, and a switching element 25 is connected between the open terminals 44, 45 thereof to construct a negating means. Accordingly, the primary winding 27 is divided into windings 27a, 27b. The electrostatically shielding layer 46 is interposed between the primary winding 27 and the secondary winding 28, and the electrostatically shielding layer 46 thereof is connected to a terminal 19a on the secondary side constituting the zero electric potential point (stationary terminal) of the AC current of the secondary winding 28. A terminal 19b on the secondary side is also the stationary terminal, and the same effect is obtained even when the electrostatically shielding layer 46 is connected to the terminal 19b on the secondary side.

Description

【発明の詳細な説明】 この発明は直流電力をスイッチングしてトランスの1次
巻線へ供給し、そのトランスの2次巻線の出力を整流平
滑して直流出力を得るDC−DC変換回路に関し、特に
入出力間を高インピーダンスで分離し、しかも同相モー
ドスイッチング雑音の発生が少ない回路に係わる。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a DC-DC conversion circuit that switches DC power and supplies it to the primary winding of a transformer, rectifies and smoothes the output of the secondary winding of the transformer, and obtains a DC output. In particular, it relates to a circuit that separates input and output with high impedance and generates little common-mode switching noise.

〈背 景〉 この釉のDC−DC変換回路は例えばディジタル加入者
線伝送方式における加入者宅内側に設置されるディジタ
ル回線終端装置の電源として用いられる。即ち第1図に
示すように、加入者宅内側に設置されるディジタル回線
終端装置11は一般に局からの遠方給電によって動作す
るように構成され、ディジタル回線終端装置11に接続
された平衡形ケーブルの加入者線12上には、ディジタ
ル信号と給電直流電流とが重畳されている。加入者線1
2の他端は局内に引き込まれ、局内側のディジタル回線
終端装置(図示せず)に接続される。
<Background> This glazed DC-DC conversion circuit is used, for example, as a power source for a digital line termination device installed inside a subscriber's premises in a digital subscriber line transmission system. That is, as shown in FIG. 1, the digital line termination device 11 installed inside the subscriber's premises is generally configured to operate by distant power supply from the station, and the balanced type cable connected to the digital line termination device 11 is On the subscriber line 12, a digital signal and a feeding direct current are superimposed. subscriber line 1
The other end of 2 is led into the office and connected to a digital line termination device (not shown) inside the office.

加入者M12上のディジクル信号は装置11との接続点
13、)?ンス14を介してパルス伝送回路工5に入力
される。パルス伝送回路15は等化増幅回路、パルス送
信回路などから構成される。
The digital signal on subscriber M12 connects to device 11 at connection point 13,)? The signal is input to the pulse transmission circuit 5 via the pulse transmission circuit 14. The pulse transmission circuit 15 includes an equalization amplifier circuit, a pulse transmission circuit, and the like.

加入者線12上の給電直流電流は接続点13、電力分離
フィルタ16a、16bを介してDC−DCC変換回路
17ニ1 され、これら1次側18a 、18b間には例えば直流
電圧30Vが印加される。DC−1)C変換回路17で
はDC−DC変換を行い、DC−DC変換回路17の2
次側19a 、19b間には、例えば直流電圧5vを発
生する。ディジクル回線終端装置11の主要部あるいは
全体はDC−DCC変換回路170決 動作する。接続点13及びフィルタ16a,16bの接
続点とトランス14との間に挿入された直流阻止コンデ
ンサ21はトランス14に給電直流電流を流さないため
に設けている。電力分離フィルタ16a,16bは、直
流低インピーダンス、交流高インピーダンスとなるよう
に例えばコイルで構成されている。これuDc−DC変
換回路17の1次1i111 1 8 a 、 1 8
 b間の交流インピー1’ 7 スが低いため、ディジ
タル信号を短絡することを避けるためである。
The supplied DC current on the subscriber line 12 is passed through the connection point 13 and the power separation filters 16a and 16b to the DC-DCC conversion circuit 17, and a DC voltage of 30 V, for example, is applied between these primary sides 18a and 18b. Ru. DC-1) The C conversion circuit 17 performs DC-DC conversion.
For example, a DC voltage of 5V is generated between the next sides 19a and 19b. The main part or the entire digital line termination device 11 operates as a DC-DCC conversion circuit 170. A DC blocking capacitor 21 inserted between the connection point 13 and the connection point between the filters 16a and 16b and the transformer 14 is provided to prevent the supply DC current from flowing through the transformer 14. The power separation filters 16a and 16b are constructed of, for example, coils so as to have low impedance for direct current and high impedance for alternating current. The primary 1i111 1 8 a , 1 8 of this uDc-DC conversion circuit 17
This is to avoid short-circuiting the digital signals since the AC impedance 1' 7 between them is low.

さて、以上の構成のディジタル回線終端装置11の電源
であるDC−DC変換回路17に、従来構成のDC−D
C変換回路を適用する場合、以下の欠点が生じる。
Now, in the DC-DC converter circuit 17 which is the power source of the digital line termination device 11 having the above configuration, the DC-DC converter circuit 17 having the conventional configuration is used.
When applying the C conversion circuit, the following drawbacks occur.

(a)  D C − D C変換回路17の1次側と
2次側との間、すなわち、1次側18a及び2次側19
a間、或Fi1 次’M’lJ 1 8 b 及ヒ2次
側19b間KDCーDC変換回路17のスイッチングに
ともなうスイッチング雑音v1、いわゆる同相モードス
イッチング雑音が発生する。この同相モードスイッチン
グ雑音は、加入者線12及びディジタル回線終端装置1
1などによって決る不平衡減衰量に応じて差動モード雑
音に変換され、トランス1402次側22a 、22b
間に廻り込み、ディジタル信号の符号誤シの原因となる
。このため同相モードスイッチング雑音の発生を充分に
小さくする必要があるが、従来のDC−DC変換回路で
はこれを満足させることができなかった。
(a) Between the primary side and the secondary side of the DC-DC conversion circuit 17, that is, the primary side 18a and the secondary side 19
Switching noise v1, so-called common mode switching noise, occurs between a certain Fi1 order 'M'lJ 1 8 b and the secondary side 19b due to switching of the KDC-DC conversion circuit 17. This common mode switching noise is caused by the subscriber line 12 and the digital line termination device 1.
It is converted into differential mode noise according to the amount of unbalanced attenuation determined by
This can cause code errors in digital signals. For this reason, it is necessary to sufficiently reduce the generation of common mode switching noise, but conventional DC-DC conversion circuits have not been able to satisfy this requirement.

(b)  加入者線12上には、アナログ電話回線から
のインパルス性雑音等の各植縦雑音が誘導され、ディジ
タル信号の符号誤シの原因となるため、ディジタル回線
終端装置11の不平衡減衰量は充分に高くする必要があ
る。前記taJ項に記載した欠点を除去するため、第2
図に示すようにDC−DC変換回路17のスイッチング
周波数で充分に低インピーダンスの外付コンデンサ23
を、1次側18a及び2次側191L間(あるいは1次
側18b及び2次側19b間)に接続することによシ前
記同相モードスイッチング雑音を抑圧しているものがあ
る。しかし、このような構成とし、かつDC−DCC変
換回路170決 を低インピーダンスでアースに接続する場合、電力分離
フィルタ16a(ある込はz6b)用のコイルと外付コ
ンデンサ23とから縦回路に共振点を形成し、この共振
点においてディジタル回線終端回路11の不平衡減衰量
が極度に劣化し符号誤りを生じる。このため前記共振点
をパルス伝送帯帯域よシ充分に高い周波数とする必要が
あり、これには外付コンデン?23を除去し、DC−D
C変換回路17の1次側18a,18bと2次側19&
!19bとをトランス14のストレー容量程度の高イン
ピーダンスで分離することが必要である。
(b) Since vertical noise such as impulsive noise from the analog telephone line is induced onto the subscriber line 12 and causes code errors in digital signals, the unbalanced attenuation of the digital line termination device 11 is The amount needs to be high enough. In order to eliminate the drawbacks described in the taJ section, the second
As shown in the figure, an external capacitor 23 with sufficiently low impedance at the switching frequency of the DC-DC conversion circuit 17
Some devices suppress the common mode switching noise by connecting between the primary side 18a and the secondary side 191L (or between the primary side 18b and the secondary side 19b). However, if such a configuration is used and the DC-DCC conversion circuit 170 is connected to the ground with low impedance, resonance will occur in the vertical circuit from the coil for the power separation filter 16a (including Z6B) and the external capacitor 23. At this resonance point, the unbalanced attenuation of the digital line termination circuit 11 is extremely degraded, resulting in a code error. For this reason, it is necessary to set the resonance point at a frequency sufficiently higher than the pulse transmission band, and this requires an external capacitor. 23 and DC-D
The primary side 18a, 18b and the secondary side 19& of the C conversion circuit 17
! It is necessary to separate the transformer 19b from the transformer 19b with a high impedance equivalent to the stray capacitance of the transformer 14.

しかし、このようにすると従来の回路構成では前記(a
1項に記載した欠点が生じる。
However, in this case, in the conventional circuit configuration, the above (a
The disadvantages mentioned in section 1 arise.

以下これらの点について更に詳細に説明する。These points will be explained in more detail below.

第3図に従来のDC−DC変換回路の基本構成を示す。FIG. 3 shows the basic configuration of a conventional DC-DC conversion circuit.

直流電源24から1次側18a 、18bを通じて入力
された直流入力電圧E 1はスイッチ素子25のオン/
オフの繰返−し動作(以下スイッチングと呼ぶ)によυ
交番電圧(以下スイッチング電圧と呼ぶ)に変換され、
トランス26の1次巻線27の両端29.31間にはス
イッチング電圧elが生じる。このためトランス26の
2次巻線28の両端32.33間にはスイッチング電圧
e2が誘起される。このスイッチング電圧e2はダイオ
ード34で半波整流され、出力コンデンサ35で平滑さ
れ−、直流出力電圧E2が得られ、この直流出力は2次
側19a 、19bを通じて負荷36へ供給される。な
お1次巻IvlJ270両端29.31間に誘起される
スイッチング電圧e1と、2次巻線28の両端32.3
3間に誘起されるスイッチング電圧e2との比は、1次
巻線27と2次巻m28との巻線比によシ定まる。直流
電源260両端間に入力コンデンサ37\が接続され、
まだスイッチ素子25は例えばトランジスタであって、
このトランジスタ25は1次巻線27と直列に挿入され
、トランジスタ25のベース、エミッタ間に駆動回路3
8が接続されている。
The DC input voltage E1 input from the DC power supply 24 through the primary sides 18a and 18b turns on/off the switch element 25.
Due to repeated OFF operation (hereinafter referred to as switching), υ
It is converted into an alternating voltage (hereinafter referred to as switching voltage),
A switching voltage el is generated between both ends 29,31 of the primary winding 27 of the transformer 26. Therefore, a switching voltage e2 is induced between both ends 32 and 33 of the secondary winding 28 of the transformer 26. This switching voltage e2 is half-wave rectified by a diode 34 and smoothed by an output capacitor 35 to obtain a DC output voltage E2, which is supplied to a load 36 through secondary sides 19a and 19b. Note that the switching voltage e1 induced between both ends 29.31 of the primary winding IvlJ270 and the both ends 32.3 of the secondary winding 28
The ratio between the switching voltage e2 induced between the primary winding 27 and the secondary winding m28 is determined by the winding ratio between the primary winding 27 and the secondary winding m28. An input capacitor 37\ is connected between both ends of the DC power supply 260,
Still, the switch element 25 is, for example, a transistor,
This transistor 25 is inserted in series with the primary winding 27, and the drive circuit 3 is inserted between the base and emitter of the transistor 25.
8 are connected.

この第3図に示しだ従来のDC−DC変換回路では1次
側−2次側間、すなわち1次側18a12次側19a間
に大きなスイッチング電圧が発生する欠点があった。こ
れを同相モードスイッチング雑音と呼び、以下第4図を
用いて説明する。第4図は第3図に示したDC−DC変
換回路において、同相モードスイッチング雑音の発生機
構を交流成分に着目して示したものである。第4図中の
記号は第3図に順じ、el、effi、Vl及びv2は
任意の時点での各端子間のスイッチング電圧を、゛また
矢印は各電圧極性の相互関係を示す。スイッチ素子25
と電源24との接続点を1次側18b1ダイオード34
と出力コンデンサ41との接続点を2次側19bとして
いる。巻線端29.32間のコンデンサ42、巻線端3
1.33間のコンデンサ43はそれぞれ1次巻線27と
2次巻線28との間に分布するストレー容量を集中定数
回路で表わしたものである。スイッチ要素25.1次巻
線27、入力コンデンサ37よシなる閉回路を閉路Iと
名付け、1次巻M27.2次巻線28、コンデンサ42
.43よシなる閉回路を閉路■と、2次巻線28、ダイ
オード34、出力コンデンサ35よシなる閉回路を閉路
Iとそれぞれ呼ぶ。
The conventional DC-DC conversion circuit shown in FIG. 3 has a drawback that a large switching voltage is generated between the primary side and the secondary side, that is, between the primary side 18a and the secondary side 19a. This is called common mode switching noise, and will be explained below using FIG. 4. FIG. 4 shows the generation mechanism of common mode switching noise in the DC-DC conversion circuit shown in FIG. 3, focusing on the alternating current component. The symbols in FIG. 4 are the same as in FIG. 3, and el, effi, Vl, and v2 represent the switching voltages between the respective terminals at any given time, and the arrows represent the mutual relationship between the voltage polarities. Switch element 25
Connect the connection point with the power supply 24 to the primary side 18b1 diode 34
The connection point between the output capacitor 41 and the output capacitor 41 is the secondary side 19b. Capacitor 42 between winding ends 29 and 32, winding ends 3
Each of the capacitors 43 between 1.33 and 33 is a lumped constant circuit representing the stray capacitance distributed between the primary winding 27 and the secondary winding 28. The closed circuit consisting of the switch element 25, the primary winding 27, and the input capacitor 37 is named the closed circuit I, and the primary winding M27, the secondary winding 28, and the capacitor 42
.. The closed circuit consisting of the secondary winding 28, the diode 34, and the output capacitor 35 is called the closed circuit I.

第4図において、まず閉路Iに着目する。入力コンデン
サ37はスイッチング周波数成分に対しては短絡(充分
に低インピーダンス)であるからその両端にはスイッチ
ング電圧は発生しない。従ってキルヒホッフの電圧則か
らスイッチ素子250両端には1次巻線270両端29
.31間に誘起されるスイッチング電圧e1に等しい振
−のスイッチング電圧が逆位相で発生する。次に閉路間
に着目する。出力コンデンサ35はスイッチング周波数
成分に対しては短絡であるから、その両端にはスイッチ
ング電圧は発生しない。したがって、キルヒホッフの電
圧則からダイオード340両端には、2次巻線28の両
端32.33間に誘起されるスイッチング電圧e2に等
しい娠幅のスイッチング電圧が逆位相で発生する。
In FIG. 4, attention is first paid to cycle I. Since the input capacitor 37 is short-circuited (sufficiently low impedance) to the switching frequency component, no switching voltage is generated across it. Therefore, from Kirchhoff's voltage law, the primary winding 270 is connected to both ends of the switch element 250.
.. A switching voltage with an amplitude equal to the switching voltage e1 induced between 31 and 31 is generated in opposite phase. Next, we will focus on the closed circuits. Since the output capacitor 35 is short-circuited for the switching frequency component, no switching voltage is generated across it. Therefore, according to Kirchhoff's voltage law, a switching voltage with an amplitude equal to the switching voltage e2 induced between both ends 32 and 33 of the secondary winding 28 is generated in opposite phase across the diode 340.

次に閉路nに着目する。通常コンデンサ42゜43の容
量値はともに小さく、スイッチング周波数を含む高周波
域に亘シ充分に高いインピーダンスとなる。さて閉路■
において、コンデンサ42.43の両端に発生するスイ
ッチング電圧を各々Vl、V!とすると、キルヒホッフ
の電圧則から、V 1 +v s=e t −e tと
なる関係を満たす。また電圧v1とv2の比は各々のコ
ンデンサ42.43の容量値に反比例する。コンデンサ
42の両端に発生するスイッチング電圧v1は同相モー
ドスイッチング雑音である。以下閉路用部分の拡大図で
ある第5図を用いて説明する。第5図中の記号は第4図
に順する。コンデンサ42.43の容量値を01、Ct
とする。v、5図から同相モードスイッチング雑音の振
幅値v1は となシ、1次巻線27の両端に生じるスイッチング電圧
etと、2次巻線28の両端に誘起されるスイッチング
電圧e2との双方の影響から発生する。
Next, let's focus on the cycle n. Normally, the capacitance values of the capacitors 42 and 43 are both small, and the impedance is sufficiently high over a high frequency range including the switching frequency. Now, closed circuit ■
, the switching voltages generated across the capacitors 42 and 43 are Vl and V!, respectively. Then, from Kirchhoff's voltage law, the relationship of V 1 +v s = e t - e t is satisfied. Further, the ratio between voltages v1 and v2 is inversely proportional to the capacitance value of each capacitor 42,43. The switching voltage v1 generated across the capacitor 42 is common mode switching noise. The following description will be given with reference to FIG. 5, which is an enlarged view of the closed circuit portion. The symbols in FIG. 5 correspond to those in FIG. The capacitance value of capacitor 42.43 is 01, Ct
shall be. From Figure 5, the amplitude value v1 of the common mode switching noise is equal to both the switching voltage et generated across the primary winding 27 and the switching voltage e2 induced across the secondary winding 28. Arises from influence.

通常のD C−DC変換回路においてはe1\e2であ
る。このため1次側18a、18b−2次側19all
Qb間を高インピーダンスで分離し、かつ同相モードス
イッチング雑音の発生を少なくするためにはコンデンサ
43の容量値C2をコンデンサ42の容量値C1に対し
て充分に小さくする必要がある。しかしコンデンサ43
の容量値C!はトランスの1次巻線27.2次巻線28
及びコアの形状によって定ま)、容量値C2はあまシ小
さくできない。一方、コンデンサ42の容量値CIを大
きくすると(例えばコンデンサの外付により)、同相モ
ードスイッチング雑音は小さくなるが、1次側18a 
、 18 b、=−2次側19a、19b間が低インピ
ーダンスとなる。以上から1次f!11188 、18
 b−2次側19a、19b間を高インピーダンスで分
離し、かつ同相モードスイッチング雑音を低減化させる
ことは従来技術では困難であった。−例として第3図に
示した構成で直流入力電圧E1−30V、直流出力N、
 圧E ! = 5 V 、出力電力1w程度のDC−
DC変換回路においては、同相モードスイッチング雑音
はリップル成分で約10 Vpp程度生じる。但し、1
次、2次巻線の構成によりこの雑音値は微妙に異なって
くる。
In a normal DC-DC conversion circuit, it is e1\e2. Therefore, primary side 18a, 18b - secondary side 19all
In order to isolate Qb with high impedance and to reduce the occurrence of common mode switching noise, it is necessary to make the capacitance value C2 of the capacitor 43 sufficiently smaller than the capacitance value C1 of the capacitor 42. However, capacitor 43
The capacitance value C! is the primary winding 27 and secondary winding 28 of the transformer.
(and the shape of the core), the capacitance value C2 cannot be made small. On the other hand, if the capacitance value CI of the capacitor 42 is increased (for example, by externally attaching the capacitor), the common mode switching noise will be reduced, but the primary side 18a
, 18b, = -low impedance between the secondary sides 19a and 19b. From the above, the first order f! 11188, 18
It has been difficult in the prior art to isolate the b-secondary sides 19a and 19b with high impedance and to reduce common mode switching noise. - As an example, in the configuration shown in Fig. 3, the DC input voltage E1-30V, the DC output N,
Pressure E! = 5 V, output power of about 1 W DC-
In a DC conversion circuit, common mode switching noise is a ripple component of about 10 Vpp. However, 1
Next, this noise value differs slightly depending on the configuration of the secondary winding.

〈発明の概要〉 この発明の目的は、直流及びスイッチング周波数を含む
高周波域に亘91次側及び2次側間を高インピーダンス
で分離し、しかも同相モードスイッチング雑音の発生が
少ないoc−Dc沢換回路を提供することにある。
<Summary of the Invention> The object of the present invention is to provide an oc-DC converter which separates the primary side and the secondary side with high impedance over a high frequency range including direct current and switching frequencies, and which generates less common mode switching noise. The purpose is to provide circuits.

この発明によれば、1次巻線と2次巻線との間に靜in
!へい/ifが配され、この静電遮へい層は2次巻線の
静止端に接続され、かつ1次巻線の中点からみて、1次
巻線の一方の側に静電遮へい層に対して誘起される電圧
と、1次巻線の他方の側に静電遮へい層に対して誘起さ
れる電圧とが互いに等しく、かつ逆極性となる打消手段
が設けられる。
According to this invention, there is a silent insulator between the primary winding and the secondary winding.
! The electrostatic shielding layer is connected to the stationary end of the secondary winding, and the electrostatic shielding layer is connected to the static end of the secondary winding on one side of the primary winding when viewed from the midpoint of the primary winding. A canceling means is provided so that the voltage induced in the primary winding and the voltage induced in the electrostatic shielding layer on the other side of the primary winding are equal to each other and have opposite polarities.

〈第1実施例〉 第6図はこの発明の第1実施例を示し、第3図と対応す
る部分に同一符号を付けである。この実施例では1次巻
線27はその中点が開放され、その開放端44.45間
にスイッチ素子25が接続されて打消手段が構成される
。従って1次巻線27は巻線27a、27bに分割され
る。1次巻線27と2次巻線28との間には静電遮へい
層46が介在され、この静電壁へい層46は、2次巻線
28の交流的な零電位点(以下静止端と呼ぶ)である2
次側19aに接続されている。2次(111+ 19 
bも静止端であり、静電遮へい層46を2次側19bに
接続しても効果は同一である。このような構造をしてい
るから以下に説明するように1次側18a−2次側19
a間に発生するスイッチング電圧、すなわち同相モード
スイッチング雑音を低減化する作用がある。
<First Embodiment> FIG. 6 shows a first embodiment of the present invention, in which parts corresponding to those in FIG. 3 are given the same reference numerals. In this embodiment, the primary winding 27 is open at its midpoint, and the switch element 25 is connected between the open ends 44 and 45 to constitute canceling means. Therefore, the primary winding 27 is divided into windings 27a and 27b. An electrostatic shielding layer 46 is interposed between the primary winding 27 and the secondary winding 28. ) is 2
It is connected to the next side 19a. Secondary (111+19
b is also a stationary end, and the effect is the same even if the electrostatic shielding layer 46 is connected to the secondary side 19b. Since it has such a structure, the primary side 18a-secondary side 19 is connected as explained below.
This has the effect of reducing the switching voltage generated between terminals a, that is, common mode switching noise.

第3図に示した従来のDC−DC変換回路の場合、同相
モードスイッチング雑音は、式(1)から1次巻線27
の両端に生じるスイッチング電圧e1と2次巻線280
両端に誘起されるスイッチング電圧e2との双方の影響
によシ発生する。しかし、第6図に示す実施例では、(
1)1次巻線27−2次巻線28間に静を遮へい層46
が設けられ、かつこれが2次巻線28の静止端である2
次III 19 aに接続されている仁とによシ、2次
巻線28の両端に生じるスイッチング電圧e2が1次側
18a−2次側19a間の知、圧(同相モードスイッチ
ング雑音)として発生しない。(11)また、スイッチ
素子25が1次巻線27の中点に挿入接続されているこ
とにより、静電遮へい層46と1次巻線27aとの間の
スイッチング電圧の電位分布と、静電遮へい層46と1
次巻線27bとの間のスイッチング電圧の電位分布とが
逆極性となり、互いに打ち消し合って、1次巻線27a
、27bの各両端に生じるスイッチング電圧−が1次側
18a−2次側19a間の電圧(同相モードスイッチン
グ雑音)として発生しない。
In the case of the conventional DC-DC conversion circuit shown in FIG.
The switching voltage e1 generated across the secondary winding 280
This occurs due to the influence of both the switching voltage e2 induced at both ends. However, in the embodiment shown in FIG.
1) A static shielding layer 46 between the primary winding 27 and the secondary winding 28
is provided, and this is the stationary end of the secondary winding 28.
The switching voltage e2 generated across the secondary winding 28 is generated as voltage (common mode switching noise) between the primary side 18a and the secondary side 19a. do not. (11) Also, since the switching element 25 is inserted and connected to the middle point of the primary winding 27, the potential distribution of the switching voltage between the electrostatic shielding layer 46 and the primary winding 27a and the electrostatic Shielding layers 46 and 1
The potential distribution of the switching voltage between the primary winding 27b and the primary winding 27b has opposite polarity and cancels each other out.
, 27b does not occur as a voltage (common mode switching noise) between the primary side 18a and the secondary side 19a.

これらの点につき第7図を用いて更に詳細に説明する。These points will be explained in more detail using FIG. 7.

第7図は第6図に示したDC−DC変換回路において同
相モードスイッチング雑音の低減化作用を交流成分に着
目して示したものである。
FIG. 7 shows the effect of reducing common mode switching noise in the DC-DC conversion circuit shown in FIG. 6, focusing on the alternating current component.

第7図中の記号は第6図に順じ、el、el及びvlは
任意の時点での各端子間のスイッチング電圧をまた矢印
は各電圧極性の相互関係を示す。コンデンサ47.48
は1次巻線27aと静電壁へい層46との間に分布する
ストレー容量を集中定数回路で表わし、コンデンサ47
.48はそれぞれ1次巻線27&の両端29.44と¥
P電迎へい層46との間に接続しである。コンデンサ4
9.51は1次巻線27bと静電遮へい層46との間に
分布するストレー容量を集中定数回路で表わし、コンデ
ンサ49.51はそれぞれ1次巻線27bの両端45.
39と靜′Ft遮へい層46との間に接続される。コン
デンサ52.53は2次巻線28と静電遮5い層46と
の間に分布するストレー容量を集中定数回路で表わし、
コンデンサ52.53は2次巻線280両端32.33
と静電遮へい層46との間に接続される。コンデンサ3
7.1次巻線27a、27b、スイッチ素子25の閉回
路を閉路Iとし、1次巻127a、27b、 スイッf
’J子25、静電遮へい層46の閉回路を閉路■とし、
1次巻線27a1靜電遮へい層46、コンデンサ47.
48の閉回路を閉路Vとし、スイッチ素子25、静電遮
へい層46、コンデンサ48 、49の閉回路を閉路■
とし、1次巻線27b1静寛過へい層46、コンデンサ
49.51の閉回路を閉路■とし、2次巻i!1128
、コンデンサ52,53、静電遮へい層46の閉回路を
閉路■とする。
The symbols in FIG. 7 are the same as those in FIG. 6, and el, el, and vl represent the switching voltages between the respective terminals at any given time, and the arrows represent the mutual relationship between the voltage polarities. Capacitor 47.48
represents the stray capacitance distributed between the primary winding 27a and the electrostatic wall shield layer 46 using a lumped constant circuit, and the capacitor 47
.. 48 are both ends of the primary winding 27 & 29.44 and ¥ respectively
It is connected between the P electrode and the receiving layer 46. capacitor 4
9.51 represents the stray capacitance distributed between the primary winding 27b and the electrostatic shielding layer 46 using a lumped constant circuit, and capacitors 49.51 are connected to both ends 45.51 of the primary winding 27b, respectively.
39 and the Ft shielding layer 46. The capacitors 52 and 53 represent the stray capacitance distributed between the secondary winding 28 and the electrostatic shielding layer 46 using lumped constant circuits,
Capacitor 52.53 is connected to both ends of secondary winding 280 32.33
and the electrostatic shielding layer 46. capacitor 3
7. The closed circuit of the primary windings 27a, 27b and the switch element 25 is defined as a closed circuit I, and the primary windings 127a, 27b, switch f
'J child 25, the closed circuit of the electrostatic shielding layer 46 is a closed circuit ■,
Primary winding 27a1, silent shielding layer 46, capacitor 47.
The closed circuit of 48 is a closed circuit V, and the closed circuit of the switch element 25, electrostatic shielding layer 46, and capacitors 48 and 49 is a closed circuit ■
Then, the closed circuit of the primary winding 27b1, the static shield layer 46, and the capacitor 49.51 is a closed circuit ■, and the secondary winding i! 1128
, the capacitors 52, 53, and the electrostatic shielding layer 46 are defined as a closed circuit (2).

最初に前記中頃を説明する。第7図において、まず閉路
lに着目する。出力コンデンサ35はスイッチング周波
数成分に対しては短絡(充分に低インピーダンス)であ
るから、その両端にはスイッチング電圧は発生しない。
First, the middle part will be explained. In FIG. 7, attention is first paid to the cycle l. Since the output capacitor 35 is short-circuited (sufficiently low impedance) with respect to the switching frequency component, no switching voltage is generated across it.

したがってキルヒホッフの電圧期から半波整流用のダイ
オード340両端には、2次巻線28の両端32.33
間に誘起されるスイッチング電圧e!に等しい振幅のス
イッチング電圧が逆位相で発生する。次に閉路■に着目
する。コンデンサ52の両端は静電遮へい層46によシ
短絡されているからスイッチング電圧は発生しない。し
たがって、閉路■におけるキルヒホッフの電圧期からコ
ンデンサ53の両端には2次巻線28の両端32.33
間に生じるスイッチング電圧e2に等しい振幅のスイッ
チング電圧が逆位相で発生する。以上から2次側に発生
するスイッチング電圧e2は静電遮へいN446によ9
2次側のみに閉じ、1次(1tlllBa−2次側19
a間の電圧には影響を及ぼさないことが説明された。
Therefore, from the Kirchhoff voltage period, both ends 32 and 33 of the secondary winding 28 are connected to both ends of the diode 340 for half-wave rectification.
The switching voltage induced between e! Switching voltages of amplitude equal to are generated in opposite phases. Next, we will focus on the cycle ■. Since both ends of the capacitor 52 are short-circuited by the electrostatic shielding layer 46, no switching voltage is generated. Therefore, from the Kirchhoff voltage period in the closed circuit ■, both ends of the secondary winding 28 are 32 and 33 at both ends of the capacitor 53.
A switching voltage with an amplitude equal to the switching voltage e2 occurring between the two is generated in opposite phase. From the above, the switching voltage e2 generated on the secondary side is 9 due to the electrostatic shielding N446.
Closed only on the secondary side, primary (1tlllBa - secondary side 19
It was explained that it does not affect the voltage between a and a.

次に前記(11)項について説明する。第7図において
閉路1に着目する。入力コンデンサ37はスイッチング
周波数成分に対しては短絡であるから、その両端にはス
イッチング電圧は発生しない。1次巻線27は中点44
.45にて2分割されているから、1次巻線27aの両
端29.44間と、1次巻線27bの両端45.31間
とには、等しれる。こ\で閉路■におけるキルヒホッフ
の電圧期からスイッチ素子25の両端には1次巻線27
aの両端29.44間と、1次巻線27bの両端45.
31間とにそれ−ぞれ誘起されるスイッチング電圧の和
e1に等しい振幅のスイッチング電圧が逆位相で発生す
る。
Next, the above item (11) will be explained. In FIG. 7, attention is paid to cycle 1. Since the input capacitor 37 is short-circuited for the switching frequency component, no switching voltage is generated across it. The primary winding 27 is at the midpoint 44
.. 45, the distance between both ends 29.44 of the primary winding 27a is equal to the distance between both ends 45.31 of the primary winding 27b. From the Kirchhoff voltage period in the closed circuit ■, the primary winding 27 is connected to both ends of the switch element 25.
between both ends 29.44 of the primary winding 27b, and between both ends 45.44 of the primary winding 27b.
A switching voltage having an amplitude equal to the sum e1 of the switching voltages induced between 31 and 31 is generated in opposite phase.

次に閉路■、■及び■に着目する。通常コンデンサ47
.48.49及び51の容量値はともに小さく、スイッ
チング周波数を含む高周波域に亘シ充分に高インピータ
ーンスとなる。また通常1次巻、1J27a、2jbと
その一端29.45を同−例としてバイファイラ巻きに
することによシ、静電遮へい層46−巻線端29間と、
静電婆へい層46−巻線端45間との物理的な位置関係
は等しくなる。このだめコンデンサ47とコンデンサ4
9の容量値は概ね等しく、これをCIとする。同様に静
’を逗へい層46−巻線端44間と静′¥JL遮へい層
46−巻線端31間との物理的な位置関係は等しい。こ
のため、コンデンサ48とコンデンサ51の容量値は概
ね等しく、これをC4とする。
Next, we will focus on cycles ■, ■, and ■. Normal capacitor 47
.. The capacitance values of 48, 49 and 51 are both small, and the impedance is sufficiently high over a high frequency range including the switching frequency. In addition, by bifilar winding the normal primary windings 1J27a, 2jb and one end 29.45 of the same as the same example, between the electrostatic shielding layer 46 and the winding end 29,
The physical positional relationship between the electrostatic barrier layer 46 and the winding end 45 is equal. This useless capacitor 47 and capacitor 4
The capacitance values of 9 are approximately equal, and this is set as CI. Similarly, the physical positional relationship between the static shielding layer 46 and the winding end 44 and between the static shielding layer 46 and the winding end 31 are the same. Therefore, the capacitance values of capacitor 48 and capacitor 51 are approximately equal, and this is designated as C4.

こ\で、閉路■に着目する。コンデンサ47の両端にス
イッチング電圧v1が発生したとする。先に述べたよう
に1次巻線27a、27bの電圧の和とスイッチ素子2
5の電圧とは等しく逆位相であるから、キルヒホッフの
電圧期から、コンデンサ51の両端にはコンデンサ47
0両端に発生するスイッチング電圧Vlに等しい振幅の
スイッチング電圧が逆位相で発生する。このスイッチン
グ電圧v1は同相モードスイッチング電圧である。次に
第8図を用いて説明する。第8図は第7図中の閉路■、
■及び■部分を抽象したものであシ、記号は第7図に順
する。コンデンサ47.49の容Jt値はC11,コン
デンサ48.51の容量値C4とする。第8図の閉路■
、■及び■についてそれぞれ閉路方程式を解くと、 となる。式(2)から同相モードスイッチング雑音はコ
ンデンサ47.49(7)容量値C8とコンデンサ48
.51の容量値C4との差が小さい程低減化される。
Now, let's focus on the cycle ■. Assume that a switching voltage v1 is generated across the capacitor 47. As mentioned earlier, the sum of the voltages of the primary windings 27a and 27b and the switch element 2
Since the voltage of 51 is equal and in opposite phase, from the Kirchhoff voltage period, capacitor 47 is connected across capacitor 51.
A switching voltage with an amplitude equal to the switching voltage Vl generated across the zero terminal is generated in opposite phase. This switching voltage v1 is a common mode switching voltage. Next, it will be explained using FIG. Figure 8 shows the cycle ■ in Figure 7,
This is an abstraction of parts ① and ②, and the symbols follow those in FIG. The capacitance Jt value of the capacitor 47.49 is assumed to be C11, and the capacitance value C4 of the capacitor 48.51. Figure 8 cycle■
Solving the cycle equations for , ■ and ■, respectively, gives the following. From equation (2), the common mode switching noise is calculated by capacitor 47.49 (7) capacitance value C8 and capacitor 48
.. The smaller the difference from the capacitance value C4 of 51, the more the capacitance is reduced.

さて、第6図において、静電遮へい層46−巻線端29
(あるいは45)間のストレー容量と、静電遮へい層4
6−巻線端4゛4(あるいは31)間のストレー容量と
を等しくする技術は比較的容易であシ、静電辿へい1−
46に対する巻線端29(あるいは45)の物理的位置
と、静電遮へい層46−巻線端44(あるいは31)と
の物理的位置を対称とすればよい。例えば、1次巻線2
7 a 、27bを静電遮へい層46に対して1層巻き
となるように構成すれば良い。すなわち、第8図におい
てコンデンサ47(あるいはコンデンサ49)の容量値
C8と、コンデンサ48(あるいはコンデ汚51)の容
量値C4とを概ね等しくする技術は既知である。以上か
ら、スイッチ素子25を1次巻線27の中点に挿入接続
することによp1次巻線27a、27bの各両端に誘起
されるスイッチング電l 圧−T−力早次側18a−2次側19a間の′電圧に及
ぼす影響を低減化させ得ることを説明できた。
Now, in FIG. 6, the electrostatic shielding layer 46 - the winding end 29
(or 45) and the stray capacitance between the electrostatic shielding layer 4
6-The technique of equalizing the stray capacitance between the winding ends 4 and 4 (or 31) is relatively easy, and the electrostatic trace 1-
The physical position of the winding end 29 (or 45) with respect to 46 and the physical position of the electrostatic shielding layer 46-winding end 44 (or 31) may be made symmetrical. For example, primary winding 2
7 a and 27 b may be configured to be wound in one layer around the electrostatic shielding layer 46 . That is, a technique for making the capacitance value C8 of the capacitor 47 (or capacitor 49) and the capacitance value C4 of the capacitor 48 (or the condenser dirt 51) approximately equal in FIG. 8 is known. From the above, by inserting and connecting the switching element 25 to the midpoint of the primary winding 27, the switching voltage L induced across each end of the P primary windings 27a and 27b. It has been explained that the influence on the voltage between the next sides 19a can be reduced.

以上、第6図に示した構成によシ直流及びスイッチング
周波数を含む高周波域に亘シ1次側18a、18b−2
次側19a、19b間を高インピーダンスで分離し、か
つ同相モードスイッチング雑音の発生が少ないDC−D
C変換回路を提供し得る。
As described above, with the configuration shown in FIG. 6, the primary side 18a, 18b-2
DC-D that isolates the next side 19a and 19b with high impedance and generates little common mode switching noise
A C conversion circuit can be provided.

く第2実施例〉 第9図はこの発明の第2実施例を示し、スイッチ素子2
5a、25bが1次巻線27の両端にそれぞれ直列に接
続され、スイッチ素子25 a、25bは駆動回路38
によシ同一のタイミングで断続制御される。スイッチ素
子25a 、25bの他端は入力コンデンサ37の両端
に接続される。1次巻線27と2次巻線28との間に静
電遮へい層46が介在される。この静電辿へいl−46
は2次巻線28の交流的なO電位点(以下静止端と呼ぶ
)である巻線端32に接続している。2次側19bも静
止端であり、静電遮へい層46を2次側19bに接続し
ても効果は同一である。、その他の記号は第3図に順す
る。このような構造をしているから以下に述べるように
1次側18a−2次側19a間に発生するスイッチング
電圧、即ち同相モードスイッチング雑音を低減化する作
用がある。
Second Embodiment> FIG. 9 shows a second embodiment of the present invention, in which the switch element 2
5a and 25b are connected in series to both ends of the primary winding 27, respectively, and the switch elements 25a and 25b are connected to the drive circuit 38.
Intermittent control is performed at the same timing. The other ends of the switch elements 25a and 25b are connected to both ends of the input capacitor 37. An electrostatic shielding layer 46 is interposed between the primary winding 27 and the secondary winding 28 . This electrostatic trace l-46
is connected to a winding end 32 which is an alternating current O potential point (hereinafter referred to as a static end) of the secondary winding 28. The secondary side 19b is also a stationary end, and the effect is the same even if the electrostatic shielding layer 46 is connected to the secondary side 19b. , and other symbols follow FIG. 3. This structure has the effect of reducing the switching voltage generated between the primary side 18a and the secondary side 19a, that is, the common mode switching noise, as described below.

第9図に示した構成によれば、+i)i次巻線27−2
次巻線28間に静電遮へい#46が設けられかつこれは
2次巻線28の静止端である巻線端32に接続されてい
ることによシ2次巻線28の両端に生じるスイッチング
電圧e2が1次側18a−2次側19JL間の電圧(同
相モードスイッチング雑音)として発生しない。(11
)スイッチ素子25a。
According to the configuration shown in FIG. 9, +i) i-th winding 27-2
An electrostatic shield #46 is provided between the secondary windings 28 and is connected to the static end of the secondary winding 28, winding end 32, thereby causing the switching that occurs across the secondary winding 28. The voltage e2 is not generated as a voltage (common mode switching noise) between the primary side 18a and the secondary side 19JL. (11
) Switch element 25a.

25bが1次巻線27の両端にそれぞれ接続され、かつ
スイッチ菓子27a 、27bを同一タイミングでオン
、オフ動作させることによシ靜1[へい層46−巻線端
29(あるいは31 ) 1sJ1に発生するスイッチ
ング電圧とスイッチ素子25a($るいはスイッチ素子
25b)の両端である巻線端29(あるいは31)−1
次側18a(あるいは18b)間に発生するスイッチン
グ電圧とが逆極性となり、互いに打ち消し合うことによ
シ、1次巻線27の両端に生じるスイッチング電圧e1
が1次側18a−2次側19a間の電圧(同相モードス
イッチング雑音)として発生しない。
25b are respectively connected to both ends of the primary winding 27, and the switches 27a and 27b are turned on and off at the same timing. The generated switching voltage and the winding end 29 (or 31)-1 which is both ends of the switch element 25a (or switch element 25b)
The switching voltage e1 generated across the primary winding 27 is caused by the switching voltage generated between the next side 18a (or 18b) having opposite polarity and canceling each other.
is not generated as a voltage (common mode switching noise) between the primary side 18a and the secondary side 19a.

これらについて第10図を用いて詳細に説明する。第1
0図は第9図に示したDC−DC変換回路において同相
モードスイッチング雑音の低減化作用を交流成分に着目
して示したものである。第10図中の記号は第9図に順
じ、el、e2.Vl及びv2は任意の時点での各端子
間のスイッチング電圧を、また矢印は各電圧極性の相互
関係を示す。
These will be explained in detail using FIG. 10. 1st
FIG. 0 shows the effect of reducing common mode switching noise in the DC-DC conversion circuit shown in FIG. 9, focusing on the alternating current component. The symbols in FIG. 10 are the same as in FIG. 9, el, e2. Vl and v2 represent the switching voltages between the terminals at any given time, and the arrows represent the mutual relationship between the voltage polarities.

また第10図において第7図と対応する部分には同一符
号を付けてあシ、閉路VX■は同一となる。
Also, in FIG. 10, parts corresponding to those in FIG. 7 are given the same reference numerals, and the closed circuits VX■ are the same.

閉路Iはコンデンサ37.1次巻線27、スイッチ素子
25a、25bで構成され、閉路■は1次巻線27、コ
ンデンサ47.51、静電遮へい層46で構成される。
The closed circuit I is composed of a capacitor 37, a primary winding 27, and switch elements 25a and 25b, and the closed circuit II is composed of a primary winding 27, a capacitor 47 and 51, and an electrostatic shielding layer 46.

最初に前記(1)項を説明する。第10図においてまず
閉路■に着目する。出力コンデンサ15はスイッチング
周波数成分に対しては短絡(充分に低インピーダンス)
であるからその両端にはスイッチング電圧は発生しない
。したがって、キルヒホッフの電圧側から半波整流用の
ダイオード34の両端には2次巻線28の両端32.3
3間に誘起されるスイッチング電圧e!に等しい振幅の
スイッチング電圧が逆位相で発生する。次に閉路■に着
目する。コンデンサ52.53は2次巻線28と靜ta
へい層46との間に分布するストレー容量を集中定数回
路で表わしたものである。コンデンサ52は巻線端32
と静電辿へい層46との間に接続され、コンデンサ53
は巻線端33と静電遮へい層46との間に接続される。
First, the above item (1) will be explained. In FIG. 10, first focus on the cycle ■. Output capacitor 15 is short-circuited (sufficiently low impedance) for switching frequency components.
Therefore, no switching voltage is generated across it. Therefore, both ends 32.3 of the secondary winding 28 are connected to both ends of the diode 34 for half-wave rectification from the Kirchhoff voltage side.
The switching voltage induced between e! Switching voltages of amplitude equal to are generated in opposite phases. Next, we will focus on the cycle ■. Capacitors 52 and 53 are connected to the secondary winding 28.
The stray capacitance distributed between the thin layer 46 and the thin layer 46 is expressed by a lumped constant circuit. The capacitor 52 is connected to the winding end 32
and the electrostatic tracing layer 46, and the capacitor 53
is connected between the winding end 33 and the electrostatic shielding layer 46.

こ\で、コンデンサ52の両端は静電遮へい層46によ
シ短絡されているからスイッチング電圧は発生しない。
Here, since both ends of the capacitor 52 are short-circuited by the electrostatic shielding layer 46, no switching voltage is generated.

したがって閉路■におけるキルヒホッフの電圧側からコ
ンデンサ53の両端には、2次巻線28の両m32.3
3間に生じるスイッチング電圧e2に等しい振幅のスイ
ッチング電圧が逆位相で発生する。以上から2次側に発
生するスイッチング電圧e2は静電遮へい層46により
2次側のみに閉じ、1次側18a−2次側19a間の電
圧には影響を及ぼさない。
Therefore, from the Kirchhoff voltage side in the closed circuit (■) to both ends of the capacitor 53, both m32.3 of the secondary winding 28 are connected.
A switching voltage with an amplitude equal to the switching voltage e2 occurring between the two is generated in opposite phase. From the above, the switching voltage e2 generated on the secondary side is closed only to the secondary side by the electrostatic shielding layer 46, and does not affect the voltage between the primary side 18a and the secondary side 19a.

次に前記(11)項について説明する。第10図におい
て閉路Iに着目する。入力コンデンサ37はスイッチン
グ周波数成分に対しては短絡であるからその両端にはス
イッチング電圧は発生しない。また1次巻線270両端
29.31間には、スイッチング千〇、圧e1が誘起さ
れている。またスイッチ素子25a、25bのオン/オ
フは同位相である。
Next, the above item (11) will be explained. In FIG. 10, attention is paid to the cycle I. Since the input capacitor 37 is short-circuited for the switching frequency component, no switching voltage is generated across it. Further, a switching pressure e1 is induced between both ends 29 and 31 of the primary winding 270. Further, the switching elements 25a and 25b are turned on and off in the same phase.

したがって、閉路Iにおけるキルヒホッフの電圧側から
スイッチ素子25a、25bの両端には1次巻線270
両端29.31間に誘起されるスイッチング電圧e1と
は逆位相のスイッチング電圧が振幅が2分割されて発生
する。こ\で、スイッチ素子の特性のばらつきを考えて
、スイッチ素子25a 、25bの両端に発生するスイ
ッチング電圧の次に閉路■に着目する。コンデンサ47
.51は静電遮へい層46と1次巻線27との間に分布
するストレー容量を集中定数回路で表わしだものであυ
、コンデンサ47は靜1!辿へい層46と巻線端29と
の間に接続され、コンデンサ51は静電遮へいM46と
巻線端31との間に接続される。
Therefore, the primary winding 270 is connected to both ends of the switch elements 25a and 25b from the Kirchhoff voltage side in the closed circuit I.
A switching voltage having an opposite phase to the switching voltage e1 induced between both ends 29 and 31 is generated with the amplitude divided into two. Now, considering the variations in the characteristics of the switching elements, we will focus on the closed circuit (2) next to the switching voltage generated across the switching elements 25a and 25b. capacitor 47
.. 51 represents the stray capacitance distributed between the electrostatic shielding layer 46 and the primary winding 27 using a lumped constant circuit υ
, capacitor 47 is silent! A capacitor 51 is connected between the shielding layer 46 and the winding end 29, and a capacitor 51 is connected between the electrostatic shield M46 and the winding end 31.

通常、このコンデンサ47.51の容量値はともに小さ
く、スイッチング周波数を含む高周波域に亘シ充分に高
インビータ”ンスとなる。さて、コンデンサ47.51
の両端に発生するスイッチング電圧を各々vx、vgと
すると、閉路■におけるキルヒホッフの電圧側からvt
−1−vz=e1となる関係を満たす。
Normally, the capacitance values of the capacitors 47 and 51 are both small, and the impedance is sufficiently high over the high frequency range including the switching frequency.
Let vx and vg be the switching voltages generated across the terminals, respectively, then vt from the Kirchhoff voltage side in the closed circuit
-1-vz=e1 is satisfied.

以下、閉路■部分の拡大図である第11図を用いて説明
する。第11図中の記号ti第10図に1暇する。各々
コンデンサ47.51のMfk値をC1+。
The following description will be made with reference to FIG. 11, which is an enlarged view of the closed circuit ■ portion. The symbol ti in FIG. 11 is shown in FIG. 10. Mfk value of each capacitor 47.51 is C1+.

C4とする。第11図の閉路■について閉路方程式とな
る。さて再び第10図に戻って説明する。同相モードス
イッチング電圧は1次側18a−2次側19a間に生じ
るスイッチング電圧であシ、これをv8と記すと、第1
0図から、 式(6)に式(5)を代入し、 となる。式(7)においてΔの値は充分に小さく同相モ
ードスイッチング雑音は、コンデンサ47の容量値C8
とコンデンサ51の容量値C4との差が小さい程低減化
される。さて、第9図において、静電遜へい層46−暮
線端29間のストレー容置と静電遮へい層46−巻線端
31間のストレー容量とを等しくする技術は比較的容易
であシ、静電趣ヘい層46に対する巻線端29の物理的
位置と静電遮へい層46に対する巻線端31の物理的位
置を対称とすればよい。例えば1次巻線27を静電遮へ
い層46に対して1層巻きとなるように構成すれば良い
。すなわち、第10図においてコンデンサ47の容量値
C11とコンデンサ51の容量値C4とを概ね等しくす
る技術は既知である。以上からスイッチ素子25a、2
5bを1次巻線27の両側に接続することにより、1次
巻線27の両端に訪起されるスイッチング電圧elが1
次側18a−2次側19a間の電圧に及はす影響を低減
化させ得ることを説明できた。
Let's call it C4. A cycle equation is obtained for the cycle ■ in Fig. 11. Now, let's go back to FIG. 10 and explain. The common mode switching voltage is the switching voltage generated between the primary side 18a and the secondary side 19a, and when this is written as v8, the first
From figure 0, substituting equation (5) into equation (6) yields. In equation (7), the value of Δ is sufficiently small and the common mode switching noise is determined by the capacitance value C8 of the capacitor 47.
The smaller the difference between the capacitance value C4 and the capacitance value C4 of the capacitor 51, the more the difference is reduced. Now, in FIG. 9, the technique of making the stray capacitance between the electrostatic shielding layer 46 and the live wire end 29 equal to the stray capacitance between the electrostatic shielding layer 46 and the winding end 31 is relatively easy. The physical position of the winding end 29 with respect to the electrostatic shielding layer 46 and the physical position of the winding end 31 with respect to the electrostatic shielding layer 46 may be made symmetrical. For example, the primary winding 27 may be configured to have one layer of winding around the electrostatic shielding layer 46. That is, a technique for making the capacitance value C11 of the capacitor 47 and the capacitance value C4 of the capacitor 51 approximately equal in FIG. 10 is known. From the above, switch elements 25a, 2
5b on both sides of the primary winding 27, the switching voltage el generated across the primary winding 27 becomes 1.
It has been explained that the influence on the voltage between the secondary side 18a and the secondary side 19a can be reduced.

以上、第9図に示した構成により直流及びスイッチング
周波数を含む高周波域に亘91次側18a、18b−2
次側19a、19b間を高インピーダンスで分離し、か
つ同相モードスイッチング雑音の発生が少ないDC−D
C変換回路を提供できる。
As described above, with the configuration shown in FIG. 9, the primary side 18a, 18b-2
DC-D that isolates the next side 19a and 19b with high impedance and generates little common mode switching noise
C conversion circuit can be provided.

さて、第6図、第9図において2次側が多出力で2次巻
線を複数個有するDC−1)C変換回路とする場合には
1次巻線、複数の2次巻線を順次同軸心上に形成し、2
次巻線相互間にも静電辿へい層を設け、かつこの静電遮
へい層を1へ巻線−2次巻勝間の静電遮へい層46に接
続した構成とすることが、同相モードスイッチング雑音
の発生を少なくする上で有利である。
Now, in Figures 6 and 9, when the secondary side is a DC-1)C conversion circuit with multiple outputs and multiple secondary windings, the primary winding and multiple secondary windings are sequentially coaxially connected. form on the heart, 2
By providing an electrostatic tracing layer between the next windings and connecting this electrostatic shielding layer to the electrostatic shielding layer 46 between the first winding and the second winding, common mode switching noise can be reduced. This is advantageous in reducing the occurrence of

〈第3実施例〉 以上はいわゆる電流伝送形、つまり第6図及び第9図に
おいて1次側のスイッチ素子25.258.25bがオ
フの時に2次側の半波整流用のターイオード34が導通
する形式のDC−DC変換回路にこの発明を適用したが
、いわゆる電圧伝送形、つまり1次側のスイッチ素子が
オンの時に、2次側の半波整流用のダイオードが導通す
る形式のDC−DC変換回路にも、この発明を適用でき
る。
<Third Embodiment> The above is a so-called current transmission type, that is, in FIGS. 6 and 9, when the primary side switch element 25, 258, 25b is off, the secondary side half-wave rectification third diode 34 is conductive. The present invention was applied to a DC-DC conversion circuit of the so-called voltage transmission type, that is, a DC-DC conversion circuit of the type in which the half-wave rectifier diode on the secondary side conducts when the switch element on the primary side is on. The present invention can also be applied to a DC conversion circuit.

その例を第6図と対応して第12図に示す。これら両図
における相違は整流用ダイオード34の極性が逆にされ
ていることである。また第9図に示したものと対応する
電圧伝送形DC−DC変換回路を第13図に示す。この
場合も整流用ダイオード34の極性が逆となるだけでち
る。
An example thereof is shown in FIG. 12 corresponding to FIG. 6. The difference between these two figures is that the polarity of the rectifying diode 34 is reversed. Further, a voltage transmission type DC-DC conversion circuit corresponding to that shown in FIG. 9 is shown in FIG. In this case as well, only the polarity of the rectifying diode 34 is reversed.

く効 果〉 以上説明したよ°うにこの発明によシ、直流及びスイッ
チング周波数を含む高周波域に亘シ入力側及び出力側間
を高インピーダンスで分離し、かつ同相モードスイッチ
ング雑音の発生が少ないDC−DC変換回路が提供でき
るため、例えば平衡形ケーブルを用いたテイジタル加入
者線伝送系において、局からの遠方給電によって動作す
る加入者宅内側に設置されるディジタル回線終端装置用
の受電用電源としての適用に利点がある。具体的にはD
C−DC変換回路の発生するスイッチング雑音のパルス
伝送系回路への廻シ込みが少なく、ディジタル回線終端
装置と加入者線との市インピーダンス分離が可能である
。これによる効果はパルス伝送帯域においてディジタル
回線終端装置の高い不平衡減衰量が得られ、加入者線上
に誘導される大きな縦雑音に対してディジタル信号の符
号誤シを極力抑圧し得ることである。
Effects> As explained above, the present invention provides a DC system that isolates the input side and output side with high impedance over a high frequency range including DC and switching frequencies, and generates little common mode switching noise. - Since it can provide a DC conversion circuit, it can be used as a power receiving power source for a digital line termination device installed inside a subscriber's premises that operates by distant power supply from a station, for example in a digital subscriber line transmission system using balanced cables. There are advantages to the application of Specifically, D
Switching noise generated by the C-DC conversion circuit is less likely to be transmitted to the pulse transmission system circuit, and it is possible to separate the digital line termination device and the subscriber line by impedance. The effect of this is that a high unbalanced attenuation of the digital line termination device can be obtained in the pulse transmission band, and sign errors in the digital signal can be suppressed as much as possible against large vertical noise induced on the subscriber line.

次に数値例を示す。第6図及び第12図に示した構成に
おいて、入力電圧Elを約26V1人力寛流を約24m
1.出力電圧E2を5v±3.5%、出力電力約500
mW、1次巻線27a、27bの巻線数を各40回程度
の2線巻き(バイファイラ巻き)、2次巻線28の巻線
数は16回程度、静1ttaへい層46は銅箔、スイッ
チ素子25はMOS−FET、整流用タイオード34は
ショットキーバリアダイオード、1次巻線27a、27
bは静電遮へい層46に対して1層巻き、スイッチング
周波数約70KHzとしたDC−DC変換回路において
、同相モードスイッチング雑音はリップル成分で約0.
5Vppであった。スイッチ素子の駆動回路38は、他
励形あるいは自励形としても、上記同相モードスイッチ
ング雑音は同一であった。なお、出力電圧の定電圧化は
2次側にシャントレギュレータを用いている。捷た、電
力変換効率は約80%であった。
A numerical example is shown next. In the configuration shown in Figures 6 and 12, the input voltage El is approximately 26V, and the manual current is approximately 24m.
1. Output voltage E2 is 5v±3.5%, output power is approximately 500
mW, the number of turns of the primary windings 27a and 27b is about 40 times each (bifilar winding), the number of turns of the secondary winding 28 is about 16 times, the thin layer 46 is made of copper foil, The switching element 25 is a MOS-FET, the rectifying diode 34 is a Schottky barrier diode, and the primary windings 27a, 27
b is a DC-DC conversion circuit in which one layer is wound around the electrostatic shielding layer 46 and the switching frequency is about 70 KHz, and the common mode switching noise is a ripple component of about 0.
It was 5Vpp. The common-mode switching noise was the same whether the switch element drive circuit 38 was a separately excited type or a self-excited type. Note that a shunt regulator is used on the secondary side to stabilize the output voltage. The power conversion efficiency was approximately 80%.

また、第9図及び第13図に示した構成において1次巻
線270巻線数を80回程度で静電遮へい層46に対し
て1ノー巻きとし、スイッチ素+25bをPチャンネル
MO8−FET、スイッチ累子爲aをNチャンネルMO
8−FETとした他は上記と同一とし、同様の結果を得
た。
In addition, in the configurations shown in FIGS. 9 and 13, the number of turns of the primary winding 270 is approximately 80 times, and one no winding is applied to the electrostatic shielding layer 46, and the switch element +25b is a P-channel MO8-FET, Switch Yuko A to N channel MO
The same results as above were obtained except that 8-FET was used.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図社それぞれ加入者宅内側に設置される
ディジタル回声終端装置の構成を示す図、第3図は従来
の電流伝送形DC−DC変換回路の基本構成を示す接続
1図、第4図は第3図のDC−DC変換回路における同
相モードスイッチング雑音の発生機構の説明図、第5図
は第4図の閉路■部分の拡大図、第6図はこの発−明を
電流伝送形DC−DC変俟回路変通回路た実施例を示す
接続図、第7図は第6図のDC−DC変換回路におりる
同相モードスイッチング雑音低減化作用の説明図、第8
図は第7図の閉路V、 Vl、■部分の拡大図、第9図
はこの発明を電流伝送形DC−DC:&換回路に適用し
た他の実施例を示す接続図、第10図はM9図のDC−
DC変換回路における同相モードスイッチング雑音低減
化作用の説明図、?411図は第10図の閉路■部分の
拡大図、第12図はこの発明を電圧伝送形DC−DC変
換回路に適用した実施例を示す接続図、第13図はこの
発明を蒐圧伝送形DC−DC変換回路に適用した他の実
施例を示す接続図である。 24:直流電源、25,25a、25b:スイッチ素子
、26:トランス、27:1次巻線、27’a、27b
:中点で2分割された1次巻線、28:2次巻線、34
:半波整流用のダイオード、35:出力コンデンサ、3
6:負荷、37:入力コンデンサ、38:スイッチ菓子
の駆1回路、46:静電遮へい層。 特許出願人  日本電信電話公社 代理人 草野 卓
Figures 1 and 2 are diagrams each showing the configuration of a digital voice termination device installed inside a subscriber's premises; Figure 3 is a connection diagram showing the basic configuration of a conventional current transmission type DC-DC conversion circuit; Fig. 4 is an explanatory diagram of the common mode switching noise generation mechanism in the DC-DC conversion circuit of Fig. 3, Fig. 5 is an enlarged view of the closed circuit ■ part of Fig. 4, and Fig. 6 shows the present invention. A connection diagram showing an embodiment of a transmission type DC-DC converter circuit, FIG. 7 is an explanatory diagram of the common mode switching noise reduction effect in the DC-DC converter circuit of FIG. 6, and FIG.
The figure is an enlarged view of the closed circuit V, Vl, ■ part in Figure 7, Figure 9 is a connection diagram showing another embodiment in which the present invention is applied to a current transmission type DC-DC: & switching circuit, and Figure 10 is a DC- in M9 diagram
An explanatory diagram of the common mode switching noise reduction effect in a DC conversion circuit. Figure 411 is an enlarged view of the closed circuit ■ part in Figure 10, Figure 12 is a connection diagram showing an embodiment in which the present invention is applied to a voltage transmission type DC-DC conversion circuit, and Figure 13 is a voltage transmission type FIG. 3 is a connection diagram showing another embodiment applied to a DC-DC conversion circuit. 24: DC power supply, 25, 25a, 25b: Switch element, 26: Transformer, 27: Primary winding, 27'a, 27b
: Primary winding divided into two at the midpoint, 28: Secondary winding, 34
: Diode for half-wave rectification, 35: Output capacitor, 3
6: Load, 37: Input capacitor, 38: Switch confectionery driver 1 circuit, 46: Electrostatic shielding layer. Patent applicant: Takashi Kusano, agent of Nippon Telegraph and Telephone Public Corporation

Claims (3)

【特許請求の範囲】[Claims] (1)直流電力をスイッチングしてトランスの1次巻線
へ供給し、そのトランスの2次巻線の出力を整流平滑し
て直流出力を得るDC−DC変換回路において、前記1
次巻線と2次巻線との間に、その2次巻線の静止端に接
続された靜%遮へい層と、前記1次巻線の中点の一方側
の巻線部分において前記静tahへい層に対して誘起さ
れる電圧と、前記゛1次巻線の中点の他方側の巻線部分
において前記靜′vt遮へい層に対して誘起される定圧
とを、互いに逆極性で、かつはソ等振幅とする打消手段
とを有することを特徴とするDC−DC変換回路。
(1) A DC-DC conversion circuit that switches DC power and supplies it to the primary winding of a transformer, rectifies and smoothes the output of the secondary winding of the transformer, and obtains a DC output.
a static shielding layer connected to the static end of the secondary winding between the primary winding and the secondary winding; and a static shielding layer connected to the static end of the secondary winding; The voltage induced on the shielding layer and the constant pressure induced on the shielding layer at the winding portion on the other side of the midpoint of the primary winding are of opposite polarity and A DC-DC conversion circuit characterized in that it has a canceling means for making the amplitude equal to so.
(2)前記打消手段は前記1次巻線がその中点で開放さ
れ、その開放端子間に前記スイッチングのため一スィッ
チ素子が接続されたものであることを特徴とする特許請
求の範囲第1項記載のDC−DC変換回路。
(2) The canceling means is characterized in that the primary winding is opened at its midpoint, and a switch element is connected between the open terminals for the switching. The DC-DC conversion circuit described in Section 1.
(3)前記打消手段は前記1次巻線の両端にそれぞれ、
前記スイッチングのだめの第1.第2スイツチ素子が直
列に接続され、これら第1.第2スイツチ素子が同一の
タイミングで断続制御されるものであることを特徴とす
る特許請求の範囲第1項に記載のDC−DC変換回路。
(3) The canceling means are provided at both ends of the primary winding, respectively.
The first of the switching reservoirs. A second switch element is connected in series with the first . 2. The DC-DC conversion circuit according to claim 1, wherein the second switch element is controlled on and off at the same timing.
JP13236582A 1982-07-28 1982-07-28 Dc-dc converting circuit Granted JPS5925579A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13236582A JPS5925579A (en) 1982-07-28 1982-07-28 Dc-dc converting circuit
US06/515,754 US4507721A (en) 1982-07-28 1983-07-21 DC-DC Converter for remote power feeding
EP83107388A EP0100098B1 (en) 1982-07-28 1983-07-27 Dc-dc converter for remote power feeding
DE8383107388T DE3374745D1 (en) 1982-07-28 1983-07-27 Dc-dc converter for remote power feeding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13236582A JPS5925579A (en) 1982-07-28 1982-07-28 Dc-dc converting circuit

Publications (2)

Publication Number Publication Date
JPS5925579A true JPS5925579A (en) 1984-02-09
JPH0463628B2 JPH0463628B2 (en) 1992-10-12

Family

ID=15079660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13236582A Granted JPS5925579A (en) 1982-07-28 1982-07-28 Dc-dc converting circuit

Country Status (1)

Country Link
JP (1) JPS5925579A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1881591A2 (en) * 2006-07-18 2008-01-23 Comarco Wireless Technologies, Inc. Common mode noise reduction circuit utilizing dual primary windings
JP2008227421A (en) * 2007-03-15 2008-09-25 Taiyo Yuden Co Ltd Transformer for inverter circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50121728A (en) * 1974-03-13 1975-09-23
JPS5714554U (en) * 1980-06-27 1982-01-25

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50121728A (en) * 1974-03-13 1975-09-23
JPS5714554U (en) * 1980-06-27 1982-01-25

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1881591A2 (en) * 2006-07-18 2008-01-23 Comarco Wireless Technologies, Inc. Common mode noise reduction circuit utilizing dual primary windings
EP1881591A3 (en) * 2006-07-18 2009-08-05 Comarco Wireless Technologies, Inc. Common mode noise reduction circuit utilizing dual primary windings
JP2008227421A (en) * 2007-03-15 2008-09-25 Taiyo Yuden Co Ltd Transformer for inverter circuit

Also Published As

Publication number Publication date
JPH0463628B2 (en) 1992-10-12

Similar Documents

Publication Publication Date Title
EP0100098B1 (en) Dc-dc converter for remote power feeding
CN111902895B (en) Shielded power transformer
CN108364768B (en) Flat surface transformer, power-switching circuit and adapter
US5786990A (en) Implementation of ripple steering to converter topologies
US20120275201A1 (en) Grid-tie inverter
US7672147B1 (en) High attenuation filtering circuit for power converters
US3815009A (en) Power inverter circuit
JPS5925579A (en) Dc-dc converting circuit
US2682002A (en) Transformerless voltage multiplier circuits
JPS59129571A (en) Switching power source
JPS5925578A (en) Dc-dc converting circuit
JPH0295168A (en) Dc/dc converter circuit
US3849701A (en) Integrated dual voltage power supply
JP3361835B2 (en) Switching power supply
JP3087434B2 (en) Switching power supply
JPS60174064A (en) Dc/dc converter circuit
JP7130151B2 (en) power converter
JP7377745B2 (en) power converter
JP2552163B2 (en) DC high voltage generator with high voltage floating charging circuit
JPH09285115A (en) Power source equipment
US2923778A (en) Signalling device for double sideband carrier current telephone systems
US1917453A (en) System for producing high voltage direct currents
JPH08316071A (en) Flyback transformer
SU1654947A1 (en) Two-phase six-beam voltage converter
JPS61273173A (en) Switching power source