JPS5925579A

JPS5925579A - Ｄｃ−ｄｃ変換回路

Info

Publication number: JPS5925579A
Application number: JP13236582A
Authority: JP
Inventors: Seiichi Yamano; 誠一山野; Haruo Ogiwara; 荻原　春生
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1982-07-28
Filing date: 1982-07-28
Publication date: 1984-02-09
Also published as: JPH0463628B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は直流電力をスイッチングしてトランスの１次
巻線へ供給し、そのトランスの２次巻線の出力を整流平
滑して直流出力を得るＤＣ−ＤＣ変換回路に関し、特に
入出力間を高インピーダンスで分離し、しかも同相モー
ドスイッチング雑音の発生が少ない回路に係わる。

〈背　景〉この釉のＤＣ−ＤＣ変換回路は例えばディジタル加入者
線伝送方式における加入者宅内側に設置されるディジタ
ル回線終端装置の電源として用いられる。即ち第１図に
示すように、加入者宅内側に設置されるディジタル回線
終端装置１１は一般に局からの遠方給電によって動作す
るように構成され、ディジタル回線終端装置１１に接続
された平衡形ケーブルの加入者線１２上には、ディジタ
ル信号と給電直流電流とが重畳されている。加入者線１
２の他端は局内に引き込まれ、局内側のディジタル回線
終端装置（図示せず）に接続される。

加入者Ｍ１２上のディジクル信号は装置１１との接続点
１３、）？ンス１４を介してパルス伝送回路工５に入力
される。パルス伝送回路１５は等化増幅回路、パルス送
信回路などから構成される。

加入者線１２上の給電直流電流は接続点１３、電力分離
フィルタ１６ａ、１６ｂを介してＤＣ−ＤＣＣ変換回路
１７ニ１され、これら１次側１８ａ　、１８ｂ間には例えば直流
電圧３０Ｖが印加される。ＤＣ−１）Ｃ変換回路１７で
はＤＣ−ＤＣ変換を行い、ＤＣ−ＤＣ変換回路１７の２
次側１９ａ　、１９ｂ間には、例えば直流電圧５ｖを発
生する。ディジクル回線終端装置１１の主要部あるいは
全体はＤＣ−ＤＣＣ変換回路１７０決動作する。接続点１３及びフィルタ１６ａ，１６ｂの接
続点とトランス１４との間に挿入された直流阻止コンデ
ンサ２１はトランス１４に給電直流電流を流さないため
に設けている。電力分離フィルタ１６ａ，１６ｂは、直
流低インピーダンス、交流高インピーダンスとなるよう
に例えばコイルで構成されている。これｕＤｃ−ＤＣ変
換回路１７の１次１ｉ１１１　１　８　ａ　、　１　８
　ｂ間の交流インピー１’　７　スが低いため、ディジ
タル信号を短絡することを避けるためである。

さて、以上の構成のディジタル回線終端装置１１の電源
であるＤＣ−ＤＣ変換回路１７に、従来構成のＤＣ−Ｄ
Ｃ変換回路を適用する場合、以下の欠点が生じる。

（ａ）　　Ｄ　Ｃ　−　Ｄ　Ｃ変換回路１７の１次側と
２次側との間、すなわち、１次側１８ａ及び２次側１９
ａ間、或Ｆｉ１　次’Ｍ’ｌＪ　１　８　ｂ　及ヒ２次
側１９ｂ間ＫＤＣーＤＣ変換回路１７のスイッチングに
ともなうスイッチング雑音ｖ１、いわゆる同相モードス
イッチング雑音が発生する。この同相モードスイッチン
グ雑音は、加入者線１２及びディジタル回線終端装置１
１などによって決る不平衡減衰量に応じて差動モード雑
音に変換され、トランス１４０２次側２２ａ　、２２ｂ
間に廻り込み、ディジタル信号の符号誤シの原因となる
。このため同相モードスイッチング雑音の発生を充分に
小さくする必要があるが、従来のＤＣ−ＤＣ変換回路で
はこれを満足させることができなかった。

（ｂ）　　加入者線１２上には、アナログ電話回線から
のインパルス性雑音等の各植縦雑音が誘導され、ディジ
タル信号の符号誤シの原因となるため、ディジタル回線
終端装置１１の不平衡減衰量は充分に高くする必要があ
る。前記ｔａＪ項に記載した欠点を除去するため、第２
図に示すようにＤＣ−ＤＣ変換回路１７のスイッチング
周波数で充分に低インピーダンスの外付コンデンサ２３
を、１次側１８ａ及び２次側１９１Ｌ間（あるいは１次
側１８ｂ及び２次側１９ｂ間）に接続することによシ前
記同相モードスイッチング雑音を抑圧しているものがあ
る。しかし、このような構成とし、かつＤＣ−ＤＣＣ変
換回路１７０決を低インピーダンスでアースに接続する場合、電力分離
フィルタ１６ａ（ある込はｚ６ｂ）用のコイルと外付コ
ンデンサ２３とから縦回路に共振点を形成し、この共振
点においてディジタル回線終端回路１１の不平衡減衰量
が極度に劣化し符号誤りを生じる。このため前記共振点
をパルス伝送帯帯域よシ充分に高い周波数とする必要が
あり、これには外付コンデン？２３を除去し、ＤＣ−Ｄ
Ｃ変換回路１７の１次側１８ａ，１８ｂと２次側１９＆
！１９ｂとをトランス１４のストレー容量程度の高イン
ピーダンスで分離することが必要である。

しかし、このようにすると従来の回路構成では前記（ａ
１項に記載した欠点が生じる。

以下これらの点について更に詳細に説明する。

第３図に従来のＤＣ−ＤＣ変換回路の基本構成を示す。

直流電源２４から１次側１８ａ　、１８ｂを通じて入力
された直流入力電圧Ｅ　１はスイッチ素子２５のオン／
オフの繰返−し動作（以下スイッチングと呼ぶ）によυ
交番電圧（以下スイッチング電圧と呼ぶ）に変換され、
トランス２６の１次巻線２７の両端２９．３１間にはス
イッチング電圧ｅｌが生じる。このためトランス２６の
２次巻線２８の両端３２．３３間にはスイッチング電圧
ｅ２が誘起される。このスイッチング電圧ｅ２はダイオ
ード３４で半波整流され、出力コンデンサ３５で平滑さ
れ−、直流出力電圧Ｅ２が得られ、この直流出力は２次
側１９ａ　、１９ｂを通じて負荷３６へ供給される。な
お１次巻ＩｖｌＪ２７０両端２９．３１間に誘起される
スイッチング電圧ｅ１と、２次巻線２８の両端３２．３
３間に誘起されるスイッチング電圧ｅ２との比は、１次
巻線２７と２次巻ｍ２８との巻線比によシ定まる。直流
電源２６０両端間に入力コンデンサ３７＼が接続され、
まだスイッチ素子２５は例えばトランジスタであって、
このトランジスタ２５は１次巻線２７と直列に挿入され
、トランジスタ２５のベース、エミッタ間に駆動回路３
８が接続されている。

この第３図に示しだ従来のＤＣ−ＤＣ変換回路では１次
側−２次側間、すなわち１次側１８ａ１２次側１９ａ間
に大きなスイッチング電圧が発生する欠点があった。こ
れを同相モードスイッチング雑音と呼び、以下第４図を
用いて説明する。第４図は第３図に示したＤＣ−ＤＣ変
換回路において、同相モードスイッチング雑音の発生機
構を交流成分に着目して示したものである。第４図中の
記号は第３図に順じ、ｅｌ、ｅｆｆｉ、Ｖｌ及びｖ２は
任意の時点での各端子間のスイッチング電圧を、゛また
矢印は各電圧極性の相互関係を示す。スイッチ素子２５
と電源２４との接続点を１次側１８ｂ１ダイオード３４
と出力コンデンサ４１との接続点を２次側１９ｂとして
いる。巻線端２９．３２間のコンデンサ４２、巻線端３
１．３３間のコンデンサ４３はそれぞれ１次巻線２７と
２次巻線２８との間に分布するストレー容量を集中定数
回路で表わしたものである。スイッチ要素２５．１次巻
線２７、入力コンデンサ３７よシなる閉回路を閉路Ｉと
名付け、１次巻Ｍ２７．２次巻線２８、コンデンサ４２
．４３よシなる閉回路を閉路■と、２次巻線２８、ダイ
オード３４、出力コンデンサ３５よシなる閉回路を閉路
Ｉとそれぞれ呼ぶ。

第４図において、まず閉路Ｉに着目する。入力コンデン
サ３７はスイッチング周波数成分に対しては短絡（充分
に低インピーダンス）であるからその両端にはスイッチ
ング電圧は発生しない。従ってキルヒホッフの電圧則か
らスイッチ素子２５０両端には１次巻線２７０両端２９
．３１間に誘起されるスイッチング電圧ｅ１に等しい振
−のスイッチング電圧が逆位相で発生する。次に閉路間
に着目する。出力コンデンサ３５はスイッチング周波数
成分に対しては短絡であるから、その両端にはスイッチ
ング電圧は発生しない。したがって、キルヒホッフの電
圧則からダイオード３４０両端には、２次巻線２８の両
端３２．３３間に誘起されるスイッチング電圧ｅ２に等
しい娠幅のスイッチング電圧が逆位相で発生する。

次に閉路ｎに着目する。通常コンデンサ４２゜４３の容
量値はともに小さく、スイッチング周波数を含む高周波
域に亘シ充分に高いインピーダンスとなる。さて閉路■
において、コンデンサ４２．４３の両端に発生するスイ
ッチング電圧を各々Ｖｌ、Ｖ！とすると、キルヒホッフ
の電圧則から、Ｖ　１　＋ｖ　ｓ＝ｅ　ｔ　−ｅ　ｔと
なる関係を満たす。また電圧ｖ１とｖ２の比は各々のコ
ンデンサ４２．４３の容量値に反比例する。コンデンサ
４２の両端に発生するスイッチング電圧ｖ１は同相モー
ドスイッチング雑音である。以下閉路用部分の拡大図で
ある第５図を用いて説明する。第５図中の記号は第４図
に順する。コンデンサ４２．４３の容量値を０１、Ｃｔ
とする。ｖ、５図から同相モードスイッチング雑音の振
幅値ｖ１はとなシ、１次巻線２７の両端に生じるスイッチング電圧
ｅｔと、２次巻線２８の両端に誘起されるスイッチング
電圧ｅ２との双方の影響から発生する。

通常のＤ　Ｃ−ＤＣ変換回路においてはｅ１＼ｅ２であ
る。このため１次側１８ａ、１８ｂ−２次側１９ａｌｌ
Ｑｂ間を高インピーダンスで分離し、かつ同相モードス
イッチング雑音の発生を少なくするためにはコンデンサ
４３の容量値Ｃ２をコンデンサ４２の容量値Ｃ１に対し
て充分に小さくする必要がある。しかしコンデンサ４３
の容量値Ｃ！はトランスの１次巻線２７．２次巻線２８
及びコアの形状によって定ま）、容量値Ｃ２はあまシ小
さくできない。一方、コンデンサ４２の容量値ＣＩを大
きくすると（例えばコンデンサの外付により）、同相モ
ードスイッチング雑音は小さくなるが、１次側１８ａ　
、　１８　ｂ、＝−２次側１９ａ、１９ｂ間が低インピ
ーダンスとなる。以上から１次ｆ！１１１８８　、１８
　ｂ−２次側１９ａ、１９ｂ間を高インピーダンスで分
離し、かつ同相モードスイッチング雑音を低減化させる
ことは従来技術では困難であった。−例として第３図に
示した構成で直流入力電圧Ｅ１−３０Ｖ、直流出力Ｎ、
　圧Ｅ　！　＝　５　Ｖ　、出力電力１ｗ程度のＤＣ−
ＤＣ変換回路においては、同相モードスイッチング雑音
はリップル成分で約１０　Ｖｐｐ程度生じる。但し、１
次、２次巻線の構成によりこの雑音値は微妙に異なって
くる。

〈発明の概要〉この発明の目的は、直流及びスイッチング周波数を含む
高周波域に亘９１次側及び２次側間を高インピーダンス
で分離し、しかも同相モードスイッチング雑音の発生が
少ないｏｃ−Ｄｃ沢換回路を提供することにある。

この発明によれば、１次巻線と２次巻線との間に靜ｉｎ
！へい／ｉｆが配され、この静電遮へい層は２次巻線の
静止端に接続され、かつ１次巻線の中点からみて、１次
巻線の一方の側に静電遮へい層に対して誘起される電圧
と、１次巻線の他方の側に静電遮へい層に対して誘起さ
れる電圧とが互いに等しく、かつ逆極性となる打消手段
が設けられる。

〈第１実施例〉第６図はこの発明の第１実施例を示し、第３図と対応す
る部分に同一符号を付けである。この実施例では１次巻
線２７はその中点が開放され、その開放端４４．４５間
にスイッチ素子２５が接続されて打消手段が構成される
。従って１次巻線２７は巻線２７ａ、２７ｂに分割され
る。１次巻線２７と２次巻線２８との間には静電遮へい
層４６が介在され、この静電壁へい層４６は、２次巻線
２８の交流的な零電位点（以下静止端と呼ぶ）である２
次側１９ａに接続されている。２次（１１１＋　１９　
ｂも静止端であり、静電遮へい層４６を２次側１９ｂに
接続しても効果は同一である。このような構造をしてい
るから以下に説明するように１次側１８ａ−２次側１９
ａ間に発生するスイッチング電圧、すなわち同相モード
スイッチング雑音を低減化する作用がある。

第３図に示した従来のＤＣ−ＤＣ変換回路の場合、同相
モードスイッチング雑音は、式（１）から１次巻線２７
の両端に生じるスイッチング電圧ｅ１と２次巻線２８０
両端に誘起されるスイッチング電圧ｅ２との双方の影響
によシ発生する。しかし、第６図に示す実施例では、（
１）１次巻線２７−２次巻線２８間に静を遮へい層４６
が設けられ、かつこれが２次巻線２８の静止端である２
次ＩＩＩ　１９　ａに接続されている仁とによシ、２次
巻線２８の両端に生じるスイッチング電圧ｅ２が１次側
１８ａ−２次側１９ａ間の知、圧（同相モードスイッチ
ング雑音）として発生しない。（１１）また、スイッチ
素子２５が１次巻線２７の中点に挿入接続されているこ
とにより、静電遮へい層４６と１次巻線２７ａとの間の
スイッチング電圧の電位分布と、静電遮へい層４６と１
次巻線２７ｂとの間のスイッチング電圧の電位分布とが
逆極性となり、互いに打ち消し合って、１次巻線２７ａ
、２７ｂの各両端に生じるスイッチング電圧−が１次側
１８ａ−２次側１９ａ間の電圧（同相モードスイッチン
グ雑音）として発生しない。

これらの点につき第７図を用いて更に詳細に説明する。

第７図は第６図に示したＤＣ−ＤＣ変換回路において同
相モードスイッチング雑音の低減化作用を交流成分に着
目して示したものである。

第７図中の記号は第６図に順じ、ｅｌ、ｅｌ及びｖｌは
任意の時点での各端子間のスイッチング電圧をまた矢印
は各電圧極性の相互関係を示す。コンデンサ４７．４８
は１次巻線２７ａと静電壁へい層４６との間に分布する
ストレー容量を集中定数回路で表わし、コンデンサ４７
．４８はそれぞれ１次巻線２７＆の両端２９．４４と￥
Ｐ電迎へい層４６との間に接続しである。コンデンサ４
９．５１は１次巻線２７ｂと静電遮へい層４６との間に
分布するストレー容量を集中定数回路で表わし、コンデ
ンサ４９．５１はそれぞれ１次巻線２７ｂの両端４５．
３９と靜′Ｆｔ遮へい層４６との間に接続される。コン
デンサ５２．５３は２次巻線２８と静電遮５い層４６と
の間に分布するストレー容量を集中定数回路で表わし、
コンデンサ５２．５３は２次巻線２８０両端３２．３３
と静電遮へい層４６との間に接続される。コンデンサ３
７．１次巻線２７ａ、２７ｂ、スイッチ素子２５の閉回
路を閉路Ｉとし、１次巻１２７ａ、２７ｂ、　スイッｆ
’Ｊ子２５、静電遮へい層４６の閉回路を閉路■とし、
１次巻線２７ａ１靜電遮へい層４６、コンデンサ４７．
４８の閉回路を閉路Ｖとし、スイッチ素子２５、静電遮
へい層４６、コンデンサ４８　、４９の閉回路を閉路■
とし、１次巻線２７ｂ１静寛過へい層４６、コンデンサ
４９．５１の閉回路を閉路■とし、２次巻ｉ！１１２８
、コンデンサ５２，５３、静電遮へい層４６の閉回路を
閉路■とする。

最初に前記中頃を説明する。第７図において、まず閉路
ｌに着目する。出力コンデンサ３５はスイッチング周波
数成分に対しては短絡（充分に低インピーダンス）であ
るから、その両端にはスイッチング電圧は発生しない。

したがってキルヒホッフの電圧期から半波整流用のダイ
オード３４０両端には、２次巻線２８の両端３２．３３
間に誘起されるスイッチング電圧ｅ！に等しい振幅のス
イッチング電圧が逆位相で発生する。次に閉路■に着目
する。コンデンサ５２の両端は静電遮へい層４６によシ
短絡されているからスイッチング電圧は発生しない。し
たがって、閉路■におけるキルヒホッフの電圧期からコ
ンデンサ５３の両端には２次巻線２８の両端３２．３３
間に生じるスイッチング電圧ｅ２に等しい振幅のスイッ
チング電圧が逆位相で発生する。以上から２次側に発生
するスイッチング電圧ｅ２は静電遮へいＮ４４６によ９
２次側のみに閉じ、１次（１ｔｌｌｌＢａ−２次側１９
ａ間の電圧には影響を及ぼさないことが説明された。

次に前記（１１）項について説明する。第７図において
閉路１に着目する。入力コンデンサ３７はスイッチング
周波数成分に対しては短絡であるから、その両端にはス
イッチング電圧は発生しない。１次巻線２７は中点４４
．４５にて２分割されているから、１次巻線２７ａの両
端２９．４４間と、１次巻線２７ｂの両端４５．３１間
とには、等しれる。こ＼で閉路■におけるキルヒホッフ
の電圧期からスイッチ素子２５の両端には１次巻線２７
ａの両端２９．４４間と、１次巻線２７ｂの両端４５．
３１間とにそれ−ぞれ誘起されるスイッチング電圧の和
ｅ１に等しい振幅のスイッチング電圧が逆位相で発生す
る。

次に閉路■、■及び■に着目する。通常コンデンサ４７
．４８．４９及び５１の容量値はともに小さく、スイッ
チング周波数を含む高周波域に亘シ充分に高インピータ
ーンスとなる。また通常１次巻、１Ｊ２７ａ、２ｊｂと
その一端２９．４５を同−例としてバイファイラ巻きに
することによシ、静電遮へい層４６−巻線端２９間と、
静電婆へい層４６−巻線端４５間との物理的な位置関係
は等しくなる。このだめコンデンサ４７とコンデンサ４
９の容量値は概ね等しく、これをＣＩとする。同様に静
’を逗へい層４６−巻線端４４間と静′￥ＪＬ遮へい層
４６−巻線端３１間との物理的な位置関係は等しい。こ
のため、コンデンサ４８とコンデンサ５１の容量値は概
ね等しく、これをＣ４とする。

こ＼で、閉路■に着目する。コンデンサ４７の両端にス
イッチング電圧ｖ１が発生したとする。先に述べたよう
に１次巻線２７ａ、２７ｂの電圧の和とスイッチ素子２
５の電圧とは等しく逆位相であるから、キルヒホッフの
電圧期から、コンデンサ５１の両端にはコンデンサ４７
０両端に発生するスイッチング電圧Ｖｌに等しい振幅の
スイッチング電圧が逆位相で発生する。このスイッチン
グ電圧ｖ１は同相モードスイッチング電圧である。次に
第８図を用いて説明する。第８図は第７図中の閉路■、
■及び■部分を抽象したものであシ、記号は第７図に順
する。コンデンサ４７．４９の容Ｊｔ値はＣ１１，コン
デンサ４８．５１の容量値Ｃ４とする。第８図の閉路■
、■及び■についてそれぞれ閉路方程式を解くと、となる。式（２）から同相モードスイッチング雑音はコ
ンデンサ４７．４９（７）容量値Ｃ８とコンデンサ４８
．５１の容量値Ｃ４との差が小さい程低減化される。

さて、第６図において、静電遮へい層４６−巻線端２９
（あるいは４５）間のストレー容量と、静電遮へい層４
６−巻線端４゛４（あるいは３１）間のストレー容量と
を等しくする技術は比較的容易であシ、静電辿へい１−
４６に対する巻線端２９（あるいは４５）の物理的位置
と、静電遮へい層４６−巻線端４４（あるいは３１）と
の物理的位置を対称とすればよい。例えば、１次巻線２
７　ａ　、２７ｂを静電遮へい層４６に対して１層巻き
となるように構成すれば良い。すなわち、第８図におい
てコンデンサ４７（あるいはコンデンサ４９）の容量値
Ｃ８と、コンデンサ４８（あるいはコンデ汚５１）の容
量値Ｃ４とを概ね等しくする技術は既知である。以上か
ら、スイッチ素子２５を１次巻線２７の中点に挿入接続
することによｐ１次巻線２７ａ、２７ｂの各両端に誘起
されるスイッチング電ｌ圧−Ｔ−力早次側１８ａ−２次側１９ａ間の′電圧に及
ぼす影響を低減化させ得ることを説明できた。

以上、第６図に示した構成によシ直流及びスイッチング
周波数を含む高周波域に亘シ１次側１８ａ、１８ｂ−２
次側１９ａ、１９ｂ間を高インピーダンスで分離し、か
つ同相モードスイッチング雑音の発生が少ないＤＣ−Ｄ
Ｃ変換回路を提供し得る。

く第２実施例〉第９図はこの発明の第２実施例を示し、スイッチ素子２
５ａ、２５ｂが１次巻線２７の両端にそれぞれ直列に接
続され、スイッチ素子２５　ａ、２５ｂは駆動回路３８
によシ同一のタイミングで断続制御される。スイッチ素
子２５ａ　、２５ｂの他端は入力コンデンサ３７の両端
に接続される。１次巻線２７と２次巻線２８との間に静
電遮へい層４６が介在される。この静電辿へいｌ−４６
は２次巻線２８の交流的なＯ電位点（以下静止端と呼ぶ
）である巻線端３２に接続している。２次側１９ｂも静
止端であり、静電遮へい層４６を２次側１９ｂに接続し
ても効果は同一である。、その他の記号は第３図に順す
る。このような構造をしているから以下に述べるように
１次側１８ａ−２次側１９ａ間に発生するスイッチング
電圧、即ち同相モードスイッチング雑音を低減化する作
用がある。

第９図に示した構成によれば、＋ｉ）ｉ次巻線２７−２
次巻線２８間に静電遮へい＃４６が設けられかつこれは
２次巻線２８の静止端である巻線端３２に接続されてい
ることによシ２次巻線２８の両端に生じるスイッチング
電圧ｅ２が１次側１８ａ−２次側１９ＪＬ間の電圧（同
相モードスイッチング雑音）として発生しない。（１１
）スイッチ素子２５ａ。

２５ｂが１次巻線２７の両端にそれぞれ接続され、かつ
スイッチ菓子２７ａ　、２７ｂを同一タイミングでオン
、オフ動作させることによシ靜１［へい層４６−巻線端
２９（あるいは３１　）　１ｓＪ１に発生するスイッチ
ング電圧とスイッチ素子２５ａ（＄るいはスイッチ素子
２５ｂ）の両端である巻線端２９（あるいは３１）−１
次側１８ａ（あるいは１８ｂ）間に発生するスイッチン
グ電圧とが逆極性となり、互いに打ち消し合うことによ
シ、１次巻線２７の両端に生じるスイッチング電圧ｅ１
が１次側１８ａ−２次側１９ａ間の電圧（同相モードス
イッチング雑音）として発生しない。

これらについて第１０図を用いて詳細に説明する。第１
０図は第９図に示したＤＣ−ＤＣ変換回路において同相
モードスイッチング雑音の低減化作用を交流成分に着目
して示したものである。第１０図中の記号は第９図に順
じ、ｅｌ、ｅ２．Ｖｌ及びｖ２は任意の時点での各端子
間のスイッチング電圧を、また矢印は各電圧極性の相互
関係を示す。

また第１０図において第７図と対応する部分には同一符
号を付けてあシ、閉路ＶＸ■は同一となる。

閉路Ｉはコンデンサ３７．１次巻線２７、スイッチ素子
２５ａ、２５ｂで構成され、閉路■は１次巻線２７、コ
ンデンサ４７．５１、静電遮へい層４６で構成される。

最初に前記（１）項を説明する。第１０図においてまず
閉路■に着目する。出力コンデンサ１５はスイッチング
周波数成分に対しては短絡（充分に低インピーダンス）
であるからその両端にはスイッチング電圧は発生しない
。したがって、キルヒホッフの電圧側から半波整流用の
ダイオード３４の両端には２次巻線２８の両端３２．３
３間に誘起されるスイッチング電圧ｅ！に等しい振幅の
スイッチング電圧が逆位相で発生する。次に閉路■に着
目する。コンデンサ５２．５３は２次巻線２８と靜ｔａ
へい層４６との間に分布するストレー容量を集中定数回
路で表わしたものである。コンデンサ５２は巻線端３２
と静電辿へい層４６との間に接続され、コンデンサ５３
は巻線端３３と静電遮へい層４６との間に接続される。

こ＼で、コンデンサ５２の両端は静電遮へい層４６によ
シ短絡されているからスイッチング電圧は発生しない。

したがって閉路■におけるキルヒホッフの電圧側からコ
ンデンサ５３の両端には、２次巻線２８の両ｍ３２．３
３間に生じるスイッチング電圧ｅ２に等しい振幅のスイ
ッチング電圧が逆位相で発生する。以上から２次側に発
生するスイッチング電圧ｅ２は静電遮へい層４６により
２次側のみに閉じ、１次側１８ａ−２次側１９ａ間の電
圧には影響を及ぼさない。

次に前記（１１）項について説明する。第１０図におい
て閉路Ｉに着目する。入力コンデンサ３７はスイッチン
グ周波数成分に対しては短絡であるからその両端にはス
イッチング電圧は発生しない。また１次巻線２７０両端
２９．３１間には、スイッチング千〇、圧ｅ１が誘起さ
れている。またスイッチ素子２５ａ、２５ｂのオン／オ
フは同位相である。

したがって、閉路Ｉにおけるキルヒホッフの電圧側から
スイッチ素子２５ａ、２５ｂの両端には１次巻線２７０
両端２９．３１間に誘起されるスイッチング電圧ｅ１と
は逆位相のスイッチング電圧が振幅が２分割されて発生
する。こ＼で、スイッチ素子の特性のばらつきを考えて
、スイッチ素子２５ａ　、２５ｂの両端に発生するスイ
ッチング電圧の次に閉路■に着目する。コンデンサ４７
．５１は静電遮へい層４６と１次巻線２７との間に分布
するストレー容量を集中定数回路で表わしだものであυ
、コンデンサ４７は靜１！辿へい層４６と巻線端２９と
の間に接続され、コンデンサ５１は静電遮へいＭ４６と
巻線端３１との間に接続される。

通常、このコンデンサ４７．５１の容量値はともに小さ
く、スイッチング周波数を含む高周波域に亘シ充分に高
インビータ”ンスとなる。さて、コンデンサ４７．５１
の両端に発生するスイッチング電圧を各々ｖｘ、ｖｇと
すると、閉路■におけるキルヒホッフの電圧側からｖｔ
−１−ｖｚ＝ｅ１となる関係を満たす。

以下、閉路■部分の拡大図である第１１図を用いて説明
する。第１１図中の記号ｔｉ第１０図に１暇する。各々
コンデンサ４７．５１のＭｆｋ値をＣ１＋。

Ｃ４とする。第１１図の閉路■について閉路方程式とな
る。さて再び第１０図に戻って説明する。同相モードス
イッチング電圧は１次側１８ａ−２次側１９ａ間に生じ
るスイッチング電圧であシ、これをｖ８と記すと、第１
０図から、式（６）に式（５）を代入し、となる。式（７）においてΔの値は充分に小さく同相モ
ードスイッチング雑音は、コンデンサ４７の容量値Ｃ８
とコンデンサ５１の容量値Ｃ４との差が小さい程低減化
される。さて、第９図において、静電遜へい層４６−暮
線端２９間のストレー容置と静電遮へい層４６−巻線端
３１間のストレー容量とを等しくする技術は比較的容易
であシ、静電趣ヘい層４６に対する巻線端２９の物理的
位置と静電遮へい層４６に対する巻線端３１の物理的位
置を対称とすればよい。例えば１次巻線２７を静電遮へ
い層４６に対して１層巻きとなるように構成すれば良い
。すなわち、第１０図においてコンデンサ４７の容量値
Ｃ１１とコンデンサ５１の容量値Ｃ４とを概ね等しくす
る技術は既知である。以上からスイッチ素子２５ａ、２
５ｂを１次巻線２７の両側に接続することにより、１次
巻線２７の両端に訪起されるスイッチング電圧ｅｌが１
次側１８ａ−２次側１９ａ間の電圧に及はす影響を低減
化させ得ることを説明できた。

以上、第９図に示した構成により直流及びスイッチング
周波数を含む高周波域に亘９１次側１８ａ、１８ｂ−２
次側１９ａ、１９ｂ間を高インピーダンスで分離し、か
つ同相モードスイッチング雑音の発生が少ないＤＣ−Ｄ
Ｃ変換回路を提供できる。

さて、第６図、第９図において２次側が多出力で２次巻
線を複数個有するＤＣ−１）Ｃ変換回路とする場合には
１次巻線、複数の２次巻線を順次同軸心上に形成し、２
次巻線相互間にも静電辿へい層を設け、かつこの静電遮
へい層を１へ巻線−２次巻勝間の静電遮へい層４６に接
続した構成とすることが、同相モードスイッチング雑音
の発生を少なくする上で有利である。

〈第３実施例〉以上はいわゆる電流伝送形、つまり第６図及び第９図に
おいて１次側のスイッチ素子２５．２５８．２５ｂがオ
フの時に２次側の半波整流用のターイオード３４が導通
する形式のＤＣ−ＤＣ変換回路にこの発明を適用したが
、いわゆる電圧伝送形、つまり１次側のスイッチ素子が
オンの時に、２次側の半波整流用のダイオードが導通す
る形式のＤＣ−ＤＣ変換回路にも、この発明を適用でき
る。

その例を第６図と対応して第１２図に示す。これら両図
における相違は整流用ダイオード３４の極性が逆にされ
ていることである。また第９図に示したものと対応する
電圧伝送形ＤＣ−ＤＣ変換回路を第１３図に示す。この
場合も整流用ダイオード３４の極性が逆となるだけでち
る。

く効　果〉以上説明したよ°うにこの発明によシ、直流及びスイッ
チング周波数を含む高周波域に亘シ入力側及び出力側間
を高インピーダンスで分離し、かつ同相モードスイッチ
ング雑音の発生が少ないＤＣ−ＤＣ変換回路が提供でき
るため、例えば平衡形ケーブルを用いたテイジタル加入
者線伝送系において、局からの遠方給電によって動作す
る加入者宅内側に設置されるディジタル回線終端装置用
の受電用電源としての適用に利点がある。具体的にはＤ
Ｃ−ＤＣ変換回路の発生するスイッチング雑音のパルス
伝送系回路への廻シ込みが少なく、ディジタル回線終端
装置と加入者線との市インピーダンス分離が可能である
。これによる効果はパルス伝送帯域においてディジタル
回線終端装置の高い不平衡減衰量が得られ、加入者線上
に誘導される大きな縦雑音に対してディジタル信号の符
号誤シを極力抑圧し得ることである。

次に数値例を示す。第６図及び第１２図に示した構成に
おいて、入力電圧Ｅｌを約２６Ｖ１人力寛流を約２４ｍ
１．出力電圧Ｅ２を５ｖ±３．５％、出力電力約５００
ｍＷ、１次巻線２７ａ、２７ｂの巻線数を各４０回程度
の２線巻き（バイファイラ巻き）、２次巻線２８の巻線
数は１６回程度、静１ｔｔａへい層４６は銅箔、スイッ
チ素子２５はＭＯＳ−ＦＥＴ、整流用タイオード３４は
ショットキーバリアダイオード、１次巻線２７ａ、２７
ｂは静電遮へい層４６に対して１層巻き、スイッチング
周波数約７０ＫＨｚとしたＤＣ−ＤＣ変換回路において
、同相モードスイッチング雑音はリップル成分で約０．
５Ｖｐｐであった。スイッチ素子の駆動回路３８は、他
励形あるいは自励形としても、上記同相モードスイッチ
ング雑音は同一であった。なお、出力電圧の定電圧化は
２次側にシャントレギュレータを用いている。捷た、電
力変換効率は約８０％であった。

また、第９図及び第１３図に示した構成において１次巻
線２７０巻線数を８０回程度で静電遮へい層４６に対し
て１ノー巻きとし、スイッチ素＋２５ｂをＰチャンネル
ＭＯ８−ＦＥＴ、スイッチ累子爲ａをＮチャンネルＭＯ
８−ＦＥＴとした他は上記と同一とし、同様の結果を得
た。

【図面の簡単な説明】

第１図及び第２図社それぞれ加入者宅内側に設置される
ディジタル回声終端装置の構成を示す図、第３図は従来
の電流伝送形ＤＣ−ＤＣ変換回路の基本構成を示す接続
１図、第４図は第３図のＤＣ−ＤＣ変換回路における同
相モードスイッチング雑音の発生機構の説明図、第５図
は第４図の閉路■部分の拡大図、第６図はこの発−明を
電流伝送形ＤＣ−ＤＣ変俟回路変通回路た実施例を示す
接続図、第７図は第６図のＤＣ−ＤＣ変換回路におりる
同相モードスイッチング雑音低減化作用の説明図、第８
図は第７図の閉路Ｖ、　Ｖｌ、■部分の拡大図、第９図
はこの発明を電流伝送形ＤＣ−ＤＣ：＆換回路に適用し
た他の実施例を示す接続図、第１０図はＭ９図のＤＣ−
ＤＣ変換回路における同相モードスイッチング雑音低減
化作用の説明図、？４１１図は第１０図の閉路■部分の
拡大図、第１２図はこの発明を電圧伝送形ＤＣ−ＤＣ変
換回路に適用した実施例を示す接続図、第１３図はこの
発明を蒐圧伝送形ＤＣ−ＤＣ変換回路に適用した他の実
施例を示す接続図である。２４：直流電源、２５，２５ａ、２５ｂ：スイッチ素子
、２６：トランス、２７：１次巻線、２７’ａ、２７ｂ
：中点で２分割された１次巻線、２８：２次巻線、３４
：半波整流用のダイオード、３５：出力コンデンサ、３
６：負荷、３７：入力コンデンサ、３８：スイッチ菓子
の駆１回路、４６：静電遮へい層。特許出願人　　日本電信電話公社代理人　草野　卓

Claims

【特許請求の範囲】

（１）直流電力をスイッチングしてトランスの１次巻線
へ供給し、そのトランスの２次巻線の出力を整流平滑し
て直流出力を得るＤＣ−ＤＣ変換回路において、前記１
次巻線と２次巻線との間に、その２次巻線の静止端に接
続された靜％遮へい層と、前記１次巻線の中点の一方側
の巻線部分において前記静ｔａｈへい層に対して誘起さ
れる電圧と、前記゛１次巻線の中点の他方側の巻線部分
において前記靜′ｖｔ遮へい層に対して誘起される定圧
とを、互いに逆極性で、かつはソ等振幅とする打消手段
とを有することを特徴とするＤＣ−ＤＣ変換回路。
（２）前記打消手段は前記１次巻線がその中点で開放さ
れ、その開放端子間に前記スイッチングのため一スィッ
チ素子が接続されたものであることを特徴とする特許請
求の範囲第１項記載のＤＣ−ＤＣ変換回路。
（３）前記打消手段は前記１次巻線の両端にそれぞれ、
前記スイッチングのだめの第１．第２スイツチ素子が直
列に接続され、これら第１．第２スイツチ素子が同一の
タイミングで断続制御されるものであることを特徴とす
る特許請求の範囲第１項に記載のＤＣ−ＤＣ変換回路。