JPH0295168A - Dc/dc converter circuit - Google Patents
Dc/dc converter circuitInfo
- Publication number
- JPH0295168A JPH0295168A JP63262622A JP26262288A JPH0295168A JP H0295168 A JPH0295168 A JP H0295168A JP 63262622 A JP63262622 A JP 63262622A JP 26262288 A JP26262288 A JP 26262288A JP H0295168 A JPH0295168 A JP H0295168A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- voltage
- primary
- capacitor
- shielding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Devices For Supply Of Signal Current (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は直流電力をスイッチングしてトランスの1次
巻線へ供給し、そのトランスの2次巻線の出力を整流平
滑して直流出力を得るD−C−DC変換回路に関し、特
に入出力間を高インピーダンスで分離し、しかも同相モ
ードスイッチング雑音の発生が少ない回路に係わる。DETAILED DESCRIPTION OF THE INVENTION This invention is a D-C-DC conversion method in which DC power is switched and supplied to the primary winding of a transformer, and the output of the secondary winding of the transformer is rectified and smoothed to obtain a DC output. The present invention relates to circuits, and particularly to circuits that separate input and output with high impedance and generate less common-mode switching noise.
〈背 景〉
この種のD(、−DC変換回路は例えばディジタル加入
者線伝送方式における加入者宅内側に設置されるディジ
タル回線終端装置の電源として用いられる。即ち第1図
に示すように、加入者宅内側に設置されるディジタル回
線終端装置11は一般に局からの遠方給電によって動作
するように構成され、ディジタル回線終端装置11に接
続された平衡形ケーブルの加入者線12上にはディジタ
ル信号と給電直流電流とが重畳されている。加入者線1
2の他端は図に示してないが局内に引込まれ、局内側の
ディジタル回線終端装置に接続される。<Background> This type of D(-DC conversion circuit) is used, for example, as a power source for a digital line termination device installed inside a subscriber's premises in a digital subscriber line transmission system. That is, as shown in FIG. The digital line termination device 11 installed inside the subscriber's premises is generally configured to operate by receiving power from a remote station, and the digital signal is transmitted on the subscriber line 12 of the balanced cable connected to the digital line termination device 11. and the feeding DC current are superimposed.Subscriber line 1
Although the other end of the line 2 is not shown in the figure, it is led into the office and connected to a digital line termination device inside the office.
加入者線12上のディジタル信号は装置11との接続点
13、トランス14を介してパルス伝送回路15に入力
される。パルス伝送回路15は等化増幅回路、パルス送
信回路などから構成される。A digital signal on the subscriber line 12 is input to a pulse transmission circuit 15 via a connection point 13 with the device 11 and a transformer 14. The pulse transmission circuit 15 includes an equalization amplifier circuit, a pulse transmission circuit, and the like.
加入者線12上の給電直流電流は接続点13、電力分離
フィルタ16a、16bを介してDC−DC変換回路1
7の1次側18a、18bに入力され、これら1次側1
8a、18b間には例えば直流電圧30Vが印加される
。DC−DC変換回路17ではDC−DC変換を行い、
DC−DC変換回路17の2次側19a、19b間には
、例えば直流電圧5Vを発生する。ディジタル回線終端
装置11の主要部あるいは全体は、D(、−DC変換回
路17の2次側19a、19bの出力によって動作する
。接続点13及びフィルタ16a、16bの接続点とト
ランス14との間に挿入された直流阻止コンデンサ21
はトランス14に給電直流電流を流さないために設けて
いる。電力分離フィルタ16a、16bは、直流低イン
ピーダンス、交流高インピーダンスとなるように例えば
コイルで構成されている。これは、DC−DC変換回路
17の1次側18a、18b間の交流インピーダンスが
低いため、ディジタル信号を短絡することを避けるため
である。The supplied DC current on the subscriber line 12 is passed through the connection point 13 and the power separation filters 16a and 16b to the DC-DC conversion circuit 1.
7 primary sides 18a and 18b, and these primary sides 1
For example, a DC voltage of 30 V is applied between 8a and 18b. The DC-DC conversion circuit 17 performs DC-DC conversion,
For example, a DC voltage of 5 V is generated between the secondary sides 19a and 19b of the DC-DC conversion circuit 17. The main part or the whole of the digital line termination device 11 is operated by the output of the secondary side 19a, 19b of the D(, -DC conversion circuit 17. DC blocking capacitor 21 inserted in
is provided to prevent the supply DC current from flowing through the transformer 14. The power separation filters 16a and 16b are constructed of, for example, coils so as to have low DC impedance and high AC impedance. This is to avoid short-circuiting the digital signals since the AC impedance between the primary sides 18a and 18b of the DC-DC conversion circuit 17 is low.
さて、以上の構成のディジタル回線終端装置11の電源
であるDC−DC変換回路17に、従来構成のDC,−
DC変換回路を適用する場合、以下の欠点が生じる。Now, the DC-DC conversion circuit 17, which is the power source of the digital line termination device 11 having the above configuration, is connected to the conventionally configured DC, -
When applying a DC conversion circuit, the following drawbacks occur.
(a) D C−D C変換回路17の1次側と2次
側との間、すなわち1次側18a及び2次側19a間、
あるいは1次側18b及び2次側19b間、にDC−D
C変換回路17のスイッチングにともなうスイッチング
雑音vI、いわゆる同相モードスイッチング雑音が発生
する。この同相モードスイッチング雑音は、加入者線1
2及びディジタル回線終端装置11などによって決る不
平衡減衰量に応じて差動モード雑音に変換され、トラン
ス14の2次側22a、22b間に廻り込み、ディジタ
ル信号の符号誤りの原因となる。(a) Between the primary side and the secondary side of the DC-DC conversion circuit 17, that is, between the primary side 18a and the secondary side 19a,
Or DC-D between the primary side 18b and the secondary side 19b.
Switching noise vI, so-called common mode switching noise, occurs due to switching of the C conversion circuit 17. This common mode switching noise
The noise is converted into differential mode noise according to the amount of unbalanced attenuation determined by 2 and the digital line termination device 11, and circulates between the secondary sides 22a and 22b of the transformer 14, causing code errors in the digital signal.
このため同相モードスイッチング雑音の発生を充分に小
さくする必要があるが、従来のDCDC変換回路ではこ
れを満足させることができなかった。For this reason, it is necessary to sufficiently reduce the generation of common mode switching noise, but conventional DC/DC conversion circuits have not been able to satisfy this requirement.
(b) 加入者線12上には、アナログ電話回線から
のインパルス性雑音等の各種縦雑音が誘導され、ディジ
タル信号の符号誤りの原因となるため、ディジタル回線
終端装置11の不平衡減衰量は充分に高くする必要があ
る。前記(a)項に記載した欠点を除去するため、第2
図に示すようにDC−DC変換回路17のスイッチング
周波数で充分に低インピーダンスの外付コンデンサ23
を、1次側18a及び2次側19a間(あるいは1次側
18b及び2次側19b間)に接続することにより前記
同相モードスイッチング雑音を抑圧しているものがある
。しかし、このような構成とし、かつDC−DC変換回
路17の2次側19aあるいは19bを低インピーダン
スでアースに接続する場合、電力分離フィルタ16a(
あるいは16b)用のコイルと外付コンデンサ23とか
ら縦回路に共振点を形成し、この共振点においてディジ
タル回線終端回路11の不平衡減衰量が極度に劣化し符
号誤りを生じる。(b) Various vertical noises such as impulsive noise from the analog telephone line are induced on the subscriber line 12 and cause code errors in the digital signal, so the unbalanced attenuation of the digital line termination device 11 is It needs to be high enough. In order to eliminate the drawbacks mentioned in paragraph (a) above, the second
As shown in the figure, an external capacitor 23 with sufficiently low impedance at the switching frequency of the DC-DC conversion circuit 17
Some devices suppress the common mode switching noise by connecting between the primary side 18a and the secondary side 19a (or between the primary side 18b and the secondary side 19b). However, when adopting such a configuration and connecting the secondary side 19a or 19b of the DC-DC conversion circuit 17 to the ground with low impedance, the power separation filter 16a (
Alternatively, a resonance point is formed in the vertical circuit by the coil for 16b) and the external capacitor 23, and at this resonance point, the unbalanced attenuation of the digital line termination circuit 11 is extremely degraded, causing a code error.
このため、前記共振点をパルス伝送帯域より充分に高い
周波数とする必要があり、これには外付コンデンサ23
を除去し、DC−DC変換回路17の1次側18a、1
8bと2次側19a19bとをトランス14のストレー
容量程度の高インピーダイスで分離することが必要であ
る。Therefore, it is necessary to set the resonance point at a frequency sufficiently higher than the pulse transmission band, and for this purpose, an external capacitor 23 is required.
is removed from the primary side 18a, 1 of the DC-DC conversion circuit 17.
It is necessary to separate the secondary side 8b and the secondary side 19a19b with a high impedance die approximately equal to the stray capacitance of the transformer 14.
しかし、このようにすると従来の回路構成では前記(a
)項に記載した欠点が生じる。However, in this case, in the conventional circuit configuration, the above (a
The disadvantages listed in section ) will occur.
以下これらの点について更に詳細に説明する。These points will be explained in more detail below.
第3図に従来のDC−DC変換回路の基本構成を示す。FIG. 3 shows the basic configuration of a conventional DC-DC conversion circuit.
直流電源24から1次側18a、18bを通じて入力さ
れた直流入力電圧E、はスイッチ素子25のオン/オフ
の繰返し動作(以下スイッチングと呼ぶ)により交番電
圧(以下スイッチング電圧と呼ぶ)に変換され、トラン
ス26の1次巻線27の両端29.31間にはスイッチ
ング電圧e1が生じる。このためトランス26の2次巻
線28の両端32.33間にはスイッチング電圧e2が
誘起される。このスイッチング電圧e2はダイオード3
4で半波整流され、出力コンデンサ35で平滑され、直
流出力電圧E2が得られ、この直流出力は2次側19a
、19bを通じて負荷36へ供給される。なお1次巻線
27の両端2931間に誘起されるスイッチング電圧e
l と2次巻線28の両端32.33間に誘起されるス
イッチング電圧e2との比は1次巻線27と2次巻線2
8との巻線比により定まる。直流電源26の両端間に入
力コンデンサ37が接続され、またスイッチ素子25は
例えばトランジスタであって、このトランジスタ25は
1次巻線27と直列に挿入され、トランジスタ25のベ
ース・エミッタ間に駆動回路38が接続されている。The DC input voltage E input from the DC power supply 24 through the primary sides 18a and 18b is converted into an alternating voltage (hereinafter referred to as switching voltage) by the repeated on/off operation (hereinafter referred to as switching) of the switching element 25, A switching voltage e1 is generated between both ends 29,31 of the primary winding 27 of the transformer 26. Therefore, a switching voltage e2 is induced between both ends 32 and 33 of the secondary winding 28 of the transformer 26. This switching voltage e2 is applied to the diode 3
4, and is smoothed by the output capacitor 35 to obtain a DC output voltage E2, and this DC output is applied to the secondary side 19a.
, 19b to the load 36. Note that the switching voltage e induced between both ends 2931 of the primary winding 27
l and the switching voltage e2 induced between both ends 32 and 33 of the secondary winding 28 is the ratio between the primary winding 27 and the secondary winding 2.
It is determined by the winding ratio with 8. An input capacitor 37 is connected between both ends of the DC power supply 26, and the switching element 25 is, for example, a transistor, this transistor 25 is inserted in series with the primary winding 27, and a drive circuit is connected between the base and emitter of the transistor 25. 38 are connected.
この第3図に示した従来のDC−DC変換回路では1次
側−2次側間、すなわち1次側18a、2次側19a間
に大きなスイッチング電圧が発生する欠点があった。こ
れを同相モードスイッチング雑音と呼び、以下第4図を
用いて説明する。第4図は第3図に示したDC−DC変
換回路において、同相モードスイッチング雑音の発生機
構を交流成分に着目して示したものである。第4図中の
記号は第3図に順し、el + e2 + Vl及
びv2は任意の時点での各端子間のスイッチング電圧を
、また矢印は各電圧極性の相互関係を示す。スイッチ素
子25と電源24との接続点を1次側18b、ダイオー
ド34と出力コンデンサ35との接続点を2次外側19
bとしている。巻線端29.32間のコンデンサ42、
巻線端31.33間のryデンサ43はそれぞれ1次巻
線27と2次巻線28との間に分布するストレー容量を
集中定数回路で表わしたものである。スイッチ素子25
.1次巻線27、人力コンデンサ37よりなる閉回路を
閉路Iと名付け、1次巻線27.2次巻線28、コンデ
ンサ42.43よりなる閉回路を閉路■と、2次巻線2
日、ダイオード34、出力コンデンサ35よりなる閉回
路を閉路■とそれぞれ呼ぶ。The conventional DC-DC conversion circuit shown in FIG. 3 has a drawback in that a large switching voltage is generated between the primary side and the secondary side, that is, between the primary side 18a and the secondary side 19a. This is called common mode switching noise, and will be explained below using FIG. 4. FIG. 4 shows the generation mechanism of common mode switching noise in the DC-DC conversion circuit shown in FIG. 3, focusing on the alternating current component. The symbols in FIG. 4 correspond to those in FIG. 3, el + e2 + Vl and v2 indicate the switching voltages between the terminals at any given time, and the arrows indicate the mutual relationship between the voltage polarities. The connection point between the switch element 25 and the power supply 24 is the primary side 18b, and the connection point between the diode 34 and the output capacitor 35 is the secondary outside 19.
b. capacitor 42 between winding ends 29.32;
The ry capacitors 43 between the winding ends 31 and 33 each represent the stray capacitance distributed between the primary winding 27 and the secondary winding 28 using lumped constant circuits. Switch element 25
.. The closed circuit consisting of the primary winding 27 and the human power capacitor 37 is named closed circuit I, the closed circuit consisting of the primary winding 27, secondary winding 28, and capacitor 42.43 is named closed circuit ■, and the secondary winding 2
A closed circuit consisting of the diode 34, the output capacitor 35, and the output capacitor 35 is called a closed circuit (2).
第4図において、まず閉路Iに着目する。入力コンデン
サ37はスイッチング周波数成分に対しては短絡(充分
に低インピーダンス)であるからその両端にはスイッチ
ング電圧は発生しない。従ってキルヒホッフの電圧則か
らスイッチ素子25の両端には1次巻線27の両端29
.31間に誘起されるスイッチング電圧e1に等しい振
幅のスイッチング電圧が逆位相で発生する。次に閉路■
に着目する。出力コンデンサ35はスイッチング周波数
成分に対しては短絡であるがら、その両端にはスイッチ
ング電圧は発生しない。したがってキルヒホッフの電圧
則からダイオード34の両端には2次巻線28の両端3
2.33間に誘起されるスイッチング電圧e2に等しい
振幅のスイッチング電圧が逆位相で発生する。In FIG. 4, attention is first paid to cycle I. Since the input capacitor 37 is short-circuited (sufficiently low impedance) to the switching frequency component, no switching voltage is generated across it. Therefore, from Kirchhoff's voltage law, both ends 29 of the primary winding 27 are connected to both ends of the switching element 25.
.. A switching voltage with an amplitude equal to the switching voltage e1 induced between 31 and 31 is generated in opposite phase. Next, the closed circuit ■
Focus on. Although the output capacitor 35 is short-circuited for the switching frequency component, no switching voltage is generated across it. Therefore, from Kirchhoff's voltage law, both ends 3 of the secondary winding 28 are connected to both ends of the diode 34.
A switching voltage with an amplitude equal to the switching voltage e2 induced between 2.3 and 33 is generated in opposite phase.
次に閉路■に着目する。通常コンデンサ42゜43の容
量値はともに小さく、スイッチング周波数を含む高周波
数に亘り充分に高いインピーダンスとなる。さて閉路■
において、コンデンサ42゜43の両端に発生するスイ
ッチング電圧を各々V。Next, we will focus on the cycle ■. Normally, the capacitance values of the capacitors 42 and 43 are both small, and the impedance is sufficiently high over high frequencies including the switching frequency. Now, closed circuit■
, the switching voltages generated across the capacitors 42 and 43 are V, respectively.
v2とすると、キルヒホッフの電圧則からV、+v2
=e、−e、となる関係を満たす。また電圧V、とv2
の比は各々のコンデンサ42.43の容量値に反比例す
る。コンデンサ42の両端に発生するスイッチング電圧
■1は同相モードスイッチング雑音である。以下閉路■
部分の拡大図である第5図を用いて説明する。第5図中
の記号は第4図に順する。各々コンデンサ42.43の
容ilk値をC+ 、Czとする。第5図から同相モー
ドスイッチング雑音の振幅値v1は
Cつ
となり、1次巻線27の両端に生じるスイッチング電圧
e1と、2次巻線28の両端に誘起されるスイッチング
電圧e2との双方の影響から発生する。通常のDC−D
C変換回路においてはe、≠e2である。このため1次
側18a、18b、2次側19a、19b間を高インピ
ーダンスで分離し、かつ同相モードスイッチング雑音の
発生を少なくするためにはコンデンサ43の容量値C2
をコンデンサ42の容量値C1に対して充分に小さくす
る必要がある。しかし、コンデンサ43の容量値C2は
トランスの1次巻線27.2次巻線28及びコアの形状
によって定まり、容量値C2はあまり小さくできない。If v2, then from Kirchhoff's voltage law, V, +v2
=e, −e, is satisfied. Also, voltage V, and v2
The ratio of is inversely proportional to the capacitance value of each capacitor 42 and 43. The switching voltage (1) generated across the capacitor 42 is common mode switching noise. The following cycle■
This will be explained using FIG. 5, which is an enlarged view of the portion. The symbols in FIG. 5 correspond to those in FIG. Let the capacitance ilk values of capacitors 42 and 43 be C+ and Cz, respectively. From FIG. 5, there are C amplitude values v1 of the common mode switching noise, which are influenced by both the switching voltage e1 generated across the primary winding 27 and the switching voltage e2 induced across the secondary winding 28. arises from. normal DC-D
In the C conversion circuit, e, ≠ e2. Therefore, in order to isolate the primary sides 18a, 18b and the secondary sides 19a, 19b with high impedance and to reduce the occurrence of common mode switching noise, the capacitance value C2 of the capacitor 43 is required.
must be made sufficiently smaller than the capacitance value C1 of the capacitor 42. However, the capacitance value C2 of the capacitor 43 is determined by the shapes of the primary winding 27, secondary winding 28 and core of the transformer, and the capacitance value C2 cannot be made very small.
一方コンデンサ42の容量値CIを大きくすると(例え
ばコンデンサ外付により)、同相モードスイッチング雑
音は小さくなるが、1次側18a、18b−2次側19
a19b間が低インピーダンスとなる。以上から1次側
18a、18b−2次側19a、19b間を高インピ
ーダンスで分離し、かつ同相モードスイッチング雑音を
低減化させることは従来技術は困難であった。−例とし
て第3図に示した構成で直流入力電圧EI=30V、直
流出力電圧E2=5V、出力電圧IW程度のDC−DC
変換回路においては、同相モードスイッチング雑音はリ
ップル成分で約10Vpp程度生じる。但し、1次。On the other hand, if the capacitance value CI of the capacitor 42 is increased (for example, by attaching an external capacitor), the common mode switching noise will be reduced;
The impedance between a19b is low. From the above, it is difficult with the conventional technology to isolate the primary sides 18a, 18b and the secondary sides 19a, 19b with high impedance and reduce common mode switching noise. - As an example, in the configuration shown in Fig. 3, the DC input voltage EI = 30V, the DC output voltage E2 = 5V, and the output voltage IW is about DC-DC.
In the conversion circuit, common-mode switching noise occurs as a ripple component of about 10 Vpp. However, first order.
2次巻線の構成によりこの雑音値は微妙に異なってくる
。This noise value differs slightly depending on the configuration of the secondary winding.
〈発明の概要〉
この発明の目的は直流及びスイッチング周波数を含む高
周波域に亘り1次側−2次側間を高インピーダンスで分
離し、しかも同相モードスイッチング雑音の発生が少な
いDC−DC変換回路を提供することにある。<Summary of the Invention> The purpose of the present invention is to provide a DC-DC conversion circuit that isolates the primary side and the secondary side with high impedance over a high frequency range including direct current and switching frequencies, and generates less common mode switching noise. It is about providing.
この発明によれば1次巻線と2次巻線との間に静電遮へ
い層が配され、この静電遮へい層は1次巻線の静止端に
接続され、かつ2次巻線の中点からみて、2次巻線の一
方の側に静電遮へい層に対して誘起される電圧と、1次
巻線の他方の側に静電遮へい層に対して誘起される電圧
が互いに逆極性となる打消手段が設けられる。According to this invention, an electrostatic shielding layer is arranged between the primary winding and the secondary winding, and this electrostatic shielding layer is connected to the stationary end of the primary winding and inside the secondary winding. From the point of view, the voltage induced against the electrostatic shielding layer on one side of the secondary winding and the voltage induced against the electrostatic shielding layer on the other side of the primary winding have opposite polarity. A canceling means is provided.
〈第1実施例〉
第6図はこの発明の第1実施例を示し、半波整流用のダ
イオード34a、34bが2次巻線28の両端にそれぞ
れ直列に接続される。ダイオード34a、34bの他端
は出力コンデンサ35の両端に接続される。1次巻線2
7と2次巻線2日との間に静電遮へい層46が介在され
る。この静電遮へい層46は1次巻線27の交流的な0
電位点(以下静止端と呼ぶ)である巻線端29に接続し
ている。1次側18bも静止端であり、静電遮へい層4
6を1次側18bに接続しても効果は同一である。その
他の記号は第3図に順する。このような構造をしている
から以下に述べるように1次側18a、2次側19a間
に発生するスイッチング電圧、即ち同相モードスイッチ
ング雑音を低減化する作用がある。第6回に示した構成
によれば(i)1次巻線27−2次巻線28間に静電遮
へい層46が設けられ、かつこれは1次巻線27の静止
端である巻線端29に接続されていることにより1次巻
線27の両端に生じるスイ・ンチング電圧e、が1次側
18a、2次側19a間の電圧(同相モードスイッチン
グ雑音)として発生しない。(ii)半波整流用のダイ
オード34a、34bが2次巻線28の両端にそれぞれ
接続され、静電遮へい層46−巻線端32(あるいは3
3)間に発生するスイッチング電圧とダイオード34b
(あるいはダイオード34a)の両端である巻線端32
(あるいは33)−2次側19a(あるいは19b)間
に発生するスイッチング電圧とが逆極性となり、互いに
打ち消し合うことにより、2次巻線28の両端に生じる
スイッチング電圧e2が1次側18a−2次側19a間
の電圧(同相モードスイッチング雑音)として発生しな
い。<First Embodiment> FIG. 6 shows a first embodiment of the present invention, in which half-wave rectifying diodes 34a and 34b are connected in series to both ends of the secondary winding 28, respectively. The other ends of the diodes 34a and 34b are connected to both ends of the output capacitor 35. Primary winding 2
An electrostatic shielding layer 46 is interposed between the winding 7 and the secondary winding 2. This electrostatic shielding layer 46 serves as an alternating current zero of the primary winding 27.
It is connected to a winding end 29 which is a potential point (hereinafter referred to as a stationary end). The primary side 18b is also a stationary end, and the electrostatic shielding layer 4
6 is connected to the primary side 18b, the effect is the same. Other symbols follow FIG. 3. This structure has the effect of reducing the switching voltage generated between the primary side 18a and the secondary side 19a, that is, the common mode switching noise, as described below. According to the configuration shown in Part 6, (i) an electrostatic shielding layer 46 is provided between the primary winding 27 and the secondary winding 28, and this is the static end of the primary winding 27; Since the primary winding 27 is connected to the terminal 29, the switching voltage e generated across the primary winding 27 does not occur as a voltage (common mode switching noise) between the primary side 18a and the secondary side 19a. (ii) Diodes 34a and 34b for half-wave rectification are connected to both ends of the secondary winding 28, respectively, and the electrostatic shielding layer 46 - the winding end 32 (or 3
3) Switching voltage generated between the diode 34b
(or the winding ends 32 which are both ends of the diode 34a)
(or 33) - the switching voltage generated between the secondary side 19a (or 19b) has opposite polarity and cancels each other out, so that the switching voltage e2 generated across the secondary winding 28 is reduced to the primary side 18a-2. It does not occur as a voltage (common mode switching noise) between the next side 19a.
これらについて第7図を用いて詳細に説明する。These will be explained in detail using FIG. 7.
第7図は第6図に示したDC−DC変換回路において同
相モードスイッチング雑音の低減化作用を交流成分に着
目して示したものである。第7図中の記号は第6図に順
し、e+ + e2+ v、及びv2は任意の時点
での各端子間のスイッチング電圧を、また矢印は各電圧
極性の相互関係を示す。FIG. 7 shows the effect of reducing common mode switching noise in the DC-DC conversion circuit shown in FIG. 6, focusing on the alternating current component. The symbols in FIG. 7 correspond to those in FIG. 6, e+ + e2+ v and v2 indicate the switching voltages between the terminals at any given time, and the arrows indicate the mutual relationship between the voltage polarities.
コンデンサ47は2次巻線28と静電遮へい層46との
間に分布するストレー容量を集中定数回路で表わし、コ
ンデンサ47は2次巻線28の端子32と静遮へい層4
6との間に接続しである。The capacitor 47 represents the stray capacitance distributed between the secondary winding 28 and the electrostatic shielding layer 46 using a lumped constant circuit.
It is connected between 6 and 6.
コンデンサ51は2次巻線28と静電遮へい層46との
間に分布するストレー容量を集中定数回路で表わし、コ
ンデンサ51は2次巻線28の端子33と静電遮へい層
46との間に接続される。コンデンサ52.53は1次
巻線27と静電遮へい層46との間に分布するストレー
容量を集中定数回路で表わし、コンデンサ52.53は
1次巻線27の両端29.31と静電遮へい層46との
間に接続される。コンデンサ37.1次巻線27゜スイ
ッチ素子25の閉回路を閉路Iとし、1次巻線27、コ
ンデンサ52,53、静電遮へい層46の閉回路を閉路
■とし、閉路■は2次巻線28、コンデンサ47,51
、静電遮へい層46で構成され、閉路■は2次巻線28
、ダイオード34a、34bコンデンサ35で構成され
る。最初に前記(i)項を説明する。第7図において、
まず閉路Iに着目する。人力コンデンサ37はスイッチ
ング周波数成分に対しては短絡(充分に低インピーダン
ス)であるから、その両端にはスイッチング電圧は発生
しない。従ってキルヒホッフの電圧則からスイッチ素子
25の両端には1次巻線27の両端29.31間に誘起
されるスイッチング電圧e、に等しい振幅のスイッチン
グ電圧が逆位相で発生する。次に閉路■に着目する。コ
ンデンサ52.53は1次巻線27と静電遮へい層46
との間に分布するストレー容量を集中定数回路で表わし
たものである。コンデンサ52は巻線端29と静電遮へ
い層46との間に接続され、コンデンサ53は巻線端3
1と静電遮へい1i46との間に接続される。ここでコ
ンデンサ52の両端は静電遮へい層46により短絡され
ているからスイッチング電圧は発生しない。したがって
閉路■におけるキルヒホッフの電圧則からコンデンサ5
3の両端には、1次巻線27の両端29.31間に生じ
るスイッチング電圧e、に等しい振幅のスイッチング電
圧が逆位相で発生する。以上から1次側に発生するスイ
ッチング電圧e1は静電遮へい層46により1次側のみ
に閉じ、1次側18a−2次側19a間の電圧には影響
を及ぼさない。The capacitor 51 represents the stray capacitance distributed between the secondary winding 28 and the electrostatic shielding layer 46 using a lumped constant circuit, and the capacitor 51 is connected between the terminal 33 of the secondary winding 28 and the electrostatic shielding layer 46 Connected. Capacitors 52 and 53 represent the stray capacitance distributed between the primary winding 27 and the electrostatic shielding layer 46 using a lumped constant circuit, and the capacitors 52 and 53 are connected to both ends 29 and 31 of the primary winding 27 and the electrostatic shielding layer 46. layer 46. Capacitor 37. The closed circuit of the primary winding 27° switch element 25 is the closed circuit I, the closed circuit of the primary winding 27, the capacitors 52 and 53, and the electrostatic shielding layer 46 is the closed circuit ■, and the closed circuit ■ is the secondary winding. Wire 28, capacitors 47, 51
, the electrostatic shielding layer 46, and the closed circuit (■) is the secondary winding 28.
, diodes 34a, 34b and a capacitor 35. First, the above item (i) will be explained. In Figure 7,
First, let's focus on cycle I. Since the human power capacitor 37 is short-circuited (sufficiently low impedance) with respect to the switching frequency component, no switching voltage is generated across it. Therefore, according to Kirchhoff's voltage law, a switching voltage with an amplitude equal to the switching voltage e induced between both ends 29 and 31 of the primary winding 27 is generated at both ends of the switching element 25 in opposite phases. Next, we will focus on the cycle ■. Capacitors 52 and 53 connect the primary winding 27 and the electrostatic shielding layer 46.
The stray capacitance distributed between is expressed using a lumped constant circuit. Capacitor 52 is connected between winding end 29 and electrostatic shielding layer 46, and capacitor 53 is connected between winding end 3
1 and the electrostatic shield 1i46. Here, since both ends of the capacitor 52 are short-circuited by the electrostatic shielding layer 46, no switching voltage is generated. Therefore, from Kirchhoff's voltage law in the closed circuit ■, the capacitor 5
3, a switching voltage with an amplitude equal to the switching voltage e generated between the ends 29 and 31 of the primary winding 27 is generated in opposite phase. From the above, the switching voltage e1 generated on the primary side is closed only to the primary side by the electrostatic shielding layer 46, and does not affect the voltage between the primary side 18a and the secondary side 19a.
次に前記(ii)項について説明する。第7図において
閉路■に着目する。出力コンデンサ35はスイッチング
周波数成分に対しては短絡であるから両端にはスイッチ
ング電圧は発生しない。また2次巻線28の両端32.
33間には、スイッチング電圧e2が誘起されている。Next, the above item (ii) will be explained. In Fig. 7, focus on the cycle ■. Since the output capacitor 35 is short-circuited for the switching frequency component, no switching voltage is generated across it. Also, both ends 32 of the secondary winding 28.
A switching voltage e2 is induced between 33 and 33.
ここで閉路■におけるキルヒホッフの電圧則から、ダイ
オード34a、34bの両端には2次巻線2Bの両端3
2゜33間に誘起されるスイッチング電圧e2とは逆位
相のスイッチング電圧が、振幅が2分割されて発生する
。ここでダイオード特性のばらつきを考えて、ダイオー
ド34a、34bの両端に発生するスイッチング電圧の
振幅を各々□+△。Here, from Kirchhoff's voltage law in the closed circuit ■, both ends of the secondary winding 2B are connected to both ends of the diodes 34a and 34b.
A switching voltage having an opposite phase to the switching voltage e2 induced between 2° and 33° is generated with the amplitude divided into two. Considering variations in diode characteristics, the amplitudes of the switching voltages generated across the diodes 34a and 34b are respectively □+△.
□−△ とする。Let □−△.
次に閉路■に着目する。コンデンサ47.51は静電遮
へい層46と2次巻線28との間に分布するストレー容
量を集中定数回路で表わしたものであり、コンデンサ4
7は静電遮へい層47と巻線端32との間に接続され、
コンデンサ51は静電遮へい層46と巻線端33との間
に接続される通常、このコンデンサ47.51の容量値
はとも。Next, we will focus on the cycle ■. Capacitors 47 and 51 represent the stray capacitance distributed between the electrostatic shielding layer 46 and the secondary winding 28 using lumped constant circuits.
7 is connected between the electrostatic shielding layer 47 and the winding end 32,
A capacitor 51 is connected between the electrostatic shielding layer 46 and the winding end 33. Normally, the capacitance value of this capacitor 47 and 51 is the same.
に小さく、スイッチング周波数を含む高周波域に亘り充
分に高インピーダンスとなる。さて、コンデンサ47,
51の両端に発生するスイッチング電圧を各々vl、v
2とすると、閉路■におけるキルヒホッフの電圧則から
、V+ +Vz =ez となる関係を満たす。以下閉
路■部分の拡大−である第8図を用いて説明する。第8
図中の記号は第7図に順する。各々コンデンサ47.5
1の容量値をそれぞれC3,C,とする。第8図の閉路
■について閉路方程式を解くと、
C。It has a sufficiently high impedance over a high frequency range including the switching frequency. Now, capacitor 47,
The switching voltages generated across 51 are vl and v, respectively.
2, it satisfies the relationship V+ +Vz =ez from Kirchhoff's voltage law in the closed circuit ■. The explanation will be given below using FIG. 8, which is an enlarged view of the closed circuit (■) part. 8th
Symbols in the figure correspond to those in FIG. each capacitor 47.5
Let the capacitance values of 1 be C3 and C, respectively. Solving the cycle equation for the cycle ■ in Figure 8 yields C.
となる。さて、再び第7図に戻って説明する。becomes. Now, let's go back to FIG. 7 and explain.
同相モードスイッチング電圧は1次側18a2次側19
a間に生じるスイッチング電圧であり、これをv3と記
すと第7図から、
v3 =’v、−(−八)(3)
式(3)に式(2)を代入し、
となる。式(4)において△の値は充分に小さく同相モ
ードスイッチング雑音は、コンデンサ47の容量値C3
とコンデンサ51の容量値C4との差が小さい程低減化
される。さて、第6図において、静電遮へい層46−巻
線端32間のストレー容量と静電遮へい層46−巻線端
33間のストレー容量を等しくする技術は比較的容易で
あり、静電遮へい層46に対する巻線端32の物理的位
置と、静電遮へい層46に対する巻線端33の物理的位
置を対称とすればよい。例えば2次巻線28を静電遮へ
い層46に対して1層巻きとなるように構成すれば良い
。すなわち、第8図においてコンデンサ47の容量値C
3とコンデンサ51の容量値C4、!:を概ね等しくす
る技術は既知である。以上から半波整流用のダイオード
34a、34bを2次巻線2の両端にそれぞれ接続する
ことにより、2次巻線28の両端に誘起されるスイッチ
ング電圧e2が1次側18a−2次側19a間の電圧に
及ぼす影響を低減化させ得ることを説明できた。The common mode switching voltage is primary side 18a secondary side 19
This is the switching voltage that occurs between a and V3, and from FIG. In equation (4), the value of △ is sufficiently small and the common mode switching noise is determined by the capacitance value C3 of the capacitor 47.
The smaller the difference between the capacitance value C4 and the capacitance value C4 of the capacitor 51, the more the difference is reduced. Now, in FIG. 6, the technique of equalizing the stray capacitance between the electrostatic shielding layer 46 and the winding end 32 and the stray capacitance between the electrostatic shielding layer 46 and the winding end 33 is relatively easy; The physical position of winding end 32 with respect to layer 46 and the physical position of winding end 33 with respect to electrostatic shielding layer 46 may be symmetrical. For example, the secondary winding 28 may be configured to have one layer of winding around the electrostatic shielding layer 46. That is, in FIG. 8, the capacitance value C of the capacitor 47
3 and the capacitance value C4 of the capacitor 51,! Techniques for making : approximately equal are known. From the above, by connecting the half-wave rectifier diodes 34a and 34b to both ends of the secondary winding 2, the switching voltage e2 induced across the secondary winding 28 is changed from the primary side 18a to the secondary side 19a. I was able to explain that the effect on the voltage between the two can be reduced.
以上、第6図の構成により直流及びスイッチング周波数
を含む高周波域に亘り1次側18a、18b−2次側1
9a、19b間を高インピーダンスで分離し、かつ同相
モードスイッチング雑音の発生が少ないDC−DC変換
回路を提供できる。As described above, with the configuration shown in FIG. 6, the primary side 18a, 18b - the secondary side 1
It is possible to provide a DC-DC conversion circuit that isolates 9a and 19b with high impedance and generates less common mode switching noise.
第6図において2次側が多出力で2次巻線を複数個有す
るDC−DC変換回路とする場合には1次巻線、複数の
2次巻線を順次同軸心上に形成し、2次巻線相互間にも
静電遮へい層を設け、かっこの静電遮へい層を、1次巻
線−2次巻線間の静電遮へい層46に接続した構成とす
ることが、同相モードスイッチング雑音の発生を少なく
する上で有利である。In Figure 6, when the secondary side is a DC-DC conversion circuit with multiple outputs and multiple secondary windings, the primary winding and multiple secondary windings are sequentially formed on the coaxial center, and the secondary winding is An electrostatic shielding layer is also provided between the windings, and the electrostatic shielding layer in the parentheses is connected to the electrostatic shielding layer 46 between the primary winding and the secondary winding to reduce common mode switching noise. This is advantageous in reducing the occurrence of
〈第2実施例〉
以上はいわゆる電流伝送形、つまり第6図において、1
次側のスイッチ素子25がオフの時に、2次側の半波整
流用のダイオード34a 34bが導通する形式のD
C−DC変換回路にこの発明を適用したが、いわゆる電
圧伝送形、つまり1次側のスイッチ素子がオンの時に2
次側の半波整流用のダイオードが導通する形式のDC−
DC変換回路にも、この発明を適用できる。第6図と対
応するこの発明の電圧伝送形のD(、−DC変換回路を
第9図に示す。これらの場合において整流用ダイオード
34a、34bが第6図の場合と逆極性とされ、その他
は同一構成である。<Second Embodiment> The above is a so-called current transmission type, that is, 1 in Fig. 6.
A type D in which the secondary side half-wave rectifier diodes 34a and 34b are conductive when the next side switch element 25 is off.
This invention was applied to a C-DC conversion circuit, but it is a so-called voltage transmission type, that is, when the primary side switch element is on, the
A type of DC- in which the diode for half-wave rectification on the next side is conductive.
The present invention can also be applied to a DC conversion circuit. FIG. 9 shows a voltage transmission type D(, -DC conversion circuit) of the present invention corresponding to FIG. have the same configuration.
く効 果〉
以上説明したようにこの発明により、直流及びスイッチ
ング周波数を含む高周波域に亘り1次側及び2次側間を
高インピーダンスで分離し、かつ同相モードスイッチン
グ雑音の発生が少ないDC−DC変換回路が提供できる
ため、平衡形ケープルを用いたディジタル加入者線伝送
系において、局からの遠方給電によって動作する加入者
宅内側に設置されるディジタル回線終端装置用の受電用
電源としての適用に利点がある。具体的にはDC−DC
変換回路の発生するスイッチング雑音のパルス伝送系回
路への廻り込みが少なく、ディジクル回線終端装置と加
入者線との高インピーダンス分離が可能である。これに
よる効果はパルス伝送帯域においてディジタル回線終端
装置の高い不平衡減衰量が得られ、加入者線上に誘導さ
れる大きな縦雑音に対してディジタル信号の符号誤りを
極力抑圧し得ることである。Effects> As explained above, the present invention provides a DC-DC system that isolates the primary side and secondary side with high impedance over a high frequency range including direct current and switching frequencies, and generates little common-mode switching noise. Because it can provide a conversion circuit, it can be applied as a power receiving power source for digital line termination equipment installed inside the subscriber's premises that operates by distant power supply from the station in digital subscriber line transmission systems using balanced cables. There are advantages. Specifically, DC-DC
Switching noise generated by the conversion circuit is less likely to enter the pulse transmission system circuit, and high impedance separation between the digital line termination device and the subscriber line is possible. The effect of this is that a high unbalanced attenuation of the digital line termination device can be obtained in the pulse transmission band, and code errors in the digital signal can be suppressed as much as possible against large vertical noise induced on the subscriber line.
次に数値例を示す。第6図及び第9図に示した構成にお
いて、入力電圧E1を約26V、入力電流を約24mA
、出力電圧E2を5■±3.5%、出力電力を約500
mW、1次巻線27の巻線数を80回程度、2次巻線2
8の巻線数を16回程度、静電遮へい層46は銅箔、ス
イッチ素子25はMOS−FET、整流用ダイオード3
4a、34bはショットキーバリアダイオード、トラン
ス2次巻線28は静電遮へい層46に対して1層巻き、
スイッチング周波数約70KHzとしたDC−DC変換
回路において、同相モードスイッチング雑音はリップル
成分で約0.5Vpp、電力変換効率は約80%であっ
た。なお、スイッチ素子の駆動回路38は他動形あるい
は自励形としても、上記同相モードスイッチング雑音は
同一であった。A numerical example is shown next. In the configuration shown in FIGS. 6 and 9, the input voltage E1 is approximately 26V, and the input current is approximately 24mA.
, output voltage E2 is 5■±3.5%, output power is approximately 500
mW, the number of turns of the primary winding 27 is about 80, the number of turns of the secondary winding 2
8, the number of windings is about 16, the electrostatic shielding layer 46 is copper foil, the switch element 25 is a MOS-FET, and the rectifier diode 3
4a and 34b are Schottky barrier diodes, the transformer secondary winding 28 is wound in one layer around the electrostatic shielding layer 46,
In a DC-DC conversion circuit with a switching frequency of approximately 70 KHz, the common mode switching noise was approximately 0.5 Vpp as a ripple component, and the power conversion efficiency was approximately 80%. Note that the common-mode switching noise was the same even if the switch element drive circuit 38 was a passive type or a self-excited type.
第1図及び第2図はそれぞれ加入者宅内側に設置される
ディジタル回線終端装置の構成を示す図、第3図は従来
の電流伝送形DC−DC変換回路の基本構成を示す接続
図、第4図は第3図のDC−DC変換回路における同相
モードスイッチング雑音発生機構の説明図、第5図は第
4図の閉路■部分の拡大図、第6図はこの発明を電流伝
送形DC−DC変換回路に適用した実施例を示す接続図
、第7図は第6図のDC−DC変換回路における同相モ
ードスイッチング雑音低減化作用の説明図、第8図は第
7図の閉路■部分の拡大図、第9図はこの発明を電圧伝
送形DC−DC変換回路に適用した他の実施例を示す接
続図である。
24・・・直流電源、25・・・スイッチ素子、26・
・・トランス、27・・・1次巻線、28・・・2次巻
線、34a、34b・・・半波整流用のダイオード、3
5・・・出力コンデンサ、36・・・負荷、37・・・
入力コンデンサ、38・・・スイッチ素子の駆動回路、
46・・・静電遮へい層。Figures 1 and 2 are diagrams showing the configuration of a digital line termination device installed inside a subscriber's premises, respectively. Figure 3 is a connection diagram showing the basic configuration of a conventional current transmission type DC-DC conversion circuit; 4 is an explanatory diagram of the common mode switching noise generation mechanism in the DC-DC conversion circuit of FIG. 3, FIG. 5 is an enlarged view of the closed circuit ■ part of FIG. 4, and FIG. A connection diagram showing an embodiment applied to a DC conversion circuit, FIG. 7 is an explanatory diagram of the common mode switching noise reduction effect in the DC-DC conversion circuit of FIG. 6, and FIG. The enlarged view, FIG. 9, is a connection diagram showing another embodiment in which the present invention is applied to a voltage transmission type DC-DC conversion circuit. 24... DC power supply, 25... Switch element, 26.
...Transformer, 27...Primary winding, 28...Secondary winding, 34a, 34b...Diode for half-wave rectification, 3
5... Output capacitor, 36... Load, 37...
Input capacitor, 38... switch element drive circuit,
46... Electrostatic shielding layer.
Claims (1)
給し、そのトランスの2次巻線の出力を整流平滑して直
流出力を得るDC−DC変換回路において、前記1次巻
線と2次巻線との間に、その1次巻線の静止端に接続さ
れた静電遮へい層を有し、前記2次巻線の両端にそれぞ
れ前記整流のための第1、第2半波整流用のダイオード
が直列に接続されているものであることを特徴とするD
C−DC変換回路。In a DC-DC conversion circuit that switches and supplies DC power to the primary winding of a transformer and rectifies and smoothes the output of the secondary winding of the transformer to obtain a DC output, the primary winding and the secondary winding an electrostatic shielding layer connected to the stationary end of the primary winding, and a first half-wave rectifier and a second half-wave rectifier at both ends of the secondary winding, respectively. D characterized in that diodes are connected in series.
C-DC conversion circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63262622A JPH0295168A (en) | 1988-10-18 | 1988-10-18 | Dc/dc converter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63262622A JPH0295168A (en) | 1988-10-18 | 1988-10-18 | Dc/dc converter circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13236482A Division JPS5925578A (en) | 1982-07-28 | 1982-07-28 | Dc-dc converting circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0295168A true JPH0295168A (en) | 1990-04-05 |
JPH0530145B2 JPH0530145B2 (en) | 1993-05-07 |
Family
ID=17378349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63262622A Granted JPH0295168A (en) | 1988-10-18 | 1988-10-18 | Dc/dc converter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0295168A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012120362A (en) * | 2010-12-02 | 2012-06-21 | Sanken Electric Co Ltd | Dc-dc converter |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5058522A (en) * | 1973-07-30 | 1975-05-21 | ||
JPS5086216U (en) * | 1973-12-12 | 1975-07-23 | ||
JPS5130409A (en) * | 1974-09-09 | 1976-03-15 | Nippon Telegraph & Telephone | Deetajushinsochi no kidokakuritsuhoshiki |
JPS52134610U (en) * | 1976-04-05 | 1977-10-13 |
-
1988
- 1988-10-18 JP JP63262622A patent/JPH0295168A/en active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5058522A (en) * | 1973-07-30 | 1975-05-21 | ||
JPS5086216U (en) * | 1973-12-12 | 1975-07-23 | ||
JPS5130409A (en) * | 1974-09-09 | 1976-03-15 | Nippon Telegraph & Telephone | Deetajushinsochi no kidokakuritsuhoshiki |
JPS52134610U (en) * | 1976-04-05 | 1977-10-13 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012120362A (en) * | 2010-12-02 | 2012-06-21 | Sanken Electric Co Ltd | Dc-dc converter |
Also Published As
Publication number | Publication date |
---|---|
JPH0530145B2 (en) | 1993-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4507721A (en) | DC-DC Converter for remote power feeding | |
US12125631B2 (en) | Shielded electrical transformer | |
US4667173A (en) | Line filter | |
CN108364768B (en) | Flat surface transformer, power-switching circuit and adapter | |
US7564334B2 (en) | Method and apparatus for substantially reducing electrical earth displacement current flow generated by wound components | |
US5319343A (en) | Integrated magnetic inductor having series and common mode windings | |
US4041364A (en) | Electromagnetically shielded electrical converter and an improved electromagnetic shield therefor | |
CN1871761B (en) | Apparatus and method for reducing noise current in power converters | |
US7672147B1 (en) | High attenuation filtering circuit for power converters | |
CN112234824B (en) | DC/DC converter and communication power supply | |
EP0186524B1 (en) | Line filter | |
JPH0374172A (en) | Voltage generator | |
JPH0295168A (en) | Dc/dc converter circuit | |
JPH0113309B2 (en) | ||
US5093641A (en) | Rectifier smoothing filter | |
JPS5925579A (en) | Dc-dc converting circuit | |
US10886857B1 (en) | Inhibiting noise coupling across isolated power supplies | |
JP3361835B2 (en) | Switching power supply | |
JPS60174064A (en) | Dc/dc converter circuit | |
JP3722496B2 (en) | Power circuit | |
JPS62131757A (en) | Filter circuit | |
JPH0243368Y2 (en) | ||
JPH0294808A (en) | switching power supply | |
WO2022023910A1 (en) | Transformer with interleaved shielding windings | |
JPH0278196A (en) | X-ray generating device |