JPS5922414B2 - ラインドライバ回路 - Google Patents
ラインドライバ回路Info
- Publication number
- JPS5922414B2 JPS5922414B2 JP55141038A JP14103880A JPS5922414B2 JP S5922414 B2 JPS5922414 B2 JP S5922414B2 JP 55141038 A JP55141038 A JP 55141038A JP 14103880 A JP14103880 A JP 14103880A JP S5922414 B2 JPS5922414 B2 JP S5922414B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- driver circuit
- emitter follower
- line driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、出力段に用いるエミッタホロワトランジスタ
の立下り特性を改善したラインドライバ回路に関する。
の立下り特性を改善したラインドライバ回路に関する。
例えば端末装置から遠方の計算機へ伝送線を介して信号
を送出するラインドライバ回路は、出力ドライブ能力を
上げるために出力段のエミッタホロワトランジスタを大
型化しなければならない。
を送出するラインドライバ回路は、出力ドライブ能力を
上げるために出力段のエミッタホロワトランジスタを大
型化しなければならない。
エミッタホロワの立下り特性は本来良好なもので５ は
ないが、トランジスタサイズが大きくなるとベース容量
、エミッタ容量等が増加して更に立下り時川が長〈なり
、高速動作が困難となる。本発明はこの点を改善するも
のである。
ないが、トランジスタサイズが大きくなるとベース容量
、エミッタ容量等が増加して更に立下り時川が長〈なり
、高速動作が困難となる。本発明はこの点を改善するも
のである。
本発明のラインドライバ回路は、入力信号を受ける第１
”０のトランジスタおよび基準電位を受ける第２のトラ
ンジスタを有して入力信号レベルに応じてこれらのトラ
ンジスタを排他的にオンオフさせる差動対と、該第２の
トランジスタがオフのときオンになつてＨレベル出力を
生じまた該第２のトランジ″５スタがオンのときオフに
なつてＬレベル出力を生ずる出力エミッタホロワトラン
ジスタを有する出力段と、該エミッタホロワトランジス
タがオンからオフに切替わる時前記第２のトランジスタ
を通して該エミッタホロワトランジスタのベース電荷ノ
０ を引抜く放電経路を形成し、そして該エミッタホロ
ワトランジスタの出力がＬレベルに低下した後は該放電
経路を遮断するダイオード構成のカレントスイッチとを
備えてなることを特徴とするが、以下図示の実施例を参
照しながらこれを詳細に説フ５明する。第１図は本発明
の一実施例を示す回路図で、ＥＣＬレベルをＴＴＬレベ
ルに変換するレベル変換型のラインドライバ回路ＤＶを
例としたものである。
”０のトランジスタおよび基準電位を受ける第２のトラ
ンジスタを有して入力信号レベルに応じてこれらのトラ
ンジスタを排他的にオンオフさせる差動対と、該第２の
トランジスタがオフのときオンになつてＨレベル出力を
生じまた該第２のトランジ″５スタがオンのときオフに
なつてＬレベル出力を生ずる出力エミッタホロワトラン
ジスタを有する出力段と、該エミッタホロワトランジス
タがオンからオフに切替わる時前記第２のトランジスタ
を通して該エミッタホロワトランジスタのベース電荷ノ
０ を引抜く放電経路を形成し、そして該エミッタホロ
ワトランジスタの出力がＬレベルに低下した後は該放電
経路を遮断するダイオード構成のカレントスイッチとを
備えてなることを特徴とするが、以下図示の実施例を参
照しながらこれを詳細に説フ５明する。第１図は本発明
の一実施例を示す回路図で、ＥＣＬレベルをＴＴＬレベ
ルに変換するレベル変換型のラインドライバ回路ＤＶを
例としたものである。
入力ＶＩＮはＯＶ（ＧＮＤ）と負電源ＶＥＥと’■０の
間で２値のＨ（ハイ）、Ｌ（ロー）レベルをとる。レベ
ルクランプ用のダイオードＤ０、Ｄ２、トランジスタＱ
１、Ｑ２および共通エミッタ抵抗Ｒ２からなる差動対Ｄ
ＩＦの第１のトランジスタＱ、には該入力ＶＩＮが、そ
して第２のトランジスタＱ２’１５はＶＩＮのＨ、Ｌの
中間値ＶＢＢが基準値として印加される。従つて、Ｖ１
Ｎ＝ＨであればＱ１オン、Ｑ２オフとなり、Ｖ１Ｎ＝Ｌ
であればＱ１オフ、Ｑ２す＾クーンとなる。
間で２値のＨ（ハイ）、Ｌ（ロー）レベルをとる。レベ
ルクランプ用のダイオードＤ０、Ｄ２、トランジスタＱ
１、Ｑ２および共通エミッタ抵抗Ｒ２からなる差動対Ｄ
ＩＦの第１のトランジスタＱ、には該入力ＶＩＮが、そ
して第２のトランジスタＱ２’１５はＶＩＮのＨ、Ｌの
中間値ＶＢＢが基準値として印加される。従つて、Ｖ１
Ｎ＝ＨであればＱ１オン、Ｑ２オフとなり、Ｖ１Ｎ＝Ｌ
であればＱ１オフ、Ｑ２す＾クーンとなる。
トランジスタＱ５は、出力段の２段エミツタホロワトラ
ンジスタＱ３，Ｑ４を、トランジスタＱ，のコレクタ電
位Ｎ，に応じて駆動するもので、これらトランジスタＱ
３〜Ｑ５は正電源ＶＯＯで動作する。Ｒｌ，Ｒ４はプル
アツプ抵抗、Ｒ３はブルダウン抵抗、ＲＬは負荷抵抗で
ある。今、Ｖ，Ｎ−ＨでトランジスタＱ１のコレクタＮ
１がＬであればトランジスタＱ５はオフ、従つてプルア
ツプ抵抗Ｒ１によりトランジスタＱ３はベース電流を供
給されてオン、その出力Ｎ２はＨとなる。従つて出力ト
ランジスタＱ４もオン、負荷抵抗ＲＬに加わる該トラン
ジスタＱ４の出力Ｎ３もＨとなる。逆にＶ，Ｎ＝Ｌでト
ランジスタＱ，がオフするとトランジスタＱ，のベース
、従つてＮ１点は抵抗Ｒ４でプルアツブＡれてＨレベル
となり、トランジスタＱ，はオンとなる。この結果トラ
ンジスタＱ３のベース電位はＬとなり、出力Ｎ２，Ｎ３
共にＬとなる。ところでトランジスタＱ４の出力Ｎ３が
Ｌとなるためにはそのベース電位Ｎ２がＬとならなけれ
ばならない。
ンジスタＱ３，Ｑ４を、トランジスタＱ，のコレクタ電
位Ｎ，に応じて駆動するもので、これらトランジスタＱ
３〜Ｑ５は正電源ＶＯＯで動作する。Ｒｌ，Ｒ４はプル
アツプ抵抗、Ｒ３はブルダウン抵抗、ＲＬは負荷抵抗で
ある。今、Ｖ，Ｎ−ＨでトランジスタＱ１のコレクタＮ
１がＬであればトランジスタＱ５はオフ、従つてプルア
ツプ抵抗Ｒ１によりトランジスタＱ３はベース電流を供
給されてオン、その出力Ｎ２はＨとなる。従つて出力ト
ランジスタＱ４もオン、負荷抵抗ＲＬに加わる該トラン
ジスタＱ４の出力Ｎ３もＨとなる。逆にＶ，Ｎ＝Ｌでト
ランジスタＱ，がオフするとトランジスタＱ，のベース
、従つてＮ１点は抵抗Ｒ４でプルアツブＡれてＨレベル
となり、トランジスタＱ，はオンとなる。この結果トラ
ンジスタＱ３のベース電位はＬとなり、出力Ｎ２，Ｎ３
共にＬとなる。ところでトランジスタＱ４の出力Ｎ３が
Ｌとなるためにはそのベース電位Ｎ２がＬとならなけれ
ばならない。
しかし破線で囲むダイオードＤ３，Ｄ４の放電経路ＤＩ
Ｓを有しない従来の回路では、ＶＯＮがＨからＬへ変化
する時、つまりトランジスタＱ４がオンからオフへ切替
わる時に、該トランジスタＱ４のベース電荷はＮ２−Ｒ
３の経路で引抜かれねばならず、この放電時定数が抵抗
Ｒ３により大であるので出力Ｎ３のＨからＬへの立下り
が遅くなる。そこで本発明ではトランジスタＱ４のベー
スＮ２とトランジスタＱ２のコレクタＮ４との間にダイ
オードＤ３，Ｄ４からなる放電経路ＤＩＳを接続した。
Ｓを有しない従来の回路では、ＶＯＮがＨからＬへ変化
する時、つまりトランジスタＱ４がオンからオフへ切替
わる時に、該トランジスタＱ４のベース電荷はＮ２−Ｒ
３の経路で引抜かれねばならず、この放電時定数が抵抗
Ｒ３により大であるので出力Ｎ３のＨからＬへの立下り
が遅くなる。そこで本発明ではトランジスタＱ４のベー
スＮ２とトランジスタＱ２のコレクタＮ４との間にダイ
オードＤ３，Ｄ４からなる放電経路ＤＩＳを接続した。
このようにすれば入力１ＮがＨからＬへ変化する時、つ
まりトランジスタＱ４のベースＮ２がＨからＬへ変化す
る時、トランジスタＱ２はオンであるので、Ｎ２−Ｄ３
−Ｄ４−Ｎ４−Ｑ２−ｏの経路でＮ２点の電荷が速やか
に引抜かれ、出力Ｎ３の立下りが高速化される。そして
、Ｎ２−ＶＥＥとなつた時に（ｏはトランジスタのベー
ス、エミツタ間電圧およびダイオードの順方向電圧）、
つまりＮ３＝Ｏとなつた時ダイオードＤ２と力レットス
イッチを組むダイオードＤ３，Ｄ４はオフして電荷抽出
を止める。１Ｎ＝ＨでトランジスタＱ２がオフの時は勿
論Ｄ３，Ｄ４の回路はオフとなる。
まりトランジスタＱ４のベースＮ２がＨからＬへ変化す
る時、トランジスタＱ２はオンであるので、Ｎ２−Ｄ３
−Ｄ４−Ｎ４−Ｑ２−ｏの経路でＮ２点の電荷が速やか
に引抜かれ、出力Ｎ３の立下りが高速化される。そして
、Ｎ２−ＶＥＥとなつた時に（ｏはトランジスタのベー
ス、エミツタ間電圧およびダイオードの順方向電圧）、
つまりＮ３＝Ｏとなつた時ダイオードＤ２と力レットス
イッチを組むダイオードＤ３，Ｄ４はオフして電荷抽出
を止める。１Ｎ＝ＨでトランジスタＱ２がオフの時は勿
論Ｄ３，Ｄ４の回路はオフとなる。
こうして放電回路ＤＩＳするのは出力Ｎ２のＨ−＋Ｌ切
換わり時のみであり、定常的に作動して出力波形を乱す
ことはない。第２図はかかるラインドライバ回路ＤＶの
使用例で、その出力トランジスタＱ４は数１００ｍ〜数
Ｋｍの伝送線Ｌを介して遠方の計算機を駆動する。
換わり時のみであり、定常的に作動して出力波形を乱す
ことはない。第２図はかかるラインドライバ回路ＤＶの
使用例で、その出力トランジスタＱ４は数１００ｍ〜数
Ｋｍの伝送線Ｌを介して遠方の計算機を駆動する。
ＴＥは端末装置、ＲＶは該計算機側のレシーバ回路で、
ＴＴＬタイブである。ドライバ回路Ｄは集積回路として
構成される。以上述べだように本発明によれば、出カニ
ミッタホロワトランジスタのベース回路に一時的に作動
する急速放電経路を接続したので、該トランジスタのサ
イズを大型化してドライプ能力を向上させても立下り特
性を悪化させずに済み、かつ出力波形を乱すことがなく
、遠方の計算機等を高速度に駆動できる利点がある。
ＴＴＬタイブである。ドライバ回路Ｄは集積回路として
構成される。以上述べだように本発明によれば、出カニ
ミッタホロワトランジスタのベース回路に一時的に作動
する急速放電経路を接続したので、該トランジスタのサ
イズを大型化してドライプ能力を向上させても立下り特
性を悪化させずに済み、かつ出力波形を乱すことがなく
、遠方の計算機等を高速度に駆動できる利点がある。
第１図は本発明の一実施例を示す回路図、第２図はライ
ンドライバ回路の使用例を示す回路図である。 図中、ＤＩＦは差動対、Ｑｌ，Ｑ２は第１および第２の
トランジスタ、Ｑ４は出力段のエミツタホロワトランジ
スタ、ＤＩＳは放電経路、Ｄ２〜Ｄ４は力レットスイッ
チを構成するダイオードである。
ンドライバ回路の使用例を示す回路図である。 図中、ＤＩＦは差動対、Ｑｌ，Ｑ２は第１および第２の
トランジスタ、Ｑ４は出力段のエミツタホロワトランジ
スタ、ＤＩＳは放電経路、Ｄ２〜Ｄ４は力レットスイッ
チを構成するダイオードである。
Claims (1)
- １ 入力信号を受ける第１のトランジスタおよび基準単
位を受ける第２のトランジスタを有して入力信号レベル
に応じてこれらのトランジスタを排他的にオンオフさせ
る差動対と、該第２のトランジスタがオフのときオンに
なつてＨレベル出力を生じまた該第２のトランジスタが
オンのときオフになつてＬレベル出力を生ずる出力エミ
ッタホロワトランジスタを有する出力段と、該エミッタ
ホロワトランジスタがオンからオフに切替わる時前記第
２のトランジスタを通して該エミッタホロワトランジス
タのベース電荷を引抜く放電経路を形成し、そして該エ
ミッタホロワトランジスタの出力がＬレベルに低下した
後は該放電経路を遮断するダイオード構成のカレントス
イッチとを備えてなることを特徴とするラインドライバ
回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55141038A JPS5922414B2 (ja) | 1980-10-08 | 1980-10-08 | ラインドライバ回路 |
| US06/309,438 US4437021A (en) | 1980-10-08 | 1981-10-07 | Line driver circuit |
| EP81304662A EP0049640B1 (en) | 1980-10-08 | 1981-10-07 | A line driver circuit |
| IE2350/81A IE52340B1 (en) | 1980-10-08 | 1981-10-07 | Line driver circuit |
| DE8181304662T DE3170621D1 (en) | 1980-10-08 | 1981-10-07 | A line driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55141038A JPS5922414B2 (ja) | 1980-10-08 | 1980-10-08 | ラインドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5765046A JPS5765046A (en) | 1982-04-20 |
| JPS5922414B2 true JPS5922414B2 (ja) | 1984-05-26 |
Family
ID=15282783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55141038A Expired JPS5922414B2 (ja) | 1980-10-08 | 1980-10-08 | ラインドライバ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4437021A (ja) |
| EP (1) | EP0049640B1 (ja) |
| JP (1) | JPS5922414B2 (ja) |
| DE (1) | DE3170621D1 (ja) |
| IE (1) | IE52340B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134651A (ja) * | 1983-12-23 | 1985-07-17 | Fujitsu Ltd | 差動信号ドライバ |
| JPH063572B2 (ja) * | 1984-09-06 | 1994-01-12 | 沖電気工業株式会社 | Ｃｍｏｓ集積回路 |
| JPH0763139B2 (ja) * | 1985-10-31 | 1995-07-05 | 日本電気株式会社 | レベル変換回路 |
| EP0258873B1 (en) * | 1986-09-01 | 1995-11-22 | Nec Corporation | Serial bus interface system for data communication using two-wire line as clock bus and data bus |
| US4739194A (en) * | 1986-11-25 | 1988-04-19 | Tektronix, Inc. | Supergate for high speed transmission of signals |
| NL8801103A (nl) * | 1988-04-28 | 1989-11-16 | Philips Nv | Transistorschakeling met stuurstroombegrenzing. |
| US4998029A (en) * | 1989-07-03 | 1991-03-05 | Motorola, Inc. | Dual supply ECL to TTL translator |
| US5241564A (en) * | 1989-08-30 | 1993-08-31 | Digital Equipment Corporation | Low noise, high performance data bus system and method |
| US5164611A (en) * | 1990-10-18 | 1992-11-17 | Delco Electronics Corporation | Low noise communication bus driver |
| US5204880A (en) * | 1991-04-23 | 1993-04-20 | Level One Communications, Inc. | Differential line driver employing predistortion |
| US5235617A (en) * | 1991-06-11 | 1993-08-10 | Digital Equipment Corporation | Transmission media driving system |
| US5311514A (en) * | 1993-04-01 | 1994-05-10 | Ford Motor Company | Driver for bus circuit of motor vehicle multiplex communications system |
| JP3137809B2 (ja) * | 1993-07-20 | 2001-02-26 | 株式会社日立製作所 | 送受信回路 |
| US5818874A (en) * | 1997-01-31 | 1998-10-06 | Northern Telecom Limited | Transformerless data transmission line driver |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2025740C3 (de) * | 1970-05-26 | 1979-09-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Sammelleitungsanordnung |
| US3700922A (en) * | 1970-09-21 | 1972-10-24 | Ibm | Fast acting turn-off circuit |
-
1980
- 1980-10-08 JP JP55141038A patent/JPS5922414B2/ja not_active Expired
-
1981
- 1981-10-07 EP EP81304662A patent/EP0049640B1/en not_active Expired
- 1981-10-07 DE DE8181304662T patent/DE3170621D1/de not_active Expired
- 1981-10-07 US US06/309,438 patent/US4437021A/en not_active Expired - Fee Related
- 1981-10-07 IE IE2350/81A patent/IE52340B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5765046A (en) | 1982-04-20 |
| US4437021A (en) | 1984-03-13 |
| IE812350L (en) | 1982-04-08 |
| IE52340B1 (en) | 1987-09-16 |
| DE3170621D1 (en) | 1985-06-27 |
| EP0049640A3 (en) | 1982-08-11 |
| EP0049640A2 (en) | 1982-04-14 |
| EP0049640B1 (en) | 1985-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5922414B2 (ja) | ラインドライバ回路 | |
| GB1358193A (en) | Integrated control circuit | |
| US4092551A (en) | A.C. powered speed up circuit | |
| US4687953A (en) | Dynamic ECL line driver circuit | |
| JPH0154890B2 (ja) | ||
| US5514984A (en) | Active pull down type ECL apparatus capable of stable operation | |
| EP0366083A2 (en) | Integrated circuit having output circuit | |
| US5216296A (en) | Logic circuit having sharper falling edge transition | |
| US4501974A (en) | Pulse stretching and level shifting circuit | |
| US4242605A (en) | Transient array drive for bipolar ROM/PROM | |
| JPS6334652B2 (ja) | ||
| US5045729A (en) | TTL/ECL translator circuit | |
| JP2544826B2 (ja) | 半導体集積回路 | |
| JPH0435219A (ja) | 負荷駆動回路 | |
| US5227680A (en) | ECL/TTL translator circuit | |
| US6002269A (en) | TTL logic driver circuit | |
| EP0203700A2 (en) | Logic level translators | |
| JPH0661436A (ja) | Ｔｔｌ−ｃｍｏｓ出力段 | |
| US5495099A (en) | High speed super push-pull logic (SPL) circuit using bipolar technology | |
| JP2803700B2 (ja) | 論理回路 | |
| JPS60502182A (ja) | 電流切換装置 | |
| JP2959485B2 (ja) | 発光素子駆動回路 | |
| JP3233473B2 (ja) | 電圧レベル変換回路 | |
| EP0253555A2 (en) | Logic circuit employing bipolar-transistors and stable upon starting-up of power supply therefor | |
| JPH0193919A (ja) | レベルシフト回路 |