[go: up one dir, main page]

JPS59222952A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59222952A
JPS59222952A JP58097129A JP9712983A JPS59222952A JP S59222952 A JPS59222952 A JP S59222952A JP 58097129 A JP58097129 A JP 58097129A JP 9712983 A JP9712983 A JP 9712983A JP S59222952 A JPS59222952 A JP S59222952A
Authority
JP
Japan
Prior art keywords
film
metal film
bonding pad
semiconductor substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58097129A
Other languages
English (en)
Inventor
Eitaro Sugino
杉野　栄太郎
Yoshihiko Warita
割田　善彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58097129A priority Critical patent/JPS59222952A/ja
Publication of JPS59222952A publication Critical patent/JPS59222952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はデンディングパッドを有する半導体装置に関
するものである。
〔発明の技術的背景〕
第１図および第２図は従来の半導体装置におけるポンデ
ィングパッド（ボンディング角取ｐ出し電極）の構造を
示したものである。図において、１１は所定の回路素子
等が形成された半導体基板で、この基板１ノ上に形成さ
れたフィールド酸化膜１２上に所定の回路部と接続した
例えばアルミニウムを主成分とする金属配管１３が形成
されている。図の１３ｂは、金属配線１３のポンプイン
グツぐラド部である。この金属配線１３の形成されたウ
ェハ１０の上面には？ンディングパッド１３ｂ上に開口
部１５を有する例えばＰＳＧ　（リンシリケートガラス
）膜からなるノｅツシペーション膜１４が被着されてい
る。
第３図に示すようにこのようなポンディングパッド１３
ｂを有するＫｔ／ットは、リードフレームにマウントさ
れた後、リードフレームのリード部とポンディングワイ
ヤ１６を介し接続される。
〔背景技術の問題点〕
ところで上記のようにポンディングノクツド１３ｂ上に
金線等のデンディングワイヤ１６を熱圧着する際にポン
ディングパッド１３ｂに衝撃が加わシ、？ンディングノ
クッド１３ｂ下のフィールド酸化膜１２に図のようにク
ラック１７が局部的に入ることがちシ、甚だしいときに
は半導体基板１ノにまでクラック１７が及ぶこともある
。
このようにフィールド酸化膜１２にクラック１７が入る
と、本来は電気的に分離されるべき金層配線１３と半う
６体基板１１との間の絶縁性が低下し、リーク電流が流
れ、半導体素子の特（ＪＡ−が不良のものとなシ、製品
の歩留シが低下する欠点があった。
また、素子が不良となるに至らなくとも、長期間の使用
中に素子の特性が劣化するため、別品の信頼性が低下す
るという欠点もあった。
〔発明の目的〕
この発明は上記のような点に鮭みなされたもので、ワイ
ヤボンディング工程における衝撃による素子の信頼性や
歩留シの低下が防止された半導体装置を提供しようとす
るものである。
〔発明の概要〕
すなわちこの発明に係る半導体装置では、半導体基板の
ポンディングパッド領域にフィールド酸化膜等の第１絶
縁膜を介し、電気的に分離されたクラック阻止用の第１
金属膜を形成し、このクラック阻止用の第１金ｈ　Ｊｌ
ｕ上に第２の絶縁膜を介して第２金属膜からなるポンデ
ィングパッドを形成したものである。
〔発明の実施例〕
以下図面を参照してこの発明の一実施例につき製造過程
とともに説明する。まず、第４図に示すように、拡散層
等所定の各領域の形成された半導体基板２１上に第１フ
イールド酸化膜２２を約８０００Ｘの膜厚で形成し、そ
の上面にアルミニウムにシリコンを添加した部材からな
る第１金属膜２３を約８０００Ｘの膜厚で形成する。
次いで、第５０に示すように写真蝕刻法によりｙｌ？ｌ
テンングパッド形成予定部に第１金属膜２３が残るよう
に１３０μ×１３０μの正方形に第１金属膜２３をパタ
ーニングする。次にプラズマ酸化膜２４をウェハ上面に
約１００００　Ｘの膜厚で形成する。
続いて、第６図に示すようにこのウエノ）全面にアルミ
ニウムにシリコンを添加した部材からなる第２金属月４
２５を租層形成し、ウエノ・の所定の部位と接続すると
ともに上記第１金Ｍ収２３の真上に１２０μ×１２０μ
の正方形状のがンディングパッド部２５ｂが位置するよ
うに上記第２金属脱２５をパターニングする。
次いで、第７図の断面図および第８図の平面図に示すよ
うにウェハ上にＰＳＧ膜からなる膜厚１２μのパッシベ
ーション膜２６を被着し、上記デンディングパッド２５
ｂ上のパッシベーション膜２６に１００μ×１００μの
正方形の開口部２７を設は第２金属膜２５を露出させる
。
この後、このウェハを４５０℃の炉内で３０分間のフォ
ーミング処理（熱処理）する。続いてこのウェハを所定
の半導体ペレット状に切シ出して、リードフレーム上に
マウントし、３０μφ（直径３０μｍ）の金線を用いて
ボンディングし、モールド樹脂でベレットを制止して製
品が完成する。
なお、上記実施例におりる第１金属ｊ摸２３は、２層以
上の金属配線層を有する装置ではボンディング・フッド
を形成すべき最上店の金屑配線層以外の金属配線層で形
成すればよい。
〔発明の効果〕
第９図には上記のようにして形成したボンディングパッ
ド２５ｂ合有する半導体装置にボンディングワイヤ１６
を接続した状態の断面図を示す。ここに示すようにワイ
ヤボンディング工程２４にクラック１７が入ったとして
も、下層に設けられた第１金属族２３によシフラック１
７の伸びが阻止され１．クラック１７が半導体基板２１
に遅することを防止できる。上記第２金ｐ５膜２５は配
線層や半導体領域とは接続されておらず電気的に分離さ
れているため、第２金属膜２５までクラックが達しても
？ンディングワイヤ１６と半導体基板２ノとがショート
する恐れもない。
ここで、本実施例の装置におけるポンディングパッドの
不良率を検査した結果、第２金爲膜２５と半導体基板２
ノとの電気的ショートの発生する確率は１″：）のポン
プイングツｅッド当シ０．０５チ程度であった。一方、
従来の装置では半導体基板とポンディングパッドのショ
ートの確率は１つのパＣンディングノぐラド当シ０．１
２％であシ、本発明によシ装置の歩留シおよび信頼性の
改善が図れることが確認できた。本発明の効果は特に多
ビンの半導体装置において著しいことが予想される。す
なわち、２０ビンの半導体装置と、１００ピンの半導体
装置の歩留シを予想すると下表のようになる。
尚、上記実施例では第１金ＪｉＡＭがビンディングパッ
ドよシも広い正方形の場合につき述べたが、これは第１
金属膜とゲンディングパソドとが基板に対し水平方向に
略同じ外周部を有する略同−面積でもよい。しかしこの
場合には、第１金属膜のクラック阻止効果は第１金属膜
をピンディングツ々、ドよ）も広くした場合より劣る。
また、巣１金属膜の形状はポンディングパッドの形状と
同一で々くてもよい。
以上のようにこの発明によれば、ワイヤボンディング工
程時の術数によるショー）　ｆｃ防止でき、装置の歩留
シおよび信頼性が改善された半導体装置を提供すること
ができる。
【図面の簡単な説明】
第１図および２１５２図はそれぞれ従来の半導体装置に
おけるン］タンプイングツ々ッドを示す平面図および断
面図、第３図は従来の半導体装置のワイヤボンディング
状態を説明する断面図、第４図乃至第７図はこの発明の
一実施例に係る半導体装置を製造過程とともに示す断面
図、第８図は第７図の装置の平面図、第９区はこの発明
の一実施例に係る半導体装置のワイヤボンディング状態
を示す断面図である。 １６・・・デンディングワイヤ、２１・半導体基板、２
２・・・第１フイールド酸化膜（第１絶縁膜λ２″３・
・・第１金属膜、２４・・・プラズマ酸化膜（第２絶縁
膜）、２５・・・第２金属膜、２５ｂ・・・ビンディン
グパッド、２６・・・／Ｎ’ｌッシペーションｊ應。 出細入代理人　　弁理士　鈴　江　武　彦第１図　　　
第２図 第３図 第４図 １ 第５図 １ 第６図 １ 第７図 ７

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板と、この半導体基板上に第１の絶縁層
    を介して形成され他の配謙層および半導体基板と電気的
    に分離された８Ｉ！１金属膜と、この第１金属膜上の真
    上に第２の絶縁膜を介し形成された第２金属膜からなる
    ポンディングパッドとを具備することを特徴とする半導
    体装置。
  2. （２）上記嬉１金腐膜は、その真上に形成されたぎンデ
    ィングパッドの外周部よシも半導体基板に対し水平方向
    外側にその外周部が存在することを特徴とする特許請求
    の範囲第１項記載の半導体装置。
JP58097129A 1983-06-01 1983-06-01 半導体装置 Pending JPS59222952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58097129A JPS59222952A (ja) 1983-06-01 1983-06-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58097129A JPS59222952A (ja) 1983-06-01 1983-06-01 半導体装置

Publications (1)

Publication Number Publication Date
JPS59222952A true JPS59222952A (ja) 1984-12-14

Family

ID=14183950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58097129A Pending JPS59222952A (ja) 1983-06-01 1983-06-01 半導体装置

Country Status (1)

Country Link
JP (1) JPS59222952A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104247A (ja) * 1989-09-19 1991-05-01 Fujitsu Ltd ウエハ・スケール半導体装置
JPH03131044A (ja) * 1989-10-17 1991-06-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06204284A (ja) * 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置
US6815322B2 (en) * 2002-07-10 2004-11-09 Renesas Technology Corp. Fabrication method of semiconductor device
US7391114B2 (en) 2004-02-05 2008-06-24 Matsushita Electric Industrial Co., Ltd. Electrode pad section for external connection

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104247A (ja) * 1989-09-19 1991-05-01 Fujitsu Ltd ウエハ・スケール半導体装置
JPH03131044A (ja) * 1989-10-17 1991-06-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06204284A (ja) * 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置
US6815322B2 (en) * 2002-07-10 2004-11-09 Renesas Technology Corp. Fabrication method of semiconductor device
US6963513B2 (en) 2002-07-10 2005-11-08 Renesas Technology Corp. Fabrication method of semiconductor device
US7391114B2 (en) 2004-02-05 2008-06-24 Matsushita Electric Industrial Co., Ltd. Electrode pad section for external connection

Similar Documents

Publication Publication Date Title
US6313540B1 (en) Electrode structure of semiconductor element
KR100393140B1 (ko) 반도체 장치
JP3383329B2 (ja) 半導体装置の製造方法
KR20040087501A (ko) 센터 패드 반도체 칩의 패키지 및 그 제조방법
JPH09330934A (ja) 半導体装置及びその製造方法
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
US6255720B1 (en) Modified bus bar with Kapton tape or insulative material on LOC packaged part
CN1957455A (zh) 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法
CN1074557A (zh) 半导体装置
JPS59222952A (ja) 半導体装置
JPH05226339A (ja) 樹脂封止半導体装置
JP3502056B2 (ja) 半導体装置およびこれを用いた積層構造体
JPH0936166A (ja) ボンディングパッド及び半導体装置
US6580157B2 (en) Assembly and method for modified bus bar with Kapton™ tape or insulative material in LOC packaged part
CN1983573B (zh) 半导体器件及其制造方法
JPS62112348A (ja) 半導体装置の製造方法
JP2937132B2 (ja) 半導体装置
JPH0456237A (ja) 半導体装置
JP3206035B2 (ja) 樹脂封止型半導体装置
JPH1187572A (ja) 樹脂封止半導体装置およびその製造方法
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JPS63143826A (ja) 半導体装置
JP2865224B2 (ja) 樹脂封止型半導体装置
CN101127336B (zh) 半导体装置及其制造方法、电路基板和电子设备
JPH06333977A (ja) 半導体装置及びその製造方法