[go: up one dir, main page]

JPS59178752A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPS59178752A
JPS59178752A JP5266783A JP5266783A JPS59178752A JP S59178752 A JPS59178752 A JP S59178752A JP 5266783 A JP5266783 A JP 5266783A JP 5266783 A JP5266783 A JP 5266783A JP S59178752 A JPS59178752 A JP S59178752A
Authority
JP
Japan
Prior art keywords
powder
conductor
wiring
holes
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5266783A
Other languages
English (en)
Inventor
Hiromi Tozaki
戸崎　博己
Takanobu Noro
野呂　孝信
Takeshi Fujita
毅 藤田
Akizo Toda
尭三 戸田
Akira Ikegami
昭 池上
Nobuyuki Ushifusa
信之 牛房
Satoru Ogiwara
荻原　覚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5266783A priority Critical patent/JPS59178752A/ja
Publication of JPS59178752A publication Critical patent/JPS59178752A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、高集積化したＬＳＩを多数搭載するだめの多
層配線基板に係り、巷にホウケイ酸系ガラス粉末とα−
石英粉末との混合物により絶縁層を形成し、銀または金
粉末を用いて導体配線層と、スルーホール部への充填導
体とを形成した多層配線基板に関する。
〔発明の背景〕
ＬＳ　Ｉ’ｉ搭載する基板は、従来アルミナを主材とす
るグリーンシート（未焼結基板）にタングステン等の高
融点金属の導体全厚膜技術によシ印刷形成し、これを貼
ｐ合わせて積層した多層のグリーンシートを約１５００
℃の高温非酸化性雰囲気で焼結して製造されている。
近年、特に情報処理装置において演算処理の高速化が望
まれている。しかし、従来のアルミナ系多層配線基板で
は、アルミナの高い比誘電率と、微細化配線タングステ
ン導体の高い配線抵抗のために、多層内配線を伝播する
信号遅延時間か長く、一段と高まった高速化には応え難
い。
このだめ、誘電率の低い材料で絶縁層を形成し、固有抵
抗の低い材料で導体配線層を形成した多層配線基板が要
望されている。
そこで、固有抵抗の低い金属、すなわち、銀。
銅、金等の材料で導体配線層全形成し、アルミナよりも
低い誘電率のガラス組成物で絶縁層全形成した多層配線
基板が、特公昭５７−６２５７号公報および特開昭５４
−１１１５１７号公報等に示されている。
また、ホウケイ酸系ガラス組成物は極めて誘電率が低く
、誘電率εｒ　（６であることが知られている。
これらのことから、固有抵抗の最も低い銀または金で導
体配線層を形成し、ホウケイ酸系ガラスで絶縁層を形成
した多層配線基板が演算処理の高速化に最も期待されて
いる。
しかし、これらの材料を単に寄せ集めて多層配線基板を
形成しても、絶縁層をはさんでその上。
下の導体配線層全接続するだめの導体を充填したスルー
ホール部において、ガラス相に充填導体に沿う円形状の
クランクが発生する欠点がおる。
〔発明の目的〕
本発明の目的は、演算処理の高速化に対応でき、しかも
スルーホール部周辺のガラス相にクランクが発生する等
のトラブルが無く、したがってＬＳＩ搭載基板として用
いた場合に、高速演算処理が可能な多層配線基板を提供
するにある。
〔発明の概要〕
本発明は、多層配線層間の絶縁層をホウケイ酸系ガラス
粉末とα−石英粉末の混合物により形成するとともに、
前記ガラス粉末の組成、該ガラス粉末に対するα−石英
粉末の混合割合を最適に設定している。これによシ、絶
縁層の比誘電率を低く、かつ熱膨張率を高くすることが
でき、したがって絶縁層の性能を向上でき、しかもスル
ーホール部周辺のガラス相のクランク発生および配線の
歪み発生を防止することができたものである。
さらに、本発明は導体配線層と、スルーホール部への充
填導体を銀粉末または金粉末によ多形成するとともに、
粉末の粒径を最適に設定している。
これによシ、導体配線層と充填導体の固有抵抗を低くで
き、かつスルーホール部におけ名空隙または気孔の発生
等の防止することができたものでおる。
その結果、ＬＳＩ搭載基板として用いた場合に、高速演
算処理が可能となる。
〔発明の実施例〕
以下、本発明を具体的に説明する。
図面は本発明多層配線基板の一例を示すもので、複数の
絶縁層１を介して導体配線２が多層化され、上層と下層
の導体配線および表面の接続ノくラド３と導体配線は、
それぞれ導体を充填されたヌル−ホール４によって接続
される。図中５はＩＣチップ、６は接続バンドとＩＣチ
ップのリード線を示し、７は信号の入・出力ビンを示す
。
前述のごとき多層配線基板において、本発明の第１の特
徴は前記絶縁層がホウケイ酸系ガラス粉末とα−石英粉
末との混合物で形成されていることにある。この混合物
は、比誘電率εγ中５．５以下と極めて低く、熱膨張係
数を高くなし得る特性がある。
第１表に好適なホウケイ酸系ガラスの組成例を示す。
第１表 この表からも理解されるように、ホウケイ酸系ガラスの
好適な組成は、重量％で２０〜６０の５ｉ０２．２０〜
４０のＢ２Ｏ５，５〜２０のＡｔ２０３．５〜４０のＭ
ｇＯとＢａＯのいずれか一つ、１〜４のＮａ２Ｏとに２
０のいずれか一つからなる。
そして、本発明においては絶縁層を形成するホウケイ酸
系ガラス粉末とα−石英粉末の合計量の３５〜６５重量
％をα−石英粉末とする。これによシ、非晶質のホウケ
イ酸系ガラス粉末のみでは熱処理において生じるガラス
の溶融流動による配線の崩れを防ぐことができ、また絶
縁層の比誘電率を５．５よｐも小さくでき、かつ熱膨張
係数を高め、好適な混合量において７０Ｘ１０／℃から
９０×１０／℃になし得る。
ここで、α−石英粉末が３１５１５重量％少ないと、ホ
ウケイ酸系ガラスの熱膨張係数が７０Ｘ１０／℃よシ小
さく、銀址たは金の充填されたスルーホール部の回シの
クラック発生は少ないものの、クラックは無くならない
。一方、６５重量％よｐ多いと、熱膨張係数は高まるも
のの、熱処理した絶縁層の焼結密度が低く、気孔が残留
して吸湿および電界による銀または金のマイグレーショ
ン等の問題を生じる。
本発明の第２の特徴は、前記導体配線と、絶縁層の上、
下両導体配線を接続するだめのスルーホール部への充填
導体とが、銀粉末と金粉末のいずれか一つを用いて形成
され、粉末の平均粒径０．１〜５．０μｍのペーストが
使用されているところにある。
ここで、平均粒径が０．１μｍよシ小さい粉末からなる
導体では、グリーンシートの熱処理時に銀粉末または金
粉末自体の収縮が起こり、スルーホール部の周囲と充填
導体間に空隙が生じる。一方、平均粒径が５．０μｍよ
シ大きい粉末からなる導体では、充填導体に気孔が生じ
、熱処理時にふくれを発生する。
次に、本発明の実施例について説明する。
実施例１ ５］ニゲリーンシートの形成工程 第１表のＮｏｌに示した配合組成となるよう、通常のガ
ラス製造方法および粉砕方法により、平均粒径２．５μ
ｍのホウケイ酸系ガラス粉末を作成した。
このガラスの諸特性は第１表に示している。
次いで、このガラス粉末に、平均粒径２．０μｍのα−
石英粉末、ポリビニルブチラール樹脂、可塑剤（ブチル
フタリルブチグリコール）、および揮発性溶剤を加えて
ボールミルで混練し、減圧下で脱泡処理してガラス材の
スリップを調製した。
その後、このスリップをドクターブレード法によυフィ
ルムシート上に０．１５ｍ厚の連続した乾燥シートを形
成し、次いでフィルムシートからはか口 して、１０ｍのガラス材のグリーンシートを作成した。
このグリーンシート上に、回路上必要な２種類の孔を形
成した。すなわち、絶縁層の上、下導体配線全接続する
だめの０．１５φのスルーホール部ト、印刷および積層
位置決め用基準孔を形成した。
９２：導体ペーストの印刷と積層工程 平均粒径０，１μｍの銀粉末に、α−テルピネオールに
エチルセルロースとポリビニルブチラールを溶解したビ
ヒクルを加え、ロールミルで混練して銀ペーストラ調製
した。ここで、銀粉末に対するビヒクル量をかえ、ペー
スト粘度６０万ｃｐｓの少量ビヒクル高粘度ペーストを
グリーンシートのスルーホール部に充填し、またペース
ト粘度２０万ｃｐｓの低粘度ペーストラ用いて□グリー
ンシートに配線した。
所定のスルーホール部への銀の充填導体と導体配線とを
形成したグリーンシートラ順次重ね合わせ、圧力４０　
Ｋｙ／ｃｄ　Ｓ　温度１２０℃の条件で１５分間加圧し
て積層圧着し、位置決め基準孔等のグリーンシート端部
の余白部を除去し、必要な回路基板部を残した。
９３：焼結工程 積層体を次に示す温度条件で焼結した。毎時２００℃で
４００℃まで昇温し、１時間保持してグリーンシート有
機物質を除去した。
次いで、毎時２００℃で８００℃まで昇温し、１時間保
持後、毎時１００℃で５００℃まで降温して以後炉冷し
た。
このようにして、ガラスセラミックスを絶縁層とし、銀
を導体配線および充填導体とする多層配線基板を形成し
た。
第２表に、絶縁層中のα−石英混合量とその焼結体の諸
特性、および銀を充填したスルーホール部のガラス相の
クラック発生の有無と直線配線の歪み発生の有無金示す
。
第２表 この第２表から理解されるように、α−石英混合量が３
５〜６５重量％では、緻密な焼結体となシ、しかもスル
ーホール部周辺のクラック発生および直線配線の歪みは
無かった。さらに、この焼結体の熱膨張係数は７６　Ｘ
　１０−７／℃から９２　Ｘ　１０　’／℃の範囲に、
また比誘電率は５．３から４，９の範囲にあった。
実施例２ 第１表のＮｏｌに示した配合組成で平均粒径２．５μｍ
のホウケイ酸系ガラス粉末を用い、平均粒径２．０μｍ
のα−石英粉末を加え、実施例１と同様にしてガラスセ
ラミックスのグリーンシートラ形成した。
平均粒径０．１μｍの金粉末に、α−テルピネオールに
エチルセルローヌトホリビニルフチラールを溶解したビ
ヒクルを加え、ロールミルで混練して金ペーストを調整
した。ここで、金粉末に対するビヒクル量をかえ、ペー
スト粘度６０万ｃｐｓの高粘度ベース）ｋグリーンシー
トのスルーホール部に充填し、また粘度２０万ｃｐｓの
低粘度ペース）１用いてグリーンシートに配線した。
所定のスルーホール部に金を充填し、かつ金で配線回路
を形成したグリーンシートを順次重ね合わせ、圧力４０
Ｋｆ／ａｄ％　　温度１２０℃の条件で１５分間加圧し
て積層圧着し、位置決め基準孔等のグリ−ンシート端部
の余白を除去して必要な回路基板部を残した。
そして、この積層体ｆ、８５０℃を１時間保持する実施
例１と同様の昇温、降温プロフィルによシ焼結した。
第３表に、絶縁層中のα−石英混合量とその焼結体の緒
特性、および全全充填したスルーホール部のガラス相の
クラック発生の有無と＠線配線の歪み発生の有無を示す
。
第３表 この第３表から分かるように、α−石英混合量が３５〜
６５重量％では、緻密な焼結体となり、スルーホール部
周辺のクランク発生および直線自己線の歪みは無かった
。この実施例で形成された焼結体の熱膨張係数は７６×
１０−７／℃から９２Ｘ１０／℃の範囲に、また比誘電
率は５．３から４９の範囲にあった。
実施例３ 第１表のＮｏ３に示した配合組成で、平均粒径３．０μ
ｍのホウケイ酸系ガラス粉末を用い、平均粒径２０μｍ
のα−石英粉末を加え、実施例１と同様にしてガラスセ
ラミックスのグリーンシートラ形成した。
次いで、平均粒径２０μｍの銀粉末にビヒクルを加えて
ペースト粘度６５万ｃｐｓのスル−ホール部への充填用
銀ペーストと、粘度２０万ｅｐＨの回路配線用銀ペース
トを調製し、前記グリーンシートにあケア’ｃｏ。１５
φのスルーホール部に銀ペースト會充填し、所定の銀配
線を形成した後、実施例１と同様にしてグリーンシート
の積層圧着を行った。
そして、この積層体を、８５０℃を１時間保持する実施
例１と同様の昇温、降温プロフィルによシ焼結した。
第４表に、絶縁層中のα−石英混合量とその焼結体の諸
特性、および銀を充填したスルーホール部のガラス相の
クラック発生の有無と直線配線の歪み発生の有無を示す
。
第４表 この第４表から分かるように、α−石英混合量が３５〜
６５重量％では、緻密な焼結体となシ、スルーホール部
周辺のクラックの発生と直線配線の歪み発生は無かった
。この焼結体の熱膨張係数は７５Ｘ１０／ｕがら９０Ｘ
１０／℃の範囲に、比誘電率は５．２〜４．８の範囲に
あった。
実施例４ 第１表のＮｏ３に示した配合組成で、平均粒径３．０μ
ｍのホウケイ酸系ガラス粉末を用い、平均粒径２．０μ
ｍのα−石英粉末を加え、実施例１と同様にしてガラス
セラミックスのグリーンシートヲ作成した。
平均粒径２μｍ　の金粉末にビヒクル音訓えて粘度６５
万ｃｐｓのスルーホール部充填用金ペーストと、粘度２
０万ｃｐｓの配線用金ペーストを調製し、前記グリーン
シートにあけた０、１５φのスルーホール部に高粘度金
ペーストヲ充填し、所定の金配線全形成した後、実施例
１と同様にしてグリーンシートの積層圧着を行った。
そして、この積層体を、８５０℃を１時間保持する実施
例１と同様の昇温、降温プロフィルにより焼結した。
第５表に、絶、縁層中のα−・石英混合量と焼結体の諸
特性、および全充填スルーホール部のガラスセラミック
スのクラックの発生の有無、直線配線の焼結による歪み
の有無を示す。
第５表 この第５表から理解されるように、α−石英混合量が３
５〜６５重量％では緻密で、スルーホール部周辺のクラ
ックの発生ならびに°直線配線の歪みは無かった。この
焼結体の熱膨張係数は７５．Ｘ、１０／℃から９０Ｘ１
０／℃の範囲に、比誘電率は５．２〜４．８の範囲にあ
った。
実施例５ 第１表のＮｏ６に示した配合組成で平均粒径３．０μｍ
のホウケイ酸系ガラス粉末を用い、平均粒径２．０μｍ
のα−石英粉末音訓え、実施例１と同様にしてガラスを
セラミックスのグリーンシーｉ４作成した。
次いで、平均粒径５，０μｍの銀粉末にビヒクル音訓え
て粘度６０万ｃｐｓの高粘度のスルーホール部充填用銀
ペーストと、粘度１５万ｃｐｓ　ＬＴＩ回路配線用銀ペ
ーストを調製し、前記グリーンシートにあけた０、１５
φのスルーホール部に銀ベース）ｋ充填し、所定の銀配
線を形成した後、実施例１と同様にしてグリーンシール
の積層圧着を行った。
そして、この積層体−ｆ、８５０℃を１時間保持する実
施例１と同様の昇温、降温プロフィルによシ焼結した。
第６表に、絶縁層中のα−石英混合量とその焼結体の諸
物件、および銀を充填したスルーホール部周辺のガラス
相のクラック発生の有無と直線配線の歪み発生の有無を
示す。
第６表 この第６表より分かるように、α−石英混合量が３５〜
６５重量条では緻密な焼結体となシ、スルーホール部周
辺のクラックの発生および直線配線の歪みが無かった。
この焼結体の熱膨張係数は７〇７ ×１０／℃から８３Ｘ１０／℃、比誘電率は４６であっ
た。
実施例６ 第１表のＮｏ６に示した配合組成で、平均粒径３．０μ
ｍのホウケイ酸系ガラス粉末を用い、平均粒径２０μ７
７２のα−石英粉末音訓え、実施例１と同様にしてガラ
スセラミックスのグリーンシートを作成した。
次いで、平均粒径５．０μｍの金粉末にビヒクルを加え
、粘度６０万ｃｐｓのスルーホール部充填用金ペースト
と粘度１５万ｅｐ８の配線用金ベース）ｋ調製し、前記
グリーンシートにあけた０、１５φのスルーホール部に
金ペースト’に充填し、所定の金配線全形成した後、実
施例１と同様にしてグリーンシートの積層圧着を行った
。
そして、この積層体’ｉ、８５０℃を１時間保持する実
施例１と同様の昇温、降温プロフィルにょシ焼結した。
第７表に、ガラスセラミックス中のα−石英混合量と焼
結体の諸物件、および金を充填したスルーホール部周辺
のクラック発生の有無と直線配線の歪み発生の有無を示
す。
第７表 この第７表から分かるように、α−石英混合量が３５〜
６５重量％では緻密で、スルーホール部周辺のクラック
の発生および直線配線の歪みとも無かった。また、この
焼結体の熱膨張係数は７０Ｘ１０−７／℃から８３ｘｌ
Ｏ／℃の範囲であシ、比誘電率は４．６であった。
〔発明の効果〕
以上説明した本発明によれば、多層配線層間の絶縁層ヲ
ホウケイ酸系ガラス粉末とα−石英粉末の混合物によｐ
形成するとともに、前記ガラス粉末の組成、該ガラス粉
末に対するα−石英粉末の混合割合を最適に設定してい
るので、絶縁層の比誘電率を低く、かつ熱膨張率を高く
することができ、したがって絶縁層の性能を向上でき、
しかもスルーホール部周辺のガラス相のクランク発生お
よび配線の歪み発生を防止し得る効果がある。
また、本発明によれば、導体配線層と、スルーホール部
への充填導体を銀粉末または金粉末によ多形成するとと
もに、その粉末の粒径を最適に設定しているので、導体
配線層と充填導体の固有抵抗を低くでき、かつスルーホ
ール部に計ける空隙または気孔の発生等のトラブルを皆
無ならしめ得る効果がある。
そして、本発明によれば、前述のごとき機能を有するが
故に、Ｌｓ工搭載基板として用いた場合に、高速演算処
理全可能ならしめ得る効果がある。
【図面の簡単な説明】
図面は本発明の一例金示すもので、ハツチングを省略し
た縦断面図である。 １・・・絶縁層、２・・・導体配線、３・・・接続バン
ド、４・・・導体充填スルーホール、５・・・ＩＣＣタ
ッグ６・・・リード線、７山人・出力ビン。 代理人　弁理士　　秋　本　正　実 第１−頁の続き ０発　明　者　池上昭 横浜市戸塚区吉田町２９２番地株 式会社日立製作所生産技術研究 所内 ０発　明　者　牛房信之 日立市幸町３丁目１番１号株式 ％式％ 日立市幸町３丁目１番１号株式 会社日立製作所日立研究所内

Claims (1)

  1. 【特許請求の範囲】 導体配線層間の絶縁層がホウケイ酸系ガラス粉末とα−
    石英粉末との混合物によ多形成され、導体配線層と、前
    記絶縁層に設けられたスルーホール部への充填導体とが
    、銀粉末と金粉末とのいずれかによ多形成され、さらに （１）前記ガラス粉末が２０〜６０重量％のＳｉＯ２，
    ２０〜４０重量％のＢ２Ｏ２，５〜２０重量％のＡｔ２
    ｏ５．５〜２５重量％のＭｇＯとＢａＯのいずれか一つ
    、１〜４重量係のＮａ２Ｏとに２０のいずれか一つとの
    組成物であること、 （１１）前記α−石英粉末がガラス粉末との混合全量に
    対して３５〜６５重量％であること、０１１）少なくと
    も充填導体を形成する粉末は平均粒径０．１〜５μｍで
    あること、 を特徴とする多層配線基板。
JP5266783A 1983-03-30 1983-03-30 多層配線基板 Pending JPS59178752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5266783A JPS59178752A (ja) 1983-03-30 1983-03-30 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5266783A JPS59178752A (ja) 1983-03-30 1983-03-30 多層配線基板

Publications (1)

Publication Number Publication Date
JPS59178752A true JPS59178752A (ja) 1984-10-11

Family

ID=12921219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5266783A Pending JPS59178752A (ja) 1983-03-30 1983-03-30 多層配線基板

Country Status (1)

Country Link
JP (1) JPS59178752A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247198A (ja) * 1985-08-27 1987-02-28 松下電工株式会社 多層配線基板
JPS6269648A (ja) * 1985-09-24 1987-03-30 Nec Corp 多層配線基板
JPS6340397A (ja) * 1986-08-05 1988-02-20 富士通株式会社 ガラスセラミツク多層回路基板
JPS63107095A (ja) * 1986-10-23 1988-05-12 富士通株式会社 多層セラミツク回路基板
JPH01286494A (ja) * 1988-05-13 1989-11-17 Ngk Spark Plug Co Ltd 低温焼成セラミック基板の製造方法
JPH02177545A (ja) * 1988-12-28 1990-07-10 Murata Mfg Co Ltd 機能性セラミック基板
US5264729A (en) * 1992-07-29 1993-11-23 Lsi Logic Corporation Semiconductor package having programmable interconnect
JPH06215628A (ja) * 1992-12-28 1994-08-05 Taiyo Yuden Co Ltd 高周波用低温焼結性磁器組成物
WO2009005696A1 (en) * 2007-06-29 2009-01-08 Tessera, Inc. Multilayer wiring element having pin interface
CN114223058A (zh) * 2019-08-15 2022-03-22 美光科技公司 在相邻叠组之间包含氧化物材料的微电子装置、电子系统和相关方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247198A (ja) * 1985-08-27 1987-02-28 松下電工株式会社 多層配線基板
JPS6269648A (ja) * 1985-09-24 1987-03-30 Nec Corp 多層配線基板
JPS6340397A (ja) * 1986-08-05 1988-02-20 富士通株式会社 ガラスセラミツク多層回路基板
JPS63107095A (ja) * 1986-10-23 1988-05-12 富士通株式会社 多層セラミツク回路基板
JPH01286494A (ja) * 1988-05-13 1989-11-17 Ngk Spark Plug Co Ltd 低温焼成セラミック基板の製造方法
JPH02177545A (ja) * 1988-12-28 1990-07-10 Murata Mfg Co Ltd 機能性セラミック基板
US5264729A (en) * 1992-07-29 1993-11-23 Lsi Logic Corporation Semiconductor package having programmable interconnect
JPH06215628A (ja) * 1992-12-28 1994-08-05 Taiyo Yuden Co Ltd 高周波用低温焼結性磁器組成物
WO2009005696A1 (en) * 2007-06-29 2009-01-08 Tessera, Inc. Multilayer wiring element having pin interface
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
CN114223058A (zh) * 2019-08-15 2022-03-22 美光科技公司 在相邻叠组之间包含氧化物材料的微电子装置、电子系统和相关方法
US12310024B2 (en) 2019-08-15 2025-05-20 Lodestar Licensing Group Llc Microelectronic devices including oxide material between decks thereof, and related memory devices

Similar Documents

Publication Publication Date Title
US4547625A (en) Glass multilayer wiring board and method for its manufacture
JPS63358A (ja) 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法
JPS6028296A (ja) セラミツク多層配線回路板
JPS6232695A (ja) セラミツクス回路基板
JP3331083B2 (ja) 低温焼成セラミック回路基板
US5847326A (en) Low-temperature fired ceramic circuit substrate with improved Ag-Au connection reliability
JPS59178752A (ja) 多層配線基板
JP4703212B2 (ja) 配線基板及びその製造方法
JP3093601B2 (ja) セラミック回路基板
JP2718152B2 (ja) セラミック回路基板の製造方法
JP2003224338A (ja) ガラスセラミック配線基板
JP3064047B2 (ja) 多層セラミック回路基板
JPS5817695A (ja) 多層回路板とその製造方法
JPS63292504A (ja) 導体ペ−スト
JP3047985B2 (ja) 多層セラミック配線基板の製造方法
JPH0283995A (ja) セラミツク多層回路基板及びその用途
JPH05235550A (ja) 低誘電率ガラスセラミック多層配線基板およびその製造方法
JPS61278195A (ja) 多層回路基板及びその製造方法
JP2669033B2 (ja) セラミック回路基板の製造方法
JPH0878847A (ja) 低温焼成多層回路基板
JPH06120633A (ja) セラミック配線基板
JP2002198626A (ja) 低温焼成セラミック回路基板の製造方法
JPH0250638B2 (ja)
JP3934910B2 (ja) 回路基板
JPS6112091A (ja) 多層回路基板及びその製造方法