JPS589496A - 多管式カラ−カメラのレジストレ−シヨン調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、３管式（ＪＧ、Ｂ）或いは２管式（輝度及び
クロマ）等の複数の撮像手段を備える多管式カラーカメ
ラのレジストレーション調整回路に関し、特ｌこ撮像画
面を複数ｔこ分割してその夫夫に関してレジストレーシ
ョンの自動調整を行うようにしたレジストレーション調
整回路に関するものである。

（以下余白、次頁につづく。） 多管式カラーテレビカメラでは、各撮像管のレジストレ
ーション（各色の位置合わせ）を行うために極めて煩雑
な嘴！Ｉを必要とする。一般には、各撮１象管の出力画
像の中心位置が合うようにビーム偏向電流を補正するが
、画角（軸心に関する画像の回転）、画面周辺部での歪
（台形歪、ピン歪等）、画１＃！サイズ、走査の非直線
１生、スキュー歪等の夫々の各撮１象管ごとの相違に起
因する色ずれまで補正することは困離である。従来では
、色ずれの原因となるこれらの歪等を補正する各種の補
正信号を作り、各撮像管に対してこれらの信号のゲイン
を調整し、調整されたイバ号に基いて６管のビーム偏向
電流を制御することによってレジストレーション調整を
行っていた。従って制御回路が極めて複雑である一ヒ、
色ずれが生ずる各原因が夫夫独立した現象であるため、
画面の−か所で位置合せをしても他の部分で合致しなく
なるという不都合があり、画面全体にわたる均一なレジ
ストレーションを行うことは困醋であった。

本発明はこの問題を解消する多管式カラーカメであって
、以下その実施例について図面を３照して説明する。

第１図は本発明の実施例の自動レジストレージ日ン方式
を説明するｔｈ面の平面図である。第１図に示すように
、例えば３管式（几、Ｇ、Ｂ）のカラーテレビジョンカ
メラによる撮像画面（１）が、水平方向（Ｈ方向）及び
垂直方向（Ｖ方向）に夫々７分割され、７ｘ７＝４９個
の各領域において、例えば緑信号Ｇを得る撮像管（Ｇ管
）を基準にして他のＢ管（赤信号）及びＢ管（青信号）
を対象とするレジストレーション？Ａ整が行われる。レ
ジストレーション調整の際には、第１図に示すように各
分割領域の中心位置に“＋”字が書き込まれたパターン
ボードが被写体として撮像される。なおこのパターンが
書き込まれたチップをテレビカメラ内に内蔵して置き、
レジストレーションの鳩整時に外部からの操作でこのパ
ターンチップを撮偉光路中に挿入するように構成しても
よい。

各分割領域においては、Ｇ管を基準にしてＢ管、Ｂ管の
Ｈ方向及びＶ方向のずれ（Ｖずれ、Ｈずれ）を補正する
情報が後述の如く検出され、ディジタル化されて第２図
のようなメモリー領域に一時的に配憶される。このメモ
リー領域はＨ方向に８列、■方向に７列（８ｘ７　）の
大きさであ）、個々のメモリーエレメントは各分割領域
に対応するＨずれ及び■ずれの補正情報を記憶する。画
［（１）の分割領域（７ｘ７）に対応しない第２図のメ
モリー領域のＨ方向の余分の１列は水平ブランキング区
間Ｈ−ＢＬＫにおけるＨずれ及びＶずれの補正データを
収納するために設けられている。このブランキング区間
のデータは、Ｈ方向に配列された成るサンプルデータ列
の最後のデータと次のサンプルデータ列の最初のデータ
との平均値であってよい。

例えば第２図のメモリー領域のデータＤ１４と次の列（
行）のデータＤ１６との平均値（Ｄ１４＋Ｄ１６　）／
２を計算して、これをデータＤ１５とする。この水平ブ
ランキング区間の補正データの挿入により、水平及び垂
直偏向電流に与える補正はよりなめらかになる。

なお垂直ブランキング区間Ｖ　−Ｂ１．Ｋについても水
平ブランキング区間と同様に平均値データを収納するメ
モリー列を設けてもよい。

次に第２図のメモリー領域に記憶されたサンプルデータ
に対して７列方向について、データとデータとの中間部
を補間して、走査線ごとのデータを近似計算で作成する
。なおＨ列方向については、データとデータとの間はア
ナログ的な処理（ローパスフィルタ）でもって実質的な
補間が行われる。

ずれ補正データを抽出するための画面の分割数は、少な
すぎるとレジストレーション調整の精度が悪くなり、ま
た多すぎるとずれデータの検出に時間がかかりすぎる問
題がある。実施例では画面を７ｘ７分割しているので、
ＮＴ８Ｃシステムの場合、■方向の一区画について３６
ラインを割当て、第３図に示すようにＶ方向に隣接する
データ（例えばＤ１６とＤ２４）の間の３５　Ｉｎの補
間データ１１〜Ｉ３５を直線近似で計算する。この場合
、検出されたずれ補正データは各分割領域の中央の位置
に対応するものと仮定する。補間計算は■ずれ及びＨず
れの補正データの双方に対して１列方向のすべてについ
て行われるが、計算に必要な時間はずれ検出に要する時
間よりもはるかに短い。従って少ないサンプル数で精；
Ｗの萬いレジストレーション調整データを短時間で得る
ことができる。

Ｖ副油間によって画面全体の各ラインに対応するレジス
トレーション１１整データが作成され、このデータは第
４図に示すような拡張されたメモリー領域に記憶される
。この醐整データ用のメモリーはＨ方向に８列、Ｖ方向
ニ２５６　列（８ｘ２５６）の大きさを有し、１つのメ
モリーヱレメントはＶずれ補正及びＨずれ補正の２つの
データを記憶している。

第４図の拡張されたメモリー領域に記憶されたレジスト
レーション調整データは、続出されてアナログの補正信
号に変換され、この補正信号に基いて水平及び垂直の偏
向電流が制御される。この結果、各撮像管の画面サイズ
、偏向リニアリティー、スキュー歪等の補正や回路的に
複雑な台形歪、ビン歪等の補正もこのレジストレーショ
ン調整のみで同時に処理することができる。また検出、
調整を自動化することも容易である。

次に第５図は水平及び垂直方向のずれ補正情報の検出回
路の一例を示すブロック図で、第６図は第５図のレジス
トレーション調整部の制御回路の原理的な一例を示すブ
ロック図である。また第７図は第５図の動作を説明する
波形図である。

第５図に示すように本実施例のカラーテレビカメラは緑
（Ｇ）、赤（Ｒ）　、青（Ｂ）の６つの撮像管（２）＋
３１（４）　（Ｇ管、Ｂ管、Ｂ管）を備えている。

レジストレーション調整の基準となるＧ管（２）の出力
Ｇ′は、他のＢ管（３）及びＢ管の出力よりもＨ＋’ｌ
’（Ｈ：水平走査周期、Ｔ中１５０　ｎｓ）だけ進み位
相となるように、その偏向系が予め調整されている。

第７図Ａは第１図に示した画面分割領域の１つにおける
十字パターンの画像（１０１の一部を示している。第７
図Ａの水平走査線ＬｎにおけるＧ管（２）の出力は第７
図Ｂに示す波形となる。Ｇ管（２）の出力Ｇ′は１Ｈ遅
延線（５）及びＴ遅延線（力を通って第７図Ｅの如くに
Ｈ＋Ｔだけ遅延され、本ａ信号Ｇ。とじて外部に導出さ
れる。この本線信号は、レジストレーションが合ってい
るとき、池の撮像管＋３１　（４）の出力Ｒｏ、Ｂｏと
水平及び垂直方向に関して同位相である。

Ｔ遅延線（７）の出力は更にＴ　１！！延線（８）で遅
延され、その遅延出力ＤＬＧ’（第７図Ｃ）とＴｄ延線
の入力とが減算器１９）で減算されることにより、第７
図りに示すような画像（ＩＩの水平方向のエツジを代表
するエツジ信号ＩＢＤＧが得られる。このエツジ信号は
、ビデオ信号の立上りで正極性、立下りで負極性となる
ような信号である。このエツジ信号ＦＩＤＧは、切換ス
イッチ［１１）のＨ接点を通って掛算器０ｚに送られる
と共に、エツジ検出Ｗ（１３１にも供給され、ここでエ
ツジ信号の位置に相当するサンプリング用ゲート信号８
Ｇ（第７図Ｅ）が形成される。

一方、他のＢ管（３）またはＢ管（４）の出力Ｒｏまた
はＢｏの選択スイッチ０４によって選択さ１．た一方（
第７図Ｇ）は、減算器１１５＋に与えられ、ここでＧ管
出力の本線信号Ｇｏとの差が求められる。減算器１１５
１の出力ＩＩＬｇＧは、基準のＧ管出力による基準画像
に対するＢ管またはＢ管の出力ｍ　（’ＩＩの水平方向
のずれΔ１を代表する位置ずれ信号１（、ＩＩ！ｉＧ（
＠７図Ｈ）である。この位置ずれ信号は上述掛算器（１
Ｂの他方の人力に与えられ、エツジ信号ＥＤＧとの掛算
が行われる。掛算結果は、第７図■に示すような水平方
向のずれの量及び方向を代表する誤差信号Ｅ几であって
、これはサンプルホールド回路ｔｔｅに送られ、既述の
サンプリングゲート信号８Ｇの区間においてサンプリン
グされて、そのレベル及び極性を代表する直流のサンプ
ルホールド電圧８Ｈ（第７図Ｊ）が得られる。なおサン
プルホールド回路ａｅの出力端に結合されたコンデンサ
ｔｔｎはホールドコンデンサである。

サンプリングゲート信号ＳＧはアンドゲート（１ｅを介
してサンプルホールド回路（１ｅに送られる。このアン
ドゲートｆｌｌは、端子（１１からバッファー（イ）を
介して供給されるゲート信号ＧＢによって開かれる。こ
のゲート信号は後述の如く第１図の各分割領域に対応し
て形成されている。

Ｂ管（３）またはＢ管（４）の出力曳、Ｂｏが、第７図
Ｇに示すようにＧＷ出力の本線信号（Ｊｏに対して遅れ
（Δ１だけ右ずれ）の場合には、第７図Ｊのサンプルホ
ールド電圧８Ｈは正極性でΔ１に対工ちしたレベルを示
す。Ｂ管またはＢ管の出力が第７図Ｋに示すように本線
信号に対して進み（Δ２だけ右ずれ）の場合には、位置
ずれ信号几１ｉ　Ｇは第７図りのように第７図Ｈとは逆
極性になり、ずれの量及び方向を表わす誤差信号は第７
図Ｍに示すように負極性である。従ってサンプルホール
ド電圧Ｓ　Ｈは第７図Ｎのように負極性でΔ２に対応し
たレベルを示す。

サンプルホールド回路（１０の出力は、位置ずれ情報と
して制御回路Ｑ０に送られ、ずれ情報に応じて対応する
Ｂ管（３）またはＢ管（４）のビーム偏向装置＠關が制
御される。この結果、Ｂ管またはＢ管の出力は第７図０
に示すようにＧ管の出力の本線信号Ｇｏとほぼ一致する
ようになる。なお通常Ｇ管の出力レベルと他のＲまたは
Ｂ管の出力レベルとは等しくないので、夫々の出力によ
る画像位置が一致していても第７図Ｐに示すように位置
ずれ信号のレベルは零にならない。しかし掛算器（１Ｂ
の出力の誤差信号Ｅｌ’（、は第７図Ｑに示すようにビ
デオ信号の立上り及び立下りで瓦に逆極性になるからサ
ンプルホールド電圧は零となる。

制御回路は、原理的には、第６図に示すように主として
コンパレータ＋２＋９　、アップダウン（Ｕ／Ｄ）カウ
ンタ（財）、ｌ）／Ａ変変換１２樽で構成される。サン
プルホールド回路（１ｅの出力Ｓ　Ｈはコンパレータ（
ハ）に送られて、接地電位（ＯＶ）と比較され、位置ず
れ情報の極性（水平方向ではＧ管の出力画像に対して右
または左）が検出される。極性に対応して高レベルまた
は低レベルとなる検出出力ＣＯＭは、アップダウンカウ
ンターのアップダウン制御人力Ｕ／Ｄに与えられ、カウ
ンタのクロックパルスＣＫとして与えられている垂直同
期信号ＶＤごとに、カウンタ＠が検出信号ＣＯＭの高レ
ベルまたは低レベルに応じて計数増加または減少動作を
行う。

カウンタ（ロ）の出力はＤ／Ａ変涜ｉ　Ｃ）Ｉに与えら
れ、アナログの制御電圧に変換されてから、直流バイア
ス電圧として加算回路（至）において偏向用の鋸歯状波
信号８ＡＷと加え合わされる。加算回路ｃ１９）の出力
は駆動アンプ（至）に与えられ、その出力に接続された
Ｂ管（３）またはＢ管（４）の偏向コイル６υに偏向電
流が流される。

サンプルホールド回路（ｕｌの出力の位１ｄずれ情報を
表わすサンプルホールド電圧Ｓ　Ｈが正極性であれば、
コンパレータ（イ）の出力ＣＯＭが高レベルとなり、カ
ウンタ（２）の計数値が減少し、これによってコイルＣ
１１）のバイアス電流が城少し、Ｇ管の出力画像に対す
るずれが小さくなるようにＢ管またはＢ管の水平走査位
置が左側に移動される。逆にサンプルホールド電圧８Ｈ
が負極性であれば、カウンタ＠の計数値が増加し、水平
走査位置は右に偏位されて、Ｇ管の出力画像に対して左
方向に位１置ずれしていたＢ管またはＢ管の出力画家が
右方向に移動される。

このようにしてずれ情報の検出と検出結果に応じた偏向
・−流のＤＣバイアス量の変更との繰り返しにより、各
撮像管の出力画ｆ象の位置ずれが次第に小さくなつ”Ｃ
１水平方向のレジストレーションの自＠調整が行われる
。ｌｌ１ｌ整終了時のアップダウンカウンタ（２）の停
止は、位置ずれの減少の収束状態の判別によって行われ
る。

垂直方向のレジストレーション調整についても上述と同
じようにして行われる。なお垂直方向の画像エツジ信号
は、第５図において、Ｇ管（２）の出力Ｇ′と、この出
力Ｇ′を１Ｈ遅延線（５）（６）によって２Ｈだけ遅延
した信号との差を減算器■をで減算して形成される。減
算器（２４の出力のエツジ信号は基準のＧ管（２）の出
力の本線信号ＧＤとの位相合わせのためにＴ遅延ａ（ハ
）を通って切換スイッチ口υのＶ（垂直）接点側から掛
算器（１りに送られる。掛算器Ｈ以後の回路によるＶず
れ情報の検出動作はＨずれ情報の検出動作と同じである
。

上述のＨずれ及びＶずれの補正データの検出に基くレジ
ストレーション調整は、第１図の画面分割領域（７ｘ７
　）の夫々に対してｌＬ管（３）及びＢ菅（４）の双方
について行われる。各分割領域において求められたずれ
補正のデータは既述の如く第２図のようなメモリー領域
に一時記憶され、更にこのメモリー領域の１列方向にデ
ータ捕間が行われて、第４図のような拡張されたメモリ
ー頭載に書込まれる。

第８図はこの一連のデータ処理を行うための第５図の制
御回路の具体例を示すブロック図である。

なお第８図の回路は生々してマイクロコンピュータのＵ
ＰＵとメモリーと（Ｒ，ＯＭ、ＩＬＡＭ）で構成され、
第６図のアップダウンカウンタ等に対応する機能はマイ
クロコンピュータのプログラムによって達成されている
。

第８図において、ＣＤＵ（中央処理装置）Ｇ４）の演算
ユニット及びレジスタでもって第６図のアップダウンカ
ウンタ＠に相当するカウンタが構成される。このカウン
タの出力データは、データバスＧ９、ラッチ回路（至）
、全加算器ｉｍ、ラッチロ路弼を通り、更にバッファー
（３９ａ）　〜（３９ｄ）及びＤ／Ａ変供器（４０ａ）
〜（４０ｄ）のうちの選択された１つを経て対応する几
管（３）またはＢ管（４）のビーム偏向装置＠または（
ハ）（第５図）にレジストレーション調整信号として与
えられる。第６図のコンパレータ（至）から得られる画
像位置ずれ方向を示す検出信号ＣＯＭは入出力回路（■
１０ボー））（４１）を介してＣＰＵ（ロ）に与えられ
、この検出信号の高レベル及び低レベルに応じてｃｐｕ
０４内のカウンタの計数値が増減される。このカウンタ
のクロックパルスはテレビカメラ内で用いられる垂直同
期信号ＶＤであってよく、このクロックパルスＶＤは第
８図のクロック発生器（４ηからＣＰＵ（ロ）に送られ
る。

そして、既述のようにカウンタの計数値の増減によって
ビーム偏向電流が変更され、更に変更後の画像位置ずれ
方向が第５図の検出系によって検出される。これを繰り
返すことによって、Ｉｈｅの位置ずれ量が次第に減少さ
れ、所定の収束状態でカウンタからレジストレーション
の合致点に対応する補正データが得られる。この補正デ
ータはランダムアクセスメモＩＪ−Ｍ３の対応するアド
レスに記憶される。

メモ＋７−　Ｍ　３は第２図に示す領域（７ｘ８　）を
有し、第１図の画面分割領域の個々について求められた
レジストレーション１［用の補正データが対応するアド
レスに書込まれる。メモリーＭ６の第２図に対応する制
御アドレスはアドレスカウンタ＋４６）からバッファー
（・Ｉ：ｌ　（４４１及びアドレスバス（４啼を通って
供給される。また第１図の分割領域を夫々を指定するゲ
ートパルスＧＥはゲートパルス発生器Ｉ２で作られ、第
５図の端子＜１１からアンドゲート（漫に送られる。

１チャンネル分（Ｒ％Ｆ着しくはＢ管の■ずれまたはＨ
ずれ）のデータ検出が終了すると、メモリーＭ３の内容
はデータバス（ハ）を通って次々にＣＰＵＧ４に送られ
、１列方向のデータとデータとの間を補間する補間計算
が行われる。補間計算に必要な基本プログラムはリード
オンリーメモリ（ＲＯＭ）Ｍ４に書込まれている。また
メモリーＭ６の一部Ｍ５’が計算用レジスタとして用い
られる。補間結果ハデータバス（ハ）、バッファー＋４
１を通って第４図のメモリー領域を有するランダムアク
セスメモリーＭ２に書込まれる。

次ζこメモＩＪ−Ｍ２に記憶された全画面に対応する１
チャンネル分の補正データは、撮像管のビーム走査に同
期して読出され、全顎ｘ　ａ　ｃｓｎ　、ラッチ回路（
至）を通り、更にバッファー（５９ａ）〜（３９ｄ）、
Ｄ／Ａ変侠器（４０ａ）〜（４０ｄ）の夫々の選択され
た一つを経て対応する撮像管の偏向装置に与えられる。

この結果、メモＩＪ−Ｍ２の内容に基いてレジストレー
ションが調整された画像出力が得られ、この画像出力に
基いて２回目のレジストレーション調整が行われる。な
おメモリーＭ２の続出しアドレスはＣ！ＰＵｃ（４）か
らアドレスライン（４４９、バッファーＣ４を経て供給
される。またメモＩＪ−Ｍ２の書込み、読出しの制御は
制御回路（４檜の出力に基込て行われる。

２回目のレジストレーション０４整に要する２次補正デ
ータは、１回目と同様にＣＰＵ（財）内に設けられたア
ップダウンカウンタからデータバス（ハ）、ラッチ回路
（７）を経て全加算器（ロ）に送られ、ここでメモＵ　
−Ｍ　２からの前回の補正データと加え合わされてから
、既述のように１）　／　Ａ変換されて、対応する撮隊
管の偏向装置に与えられる。上記アップダウンカウンタ
の計数増減によって検出された２次補正データはメモ！
Ｊ−Ｍ３の対応するアドレスに記憶される。この２次補
正データは１回目の調整分に対する微１ＩＩ４整分であ
る。

第１図の画面分割領域の夫々についての２回目のレジス
トレーション、ｔ１４１が終了すると、メモリーＭ３の
内容とメモリーＭ２の内容とがＣＰＵｅ４）において加
え合わされ、メモＩＪ−Ｍ５に更び収容される。次にメ
モリーＭ３内の補正データの７列方向についての補間が
ＣＰＵＱ→にしいて行われ、補間データがメモリーＭ２
に書込まれる。

以上のようなレジストレーション調整がＲ％７１３１及
びＢ管（４）の夫々のＶずれに関してはｈ　Ｊの９口く
２回、またＨずれに関しては４回行われる。このような
前回のレジストレーション調整結果に基く再調整の棟返
しにより極めて正確な補正データが得られる。特に、第
１図の画面分割領域では、各向バイアスを与えてスタテ
ィックに補正データを検出しているが、検出された１次
補正データをビーム走査に同期させて読出して各４ｆｉ
渾管の偏向装置に与えると、偏向装置の周波数物性（ダ
イナミック特性）に影響されて、ビームが補正値通りに
制御されない。従って１回のレジストレーション−整の
みでは追込め得ない調整誤差が生ずる。しかし上述のフ
ロくレジストレーションの再−整を行うことにより調整
誤差が検知できる範囲内でこれを零に近ずけることがで
きる。

また、１回目のレジストレーション調整で得り補正デー
タをビーム走査に同期して読出して補正信号として偏向
装置に与える場合、この補正信号は少なくとも水平走査
周波数の４倍の周波数を有する高周波信号でおって、こ
の高周波信号は撮像管の偏向系のインダクタンス分によ
る周波数特性によって歪を生ずる。しかしレジストレー
ション？Ｊｌｅ際の補正データの検出では、各画面分割
領域ごとに、ＣＰＵ（財）内のアップダウンカウンタの
計数増減に応じて定まる直流信号を抽市信号として各偏
向装置に与えているので、このｈｔｌ正信号は偏向糸の
周波数特性の影響を全く受けない。従って極めて正確な
抽圧データが得られる。

なお２回目以降のレジストレージョン１．Ｉ４贅では、
第８図の全加算器（１７１においてメモリーＭ２の出力
の１次補正データとＣＰＵ３４）で作られるＩＵ流の２
仄袖正データとが加算されるので、加算結果がオーバー
フローすることもある。このため全加算器（３ｎのキャ
リー出力をオーバーフロー慣出回路（５１で検出し、オ
ーバーフローが生じたときに検出回路（至）からラッチ
回路Ｉ！ｉυを介して所定のバイアスデータをデータバ
スに送り込んで、オーバーフロー状態がリセットされる
ようにしている。

上述のように検出及び補間されてメモ！Ｊ−Ｍ２に記憶
された補正データは、全加算器ζ３０、ラッチＣ３１及
びバッファー（３９ａ）　〜（３９ｄ）の選択された１
つを通って対応するメモＩＪ　−７Ｍ　１〜Ｍ１　の１
つに転送される。このメモ！ｊ−Ｍ１〜Ｍ１　はメモ＋
７−Ｍ２と同じ領域（第４図）を有し、Ｍｌが８管（３
）のＶチャンネル、Ｍ１′が几管のＨチャンネル、Ｍｌ
“がＢ管（４）のＶチャンネル、Ｍｌ“がＢ管のＨチャ
ンネルに夫々割当てられている。なおバッファー（５９
ａ）　〜（３９ｄ）はＢ／８（バッファー−ｋＬ／／ト
）デコーダも擾からゲートｃ弱を通じて与えられる制御
信号ζコヨッテ各チャンネル（ｌ′Ｌ／ｖ、ＲＩ／ｌ■
、Ｂ／Ｖ、Ｂ／Ｈ）に応じて選択される。またメモＩＪ
−Ｍ１〜Ｍ１”はＣ／Ｓ（チップセレクト）デコーダ６
４からゲート６１を通じて与えられる制御信号によって
各チャンネルに対応して選択される。これらのデコーダ
印（財）はＣＰＵ（ロ）から入出力回路ηυを通じて供
給される制御信号に基いて動作する。

メモ＋７−　Ｍ　１〜Ｍ１”の内容はアドレス発生器−
からアドレスバス６ηを通って与えられるアドレス信号
に応じてビームの偏向動作に同期して読出され、対応す
るＤ／Ａ変侠器（４０ａ）　〜（４０ｄ）を通じて各撮
像管＋３１　（４）の偏向装置（ハ）Ｑｌに与えられる
。この結果、Ｇ管（２）を基準にして８管１３）及びＢ
管（４）の夫々のＶ方向及びＨ方向のレジストレーショ
ン調整が行われ、色ずれのない映像出力がテレビカメ２
から得られる。なお各メモリー〜１１〜Ｍ１の書込みと
読出しの制御は、書込み／読出しく　Ｒ／Ｗ）の制御信
号発生器６７）からゲート（ロ）を通じて供給される制
御信号に応じて行われる。制御信号発生器５７）は制御
回路（，１樽及びクロック発生器６１の出力に基いて書
込み／ｆａ出しの制御信号を形成する。

次に第９１図は上述のレジストレージ日ソ調整の動作を
まとめたフローチャートである。まずカメラの調整始動
釦の操作によって調暁動作が開始され、処ｍ　（ｉｏｏ
）でメモリーＭ２にプリセットデータが書込まれ、処理
（１０１）でＭ２のプリセットデータがメモリーＭ１〜
Ｍ１′の夫々ｌこ転送される。

このプリセットデータは例えば８０Ｈ（１６進表示）で
あってよく、この場合、Ｄ／Ａ＊換器（４０ａ）〜（４
０ｄ）の出力は零で、各撮像管のビーム偏向電流の補正
着が零になっている。

次に判断（１０２）でスタート信号の有無の検出が行わ
れる。このスタート信号は、例えばＧ管を基準にしてＢ
管及びＧ管の画面の中心位置を一致させる自動センタリ
ング回路の動作隔子によって発生される信号であってよ
い。この自動センタリング回路は第５図及び第６図に示
された回路構成と１同じものであってよく、レジストレ
ーションの自動調整に先立って予め容管の画像中心を合
わせてレジストレーションの補正分を極力小さくする目
的で設けられる。なお中心合わせを手動で行う場合には
、その手動調整操作が終了した時点でスタート釦を操作
してスタート信号を発生させるように構成する。

次に処理（１０３）で４チヤンネル（Ｂ管、Ｂ管のＶず
れ、ＨずれのＡ１１Ｉのうちの１チヤンネルの指定が行
われ、更に処理（１０４）でメモＩＪ　−Ｍ　２にプリ
セットデータの書込みが行われる。このプリセットデー
タの書込皐は、メモリーＭ２の内容を各チャンネルのレ
ジストレーション調整の開始前にリセットするために行
われ、そのプリセットデータは無詞整量に相当するデー
タ８０Ｈ（１＜Ｓ進）である。このプリセットによって
前回のレジストレーション１５整の過程でメモリーＭ２
に記録されたデータは消去される。次に処理（１０５）
でレジストレーションの一４整回数（１次調）１灸、２
次調整・・・・・）を計数するカウンタ（几ＥＧＩルー
プカウンタ）がプリセットされる。

次に処理（１０３）において指定されたチャンネルがＨ
かＶかの判別が判断（１０６）で行われ、Ｈであれば、
第８図のメモＩＪ−Ｍ３へのずれ補正データの取込みの
ためのデータＩ１０ザブルーチン（１０７）が行われ、
更にメモＩＪ−Ｍ３に取込′まれたデータに対して７列
方向の補間処理がサブルーチン（１０Ｂ）で行われる。

補間処理が終了すると、几ＥＧＩループカウンタの計数
値が４か否かの判別が判断（１０９）で行われ、４に達
していなければ、補正データ取込みのサブルーチン（１
０７）に戻る。このループは４回繰返され、１次〜４次
までのレジストレーション調整が行われる。４回の調整
が終了すると、処理（１１０）でメモＩＪ　−Ｍ　２の
データが対応するメモリーＭ１〜Ｍｌ”（Ｒ，Ｂ、Ｖ、
Ｈの１つ）に転送される。

上記の判断（１０６）でＶ方向のレジストレーション！
ＩＩＩ整に分岐された場合には、Ｈ方向と同様なデータ
取込み及び補間サブルーチン（１０７）（１０８）　カ
行われ、判断（１１１）でＲｇＧＩループが２回行われ
たか否かの判別が行われる。Ｖ方向のぐれ補正について
は、本来画面の垂直方向の画素単位が水平走査線である
から、２回のレジストレーション調整ではぼ満足し得る
１整結果を得ることができる。

処理（１１０）においてメモＩＪ−Ｍ２の内容が対応す
るメモリーＭ１〜Ｍ１“１こ転送されると、判断（１１
２）で４チヤンネルの全ての調整が終了したか否かの判
別が行われ、Ｎｏ（ノー）であれば処理（１０４）に戻
って残りのチャンネルの調整が開始さては終了する。

次に第１０図は第９図中の補正データ取込みのためのデ
ータＩ１０サブルーチン（１０７）の詳細を示すフロー
チャートである。また第１１図ｉまずれ補正データ検出
の際のデータ収束状態を示す線図である。

データＩ１０サブルーチンに入ると、壕ず第１図の各分
割領域に対応するメモリー　Ｍ　５の制御アドレスがセ
ットされる（処理１２０）。セットされたメモＩＪ　−
Ｍ　３の制御７１２７８人は処理（１２１）でＭ８図の
入出力回路（Ｐ　Ｉ　Ｏ）　（４υに出力され、この入
出力回路０１）からゲートパルス発生器（侶に送られる
。ゲートパルス発生器（４２ではこの制御７１２７８人
とアドレス発生器−の出力のビームの定食に同期したア
ドレスとに応じて、画面分割領域の位置を代表するゲー
トパルスＧｌｌが形成され、これゲートパルスに基いて
第５図の検出系で各分割領域ごとにＶずれ、Ｈずれの補
正データが検出される。

次に第１０図の判断（１２２）でＲＢＧＩループカウン
タの計数値が判別され、１回目のレジストレーション調
整であれば、ＣＰＵ（ロ）内の計測用アップダウンカウ
ンタの１回の計数増減ζこついての可変範囲（ステップ
巾）を８　Ｄ　Ｈ（１６進）にするために、ＣＰＵＣ（
４）内のレジスタｒ３にデータ８０Ｈをロードする（処
理１２３）。そしてアップダウンカウンタの初期値を８
０Ｈにプリセットするようにアップダウンカウンタの出
力値が８０Ｈになって調整対象の撮像管のビーム偏向に
対する補正量は零である。またカウンタの１回の計数増
減のステップ巾ｇが８　Ｄ　Ｈとなっている。カウンタ
の内容は、処理（１２５）で第８図ノＣＰＵｒ：ＭＪカ
らデータバスＧ１を通ってラッチ（至）に転送される。

ラッチ（至）の出力はＤ／人変換されてビーム偏向系に
補正電流として加えられろ。

次の処理ではカウンタの変化中を記憶している　゛レジ
スタｒ３のデータがＨに半減される（処理１２６）。

そして判断（１２７）で、ＣＰＵ（ロ）に送られて来る
垂直同期信号ＶＤの有無の検出が行われ、検出があれば
７９６図のコンパレータ（ハ）の出力ＣＯＭが示すアッ
プダウン情報（ずれ補正方向の指示データ）Ｕ／Ｄが、
第８図の入出力回路（４０からＣＰＵ（ロ）に取込まれ
る（処理１２８）。このアップダウン情報は判断（１２
９）で判別され、アップであれば処理（１りＯ）でアッ
プダウンカウンタがｒ３（＝８０Ｈ／２）だけ計数増加
する。またアップダウン情報がダウンであれば、処１（
１３１）でカウンタの計数値がｒ３だけ減少する。

次にカウンタのステップ巾ｒ３が１ビツトに達したか否
かの判別が判断（１３２）で行われる。判断（１３２）
がＮＯでおれば、処理（１２５）に戻ってカウンタの内
容がラッチ（至）に転送される。この結果、例えば第１
１図に示すようにビーム偏向系にカウンタ増加分に対応
する補正＠（十ｒ３／２）が与えられる。以後上述と同
様に１回の補正ごとにステップ巾ｒ３が％に半減され、
Ｕ／Ｄデータに応じてカウンタの計数値がｒ３だけ増減
される。セしてｒ３が１ビツトになるまでこのアップダ
ウンカウンタの増減ループの繰返しが行われ、カウンタ
出力の補正データは第１１図に示すようにＶＤごとに＋
ｒ３／２、＋ｒ３／４、−ｒ５／８、−ｒ５／１６・・
・・・・・・・と目標値Ｓに収束して行く。

ｒ３＝１に達すると、カウンタのステップ巾を１ビツト
にした状態で、上述と同様にＶＤ検出（判断１２７’）
、Ｕ／Ｄデータ取込み（処理１２９’）、アップダウン
判別（判断１２９’）、カウンタをｒ３及びカウンタ内
容のラッチへの転送（処理１２５’）のデータ処理が行
われる。そしてこの１ビツトの増減が＠１１図のように
４回繰返されたとき、判断（１３３）でこれを検出し、
補正データが目標値にほぼ収束したと見なして、処理（
１５４）でカウンタの内容をメモＩＪ−Ｍ３の対応する
制御アドレスに記憶させる。これによって第１図の分割
領域の１つに対する第１回目のレジストレーションｍａ
が終了し、次に処理（１３５）でメモ！Ｊ−Ｍ３の制御
アドレスが１つ増加され、次の分割領域のレジストレー
ション調整に入る。そして判ＷＲ（１３６）で全アドレ
スについての調整終了が検出されるまで、第１０図の■
→■の処理ループが繰返し行われる。

第１図の４９個の分割領域の全部（４９個）に対しての
第１回目のレジストレーション調整が終了して、調整に
要した補正データがメモＩＪ　−Ｍ　３の全アドレスに
書込まれると、次に第１図の水平ブランキング区間Ｈ−
ＢＬＫに対応するＭ５のアドレスに、その前後の平均値
データが書込まれる（処理１３７）。これによって第１
回目のデータＩ１０サブルーチン（１０７）が完了し、
第９図のメインプログラムに戻る。メインプログラムで
は既述のようにデータ補間のサブルーチン（１０８）カ
行われて、この補間データがメモＩＪ−Ｍ２に入れられ
、このメモリーＭ２の胱出しデータに基いてビーム偏向
系が制御されてレジストレーションａ１４１が行われる
。

第１回目のレジストレーション調整が終了すると、几Ｅ
ＩＧＩループカウンタが１っ１曽カロされ、第９図のメ
インプログラムに示すようにデータＩ１０サブルーチン
（１０７）に後悔し、２回目のレジストレーション調整
に入る。２回目のレジストレーション調整では、第１０
図の判断（１２２）から処理（１３８）に分岐され、メ
モＵ−Ｍ３の対応する制御アドレスから１回目の補正デ
ータがＣＰＵｐ４に続出され、次の判断（１３９）で無
調整データ（８０Ｈ）を零としたときのこの補正データ
の正負（無調整データに対する大小）が判別され、旧で
あれば処理（１４０）で補正データから８ＤＨが減算さ
れ、そプ巾ｒ５’としてレジスタｒ３に書込まれる。ま
た負であれば、逆に、処理（１４１）で８０Ｈから補正
データが減算され、減算結果がｒ３に書込まれる。

以ｆＩｋ第１回目と同じデータ処理が行われ、第１１図
に示すようｌこデータ８０Ｈからスタートしてｒ５’／
２、ｒ３’／４、ｒ３’／８・・・・・・曲・・曲・・
のステップ巾でアップダウンカウンタの計数増減が行わ
れる。

１回目のａ１１ｊ整でレジストレーション誤差の大部分
は補正されているので、カウンタの目標計数値Ｓは小さ
くなっているから、カウンタのステップ巾も小さくてよ
い。

カウンタの計数増減によって２回目のレジストレーショ
ン調整が行われ、メモＩＪ　Ｍ　３の全領域に２次補正
データが書込壕れると、第９図のメインプログラムに戻
９、再び７列方向の補間計算が行われる。

第１２図は補間サブルーチンのフローチャートを示し、
第３図は補間計算法を説明するためのＶ方向データ列の
線図である。

第１２図で、まず第２図のメモ＋７−Ｍ　３領域のアド
レスＮ（０〜５５）をセットする（処理１５０）。

次に第４図のメモＩＪ　−Ｍ　２のアドレスｒ５、ｒ４
をＮと対応させてセットする（処ｔ！１１５１）。なお
メモＩＪ−Ｍ３はアドレス領域が０〜５５の１次元メモ
リーであるが、メモＵ　−Ｍ　２は第４図に示すように
７列方向及びＨ列方向の２次元メモリーに拡張されてい
る。次に処理（１５２）でメモ！Ｊ−Ｍ２のメモリーＭ
３に対応する番地のデータが読出されてＭ３＃こ加えら
れる。なお１回目のレジストレーション―整ではＭ２に
はデータ８０■（が入っている＠また２回目のレジスト
レーション１４整ではＭ２には前回の調整で必要とした
１次捕１Ｅデータの補間データが入っている。このとき
Ｍ３には１回目の１次補正データに対する修正分の２次
補正データが入っている。従って処［１（１５２）によ
ってメモＩＪ−Ｍ３内に補正データの絶対量が書込まれ
る。

次に処理（１５３）でメモリーＭ　ＳのＮ＃Ｉ地のデー
タがＣＰＵのレジスタｒ１に読出され、史にＭ３のＮ＋
８番地のデータがＣＰＵのレジスタｒ２に続出される。

このＮ番地及びＮ＋８番地のデータは第２図に示すよう
に画面分割領域の７列方向に隣接するデータである。次
にｒｌ及びｒ２のデータの間を６６等分して第３図のよ
うな補間データ１１、Ｉ２・・・・・・・・・・・・・
・・・・・を線形近似で計算する（処理１５５）。

計算結果はメモ＋７−Ｍ３内に設けられたに番地（０〜
３５）の仮領域Ｍ　Ｓ’に一時的に記憶される。

補間計算式は、 （３６−Ｋ）ｒｌ　＋Ｋｒ２＋１８ ６ で、Ｋの値を０〜３５１で変化させ、計算結果をＭ　Ｓ
’の対応番地に書込む。なおこの計算式の１８は四捨五
入のためｌこ付加されている。この結果、第１３図に示
すように、例えば７列方向に隣接する一組のデータＤＩ
６、Ｄ２４間の３５本の走査線に対応するデータが計算
によって得られる。

次に判断（１５６）において、Ｍ５のアドレスデータＮ
（０〜５５）について画面分割領域の上端（０〜７）、
中間（８〜４７）、下端（４８〜５５）の分類が行われ
る。上端及び下端の場合にはＡ及びＢに分岐され後述の
延長補間が行われる。中間の場合にはＣに分岐され、処
理（１５７）で、補間計算されたメモＩＪ　−Ｍ　Ｓ’
のに番地（Ｏ〜３５）の内容がメモＩＪ−Ｍ２のｒ３、
ｒ４１を地に転送される。そしてメモリーＭ５のアドレ
スＮを１つ増加させ（処理１５８）、また増加されたＮ
に対応するＭ２のアドレスｒ５、ｒ４が計算される（処
理１５９）。

そして次の補間計算を行うために、判断（１６０）の分
岐を経て処理（１５２）に戻る。メモ！Ｊ−Ｍ３のアド
レスＮが５５まで准んで、−而のほぼ全面についての補
間が終了すると、判断（１６０）でこれが判別されて第
９図のメインフローにｆＸ帰する。

第１４図は第１２図の判断（１５６）の分岐人で行われ
る画面上端部の延長補間を示すフローチャートで、第１
５図は延長補間法を示す線図である。

第１４図で、まず処理（１６１）においてメモＩＪ−Ｍ
３内に設けられた計算用メモ＋７−　Ｍ　３’のに番地
（０〜１７）のアドレスがセットされ、更に処理（１６
２）でメモリーＭ３’のＪ番地（３６〜５３）のアドレ
スがセットされる。Ｍ　３’のに番地（０〜１７）には
第１２図の処理（１５５）で上端部のデータ（Ｋ＝０）
から四面内側方向に計算された補間データが既に書込ま
れている。またＭ　Ｓ’のＪ番地は延長補間されたデー
タの収容場所である。

医に処理（１６６）でメモリーＭ　３’の０番地（Ｋ＝
０）がＣＰＵのレジスタｒ１にロードされる。この０番
地のデータは第２図の上端部０，１．２・・−・・・・
・のデータに該当する。更に処理（１６４）でＭ　Ｓ’
のに番地をＣＰＵのレジスタｒ２にロードする。直線近
似によって延長補間を行う場合、第１５図に示すように
上端部のデータｒ１に関して、補間データｒ２と延長補
間によって得られるデータｒ２’とは点対称の位置にあ
る。従って、 ｒ２−ｒ１＝ｒ１−ｒ２’ であるから、 ｒ２’＝　ｒｌ　ｘ２−ｒ２ の計算式で延長補間データを得ることができる。

処理（１６５）では、上式の計算結果を再びレジスタｒ
２に書込んでいる。計算結果は、判断（１６６）におい
てオーバフローの有無がチェックされ、オーバーフロー
が無ければ、処理（１６Ｂ）でメモ＋７−ＭダのＪ番地
番こ転送される。なおｒ２のデータがＭ３′の１番地で
あれば、Ｍ３′のＪ番地は５２番地に相当する。もし計
算値がオーバーフローすると、処理（１６７）でレジス
タｒ２の内容をｌ″ＰＨ（オール１）または０ＯＨ（オ
ールＯ）にリセットする。

１つの延長補間計算が終了すると、Ｊ番地を１つ減少さ
せ（処理１６９　）、またに番地を１つ増加させる（処
理１７０）。セしてＪが３２に達するまで１８回計算を
繰返し、判断（１７１）でＪの全てが終了したことが検
知されると、延長補間によって得られたメモＩＪ　−Ｍ
　Ｓ’のＪ番倉也（３６〜５３）のデータが、対応する
メモＩＪ　−Ｍ　２の１番地に転送される（処理１７２
）。上端のデータの１つに対して上述の延長補間処理が
終了すると、第１２図の０点に戻される。

次に第１６図は第１２図の判断（１５６）の分岐Ｂで行
われる画面分割領域の下端部の延長補間のフローチャー
トである。このフローチャートは第１４図に示すものと
ほぼ同一であって、第１２図の処理（１５５）で画面下
端のデータから画面の上方向に補間して得られたメモ＋
７−Ｍ　３’のに番地（１８〜５３）のデータを基にし
て、下端のデータより下側の延長補間データを計算する
点が第１４図と異なっている＠ 上述のようにして第４図のメモリー領域（２５６×８）
の全てについて補間データがｆｒＪｒ算され、計算結果
は第９図で説明したようにメモＩＪ　−Ｍ　２から対応
するメモ！Ｊ−Ｍ１〜Ｍ１　に転送される。

なおＮＴＳＣ方式では１フイ一ルド画面の走査線本数は
２６２．５本であり、第１図のように画面分割を７等分
して１区画に６６ラインを割当てると画面中間部では６
　ｘ　３６　ＩＩの補間データが作成され、また画面の
上Ｏｉ１部及び下端部で夫々１８個ずつ延長補間データ
が作成される。従ってメモＩＪ−Ｍ２及びＭ１〜Ｍ１″
′の■方向のアドレスは、喬直ブランキング区間Ｖ−Ｂ
ＬＫのデータに必要な１つのアドレスを加えて３６ｘ７
＋１−２５３個必要である。即ち、２にバイトのメモリ
ーで１チャンネル分のデータを格納することができる。

このメモリ−のＶ方向アドレスと走査線との対応につい
ては、６６×７本の走査線に対して６６×７アドレスが
割当てられ、また残りの１つのアドレスが垂直ブランキ
ング区間として１１本の走査線に割当てられている。つ
まり、ろ６ｘ７＋１１＝２６３本の走査線の夫々ζこ対
してメモリーのアドレスが割当てられる。

ブランキング区画の１１ライン１こｄ３するメモリーの
Ｖ方向の１つのアドレスには、画面上端部の延長補間に
よって得られたデータの最下端のデータと、画面下端部
の延長補間ににって得られたデータの最下端のデータと
の平均値が書込まれる。

この平均値データは上記１１ライン間に鍍複して読出さ
れる。なおメモリーＭ１〜Ｍ１　及びＭ２のアドレス中
のブランキング区間（１１ライン）を実際の映像信号の
ブランキング区間よ妙も短くしているのは、撮像管内で
は映１象のブランキング期間の領域まで広範囲にわたっ
て走査が行われているので、ブランキング期間内でもレ
ジストレーション刺整を行うことによって、１ＩＩ１１
面の周辺部まなお第４図のメモリー領域の実線りで囲っ
た部分がＮＴＳＣ方式の場合の有効画面を示している。

本発明の実施例）ＥＰＡＬテレビジョンシステムに適用
する場合には、レジストレーション調整に必要な補正デ
ータの抽出は上述と同じように行われるが、メモＩＪ−
Ｍ１〜Ｍ１″及びＭ２のＶ方向アドレスと画面を形成す
る走査線との対応を変更して、ＮＴＳＣ方式とＰＡＬ方
式とのハードウェア及びソフトウェアの共通化を図って
いる。すなわち、ＰＡＬシステムでは、１フイールド内
の走査線数は３１２．５本であるから、画面分割を７分
割均等とし、１区画に４２ラインを割当て、垂直ブラン
キング期間を１５ラインとすると、必要なＶ方向アドレ
スは、４２ｘ７＋１＋４＝２９９であり、走査線数は４
２ｘ７＋１５＝！ｉ０９となる。

従って１フイールドの走査線３１２．５に対する不足分
は４ラインであって、この４ラインについては、補間計
算の際に画面最下部の区画について下方向に延長補間す
ることによって補間データを作り出すことができる。し
かしＮ　Ｔ　Ｓ　Ｃ方式の場合と同じように、１ライン
について１アドレスを割当てると、上記のように２９９
アドレス必要であり、２にバイトで１チャンネル分のデ
ータを格納することができない。メモリーの容量を増加
させることはコスト及び消費電力の而で好ましくない。

このため本実施例では、ＰＡＬ方式のときに４２ライン
に対して６６アドレスを割当てるようにし、アドレスの
歩進を６ステツプに１回止めて、メモリーから読出され
る補正デーータの数とライン数とをほぼ一致させている
。この処理によって第４図の点線Ｖに示すようにＰＡＬ
方式の有効画面領域は、メモリー空間上でＮＴＳＣ方式
の有効画面領域（実線Ｖ）とほぼ同じになる。

第１７図はメモ＋７−Ｍ１〜Ｍ１“′に記憶された補正
データを撮像管のビーム走査に同期して読出すためのア
ドレスを作るアドレス発生器（至）の回路図で、第１８
図及び第１９図はその動作を説明するためのタイムチャ
ートである。

第１８図の人は水平ブランキング区間Ｈ−ＢＬＫを示し
ている。またＢはこのテレビカメラ内で使用されている
水平同期信号ＨＤを示している。この水平同期信号は第
１７図のＨ位相調整回路１ｉ″！Ｊに与えられ、第１８
図Ｃの如くに位相調整されてからＰＬＬ１路關に供給さ
れる。なおこのアドレス発生器（至）で作られるアドレ
スに基いてゲートパルス発生回路（６）においてゲート
信号ＧＥが形成されるので、このゲート信号が有効画面
内で左右対称となるように、水平同期信号ＨＤの位相を
調整する目的でＨ位相調整回路−が設けられている。

ＰＬＬ回路回路用力からは第１８図Ｆに示す１６逓倍さ
れたクロックパルス１（ＳＦＨが得られる。

このクロックパルスは４ビツトのＨカウンターのクロッ
ク入力ＣＫに供給され、このカウンタのキャリー出力Ｆ
Ｈ（水平周波数、第１８図Ｅ）がインバータ霞で第１８
図りの如＜ＰＬＬ回路−に位相比較信号として帰還され
る。カウンタ１４）の最下位ピットからはｐ４１８図Ｇ
に示すクロックパルス８ＦＨが得られる。このクロック
パルスはＨずれ補正データをメモリーから読出すときの
アドレス作成のためのクロックとして用いられる。また
カウンタ■の上位５ビツトはＶずれ補正データメモリー
のＨ−軸の続出しアドレスＶＭλ０〜ＶＭ人２となる。

このアドレスは第１８図１１に示すように水平周期内で
０〜７まで歩進する。

次に第１９図Ｂはこのテレビカメラ内で使用されている
垂直同期信号ＶＤを示し、Ｎは痴直ブランキング区間Ｖ
−ＢＬＫを示している。また第１９図Ｃは水平同期信号
ＨＤを示している。なおＶ位相調整回路１ｅ　ｉｉＨ位
相調整回路と同じ目的で設けられている。このＶ位相胸
整回路−からは第１９図りに示す■タイミング信号ＶＤ
１が得られ、このタイミング信号は読出しアドレスの■
ブランキング区間を設定するためのＶブランキング（Ｖ
−ＢＬＫ）カウンタ６？）にプリセット信号として供給
される。オたＶ位相調整回路−で作られたＶタイミング
信号ＶＤ２（第１９図Ｅ）がＶブランキング信号を作成
するためのフリップフロップ（財）にセット信号として
与えられる。このフリップフロップ６樽は後述のＶカウ
ンタ（６９ａ）（６９ｂ）を制御するために設けられて
いる。

Ｖ　−Ｂ　Ｌ　Ｋカウンタ領はｆＡ１９図Ｆに示すよう
にＶタイミング信号ＶＤ１ｔこよって計数値４にプリセ
ットでれる。このプリセット値はこのカウンタに与えら
れるプリセットデータＰ８及びＮＴ８Ｃ／ＰＡＬの切侠
スイッチσ１から得られる高レベル信号によって定・ま
る。Ｖ−ＢＬＫカウンタ０ηの計数値は、Ｈカウンタ（
財）からバッファー（ｔυを介して与えられるクロック
パルスＦ”　Ｈ（水平周波数）ごとに増加し、計数値１
５で第１９図Ｇに示すキャリーパルス１５ＣＡを発生す
る。なおりロックパルスＰＨはカウンタ（らηのイネー
ブル入力に与えられ、１６逓倍のクロックパルス１６Ｆ
Ｈがバッファーｆｆ２を介してクロック入力に与えられ
ている。

カウンタ（６ηのキャリーパルス１５ＣＡは上記フリッ
プフロップ（１遇にクリアパルスとして与えられるので
、フリップフロップ慢のＱ出力から第１９図Ｈに示すよ
りな１１Ｈの巾を有するブランキングパルスＢＬＫがク
ロックＦＨに同期して得られる。このブランキングパル
スはＶカウンｆｉ　（６９ａ）（６９ｂ）の夫々に２９
７１６号として与えられるので、Ｖカウンタは、第１９
図Ｉに示すように、プラン＊　ン／　ハｔｖ　スＢ　Ｌ
　Ｋ　（第１９図１１）が高レベルに復帰した後Ｈ周期
でカウント増加する。なおＶカウンタ（６９ａ）（６９
ｂ）は夫々４ビツトで、互に直列に接続されている。そ
してそのクロックパルスは１６ＦＨであるが、カウンタ
（６９ａ）のイネーブル計数出力は、■ずれ補正データ
を読出すための第４図のメモリー領域のＶ軸のアドレス
ＶＭ人６〜ＶＭ人１０（８ピツト）として用いられる。

上述のようにしてＨカウンタ（財）及びＶカウンタ（６
９ａ）（６９ｂ）テ形成すレタｖアドレスｖＭ人０〜ｖ
ＭＡ１０は第８図のメモリーＭ１及びＭ１″の夫夫に与
えられ、Ｒ管及びＢ管のＶずれ補正データが読出される
。またＶアドレスは１１個のＤフリップフロップからな
るラッチ回ｕ　（７５ａ）（７５ｂ）に与えられ、クロ
ック８ＦＨ（第１８図Ｇ）の立上りタイミングでＨアド
レスとして送出される。第１８図■はＨアドレスのＨ軸
成分ＨＭ　Ａ　Ｃ１〜ＨＭＡ２の歩進変化を示している
。

第１８図Ｈ及びＩに示すように１１ずれ補正データの読
出しアドレスＨＭ　Ａ　Ｏ〜ｆ（Ｍ人１０は、■ずれ補
正データの続出しアドレスＶＭＡＯ〜ｖ〜い。

１０に対して８ＦＨクロツクの半周期分遅れ位相で作成
されている。すなわち補正データをメモリーから読出し
てＤ／λ変快しローパスフィルタを介して偏向系に与え
る際に、垂直偏向系と水平偏向系トチローパスフィルタ
の遅れ分（時定数）が異なるため、半クロツク分の位相
差でもってこの遅れ分の削整を行っている。

第１８図Ｊは補正データの検出の際に上述の続出しアド
レスＶＭＡまたはＨＭ　Ａと、＠２図の画面分割領域（
０，１，２・・・・・・・・・・・・・・・・・・）を
代表するアドレス８人とに基いて第８図のゲートパルス
発生器０３で形成されるゲート信号Ｇｌ！ｌの一部（６
及び０）を示している。上述のように補正データに基い
てレジストレーション調整を行う場合には、Ｄ／Ａ変換
の際のローパスフィルタの遅れ分を考慮しなければなら
ない。従って読出しアドレスＶＭＡ及びＨＭ　Ａはデー
タ抽出時のサンプリング用ゲート信号ＧＦＩよりも進み
位相で作成されている。

次に本実施例のテレビカメラをＰＡＬシステムにおいて
動作させる場合について説明する。第１９図ＪはＰＡＬ
信号の当直ブランキング区間を示している。既述のよう
にＰＡＬシステムに適用する場合には、ブランキング区
間内の１５１（の区間をメモリー読出しの際のブランキ
ング区間に割当てている。このため第１７図の切換スイ
ッチσ０をＰＡＬ接点側に接続して低レベルのプリセッ
ト信号全形成し、Ｖ−ＢＬＫカウンタ（６７１のプリセ
ットデータを変更する。この結果、Ｖ−ＢＬＫカウンタ
佑ηはＶタイミング信号ＶＤ１　（第１９図Ｄ）で第１
９図Ｋに示すように計数値０にプリセットされ、その後
水平周波数で１５ま１・で計数する。

従ってフリツプフロツープ輸のＱ出力は、■タイさング
信号ＶＤ２からカウンタ（６ηのキャリー出力１５ＣＡ
ｔでの１５Ｉ（の区間で低レベルとなり、この１５Ｈの
区間でＶカウンタ（６９ａ）（６９ｂ）がクリアされて
その計数動作が禁止される。そしてキャリー出力１５Ｃ
ＡでフリップフロップＧ樽がリセットされると、Ｖカウ
ンタ（６９ａ）（６９ｂ）のクリアが解除され、第１９
図りに示すように１〜２５５までの計数が行われる。

一方、切換スイッチ６Ｇの低レベル出力はインバータσ
ｅを介して４ビツトの６／７カウンタσηのイネーブル
人力Ｔ］１３に与えられ、これによってカウンタ（資）
が動作状幅になる。このカウンタ面は、クロックパルス
１６ＦＨをクロックとし、クロックパルスＦ　Ｈをカウ
ントイネーブル人力（ｐｇ）としているので、水平周波
数で計数動作を行う。プリセットデータＰＳとしては９
が与えられ、第１９図Ｍの如（，１５Ｈのブランキング
区間終了後１０〜１５まで計数し、計数１５でキャリー
出力０人が発生される。このカウンタ６？）のキャリー
出力はインバータσ樽及び負論理オアゲートσ優を介シ
てクリア入力ＣＬＲ，に帰還されるので、第１９図Ｍの
ようにクリア後の水平同期パルスＰＨに同期して再び計
数値９にプリセットされる。従ってカウンタσηは７進
カウンタとして動作する。

カウンタσηのキャリー出力ＣＡは、インバータσ樽で
反転されてから、Ｖカウンタ（６９ｍ）のイネーブル入
力ＰＥに与えられるので、計数値１５のときこのＶカウ
ンタ（６９ａ）の計数動作が中断される。

またインバータσ樽の出力はアンドゲート■にも与えら
れ、このためゲート’Ｍ−通してＶカウンタ（６９ｂ）
のイネーブル人力ＰＦ３に与えられているクロックＦ　
Ｈが遮断されて、計数値１５のときｖカウンタ（６９ｂ
）の計数動作が中断される。この結果、第１９図りに示
すようにＶカウンタ（６９ａ）（６９ｂ）の計数出力の
歩進は７Ｈに１回休止され、■アトｖ　ｘ　Ｖ　Ｍ　Ａ
　３〜Ｖ　Ｍ人１０は５．６．６．７四間・１１．１２
，１２．１３・・・・・・・・・・・・・・・・・・の
ように６回歩進するごとに１回だけ同一アドレスが重複
して発生される。

従ってＰＡＬシステムへの応用では、メモリーＭ１〜Ｍ
１″の内容は７ライン中の１ラインについて・油のライ
ンと重複して続出される。この結果、メモリーＭ１〜Ｍ
１　のｖ軸の６２アドレスに対して４２本の走嚢線が割
り当てられることになり、第４図に示す如く、ＮＴＳＣ
システムと同じ容量メモリー（２５６ｘ８　）でもって
ＰＡＬシステムの有効ＩＩｋｌ向をカバーすることがで
きる。

次に第２０図は本実施例のテレビカメラの当直偏向系の
回路図で第２１図は水平偏向系の回路図である。

第１７図のアドレス祐生器−で作成されたＶずれ補正デ
ータ読出しのためのアドレスＶＭＡＯ〜ＶＭム１０は）
モ＋）　−Ｍｌ　（Ｒ／Ｖ　）、Ｍｌ（Ｂ／Ｖ）に与え
られ、またＨずれ補正データ読出しのためのアドレスＨ
ＭＡＯ〜ＨＭＡＩＯはメモリーＭｌ’（Ｒ／Ｈ）、Ｍｌ
　　（Ｂ／Ｈ）に与えられ、補正データがビーム走査に
同期して続出される。

Ｍｌ及びＭｌ“の出力はＤ／Ａ変換器（４０ａ）（４０
ｃ）及び図外のローパスフィルタを介して第２０図の端
子（８１ａ）（８１ｃ）に与えられる。またＭｌ、Ｍｌ
の出力はＤ／Ａ変換器（４０ｂ）（４０ｄ）及び図外の
ローパスフィルタを介して第２１図の端子（８１ｂ）（
８１ｄ）に与えられる。

第２０図に示すように、Ｖ偏向系はＧ管（２）、Ｂ管ｔ
３）　及Ｕ　Ｂ　Ｗ（４）ｃ７）　Ｖ　（ｉｉｉｌ　向
：ｆｆ　イｉＶ　（１３２Ｇ０８２Ｂ）（８２Ｂ）を備
えていて、夫々はＡ級櫨たはｎ級アンプ（８３Ｇ）（８
３Ｒ）　（８３Ｂ）によって駆動される。各閾向コイル
には抵抗（８４Ｇ）（８４几）（８４Ｂ）が直タリに接
続され、それらの端子電圧がアンプ（８３Ｇ）（８３１
す（８３Ｂ）に帰還されることにより、アンプ人力・成
用をこれらの抵抗の抵抗値で割ったような電流が各コイ
ルに流される。基準のＧ管のコイル（８２Ｇ）を駆動す
るアンプ（８５Ｇ）には、鋸歯状波発生回路（ハ）にお
いて翁直同期信号ＶＤに同期して形成された重置走査用
鋸歯状波信号Ｖ−８ｋＷが与えられる。“またＢ管及び
Ｂ管を駆動するアンプ（８１）（８３Ｂ）には上記鋸歯
状波信号が加算回＃　（８６ａ）（８６ｂ）を介して与
えられる。

これらの加算回路（８６ａ）（８６ｂ）には痛子（８１
ａ）（８１ｃ）からレジストレーション調整信号が与え
られ、これによってＢ管及びＢ管のＶ方向のレジストレ
ーション調整が行われる。各垂１■偏向コイル水平周波
数の数倍の成分を有するＶずれ補正のレジストン−ジョ
ン？Ａ整信号の画成が劣化することがある。しかし既述
の如くレジストレーションの再ＩＡ整を行うことによっ
て、この劣化分を補うことができる。

第２１図の水平偏向系では、水平同期信号ＨＤでもって
トランジスタ（ハ）をスイッチング駆動することによっ
て水平周期の鋸歯状波・＆ｌｔ流を各′ｇの水平偏向コ
イル（８９Ｇ）（８９１％）（８９Ｂ）に流している。

なおトランジスタ困と並列接続されたコンデンサ参ηは
積分用で、フライバックトランス…を介して並列接続さ
れたダイオード（９１）はダンパ用である。また各水平
偏向コイル（８９ＧＸ８９Ｒ，）（８９Ｂ）への偏向電
流の供給ラインにはコンデンサ輸ヲ介して補正トランス
□□□の２次巻線が直列に挿入されている。この補正ト
ランス（ト）の１次巻線には、鋸歯状波発生回路（財）
において水平同期信号ＨＤに同期して形成された水平周
期の鋸歯状波Ｈ−８ＡＷが、ゲイン調整器−、アンプ（
叫を介して供給され、これによって水平偏向のＩＪ　＝
アリティ補償が行われる。

水平偏向コイル（８９Ｇ）（８９１４）（８９１りはそ
のインダクタンスを調整する部分（８９（ｆ）（８９ｔ
ｂ’）（８９１３’）を有し、これらを調整することに
よって各撮像管の出力画像のサイズ及び中心位置の粗ｉ
４　軽５：行うことができる。また各水平偏向コイルの
夫々と直列に可変抵抗（９７００９７ＲＸ９７Ｂ）が挿
入され、これらを調整することによシ台管の出力の大体
の中心位置を合わせることができる。なおｌ（、Ｉｆ及
び１３管の可変抵抗（９７Ｒ）（９７Ｂ）を可変インピ
ーダンス回路にして、既述の自動センタリング回路によ
って、Ｇ管を基準としてＢ管及びＢ管の画１゛象中心位
置を合わせるようにしてもよい。

Ｂ管（３）及びＧ管（４）の水平方向のレジストレージ
ョン＾１踊整は、主水平偏向コイル（８９几）（８９Ｂ
）の２次巻線の形で挿入された補助コイル（９８ＴＬ）
（９８Ｂ）に補正電流を流すことによって行われる。こ
れらの補助コイル（９８Ｒ）（９８Ｂ）は、夫々メモリ
ーＭ１’及びＭ１″から読出された１ｔチヤンネル及び
ＢチャンネルのＨずれ補正信号を人力とするアンプ（９
９几）（９９Ｂ）によって駆動される。このような補正
コイルを設けることにより、主偏向コイル（８９均（８
９Ｂ）の方をスイッチング方式で駆動することができ、
偏向電流を流すためにＡ級・または８級アンプを用いな
くてよいから、より低消貴電力にすることができる。ま
た主偏向コイルに流す偏向゛電流に対して各撮像管のり
ニアリテイ、画像サイズ及び中心位置についての１ｆ１
１ｉｉを予め行うことができるから、補助コイル（９８
Ｒ）（９８Ｂ）によるレジストレーションｆＡ整の補正
分はより小さくてよく、従って、駆動アンプ（９９几）
（９９Ｂ）の出力容量は小さくてよい。

なお水平走査区間では主偏向コイル（８９Ｒ）（８９Ｂ
）の両端がスイッチング駆動回路によって短絡されてい
るため、補助コイル（９８Ｂ）（９８Ｂ）に供給してい
るエネルギーは主偏向コイルを介して低インピーダンス
の駆動回路の側に漏れることになり、補正コイルの磁束
に影響が生ずる。特に補正コイルの磁束の高周波成分が
積分作用で減衰される。しかし既述のように２次、３次
、４次のレジストレージョンの再調整を繰返すことによ
り、この減貴公を補った補正信号を作成することがで色
、この問題を完全に解消することかで色る。なお垂直偏
向系においてもこのようなレジストレーション調整用の
補助コイルを設けてもよい。

なお上述の実施例で、各走査線に対する補正データの７
列方向の捕間は直線近似（１次）で行ったが、２次、３
次の補間を採用することができる。

また１１列方向の補間は行っていないが、メモリー領域
を拡大してＨ方向の補間を行ってもよい。また一般にレ
ジストレーションのずれは画面の周辺部で大であるから
、第１図に示す画面分割を周辺部はど細かい不等分割に
して、稠１１精度の向上を図ることができる。なお画面
の分割数については実施例（７Ｘ７　）の如く奇数分割
にするのが望ましい。奇数分割では、画面中央に分割領
域ができるので、既述の如く、この中央分割領域に関し
て予め主偏向コイルに直流バイアスを流してセンタ本発
明は上述の如く、有効画面部分を複数（例えば７×７）
に分割し、各分割領域に関して基準の撮像管（Ｇ管）の
出力信号に対する他の撮像管（Ｒ管またはＢ管）の出力
信号のレジストレーション誤差を検出し、それを第１の
メモＩＪ−（Ｍ３）に記憶し、上記画面の分割領域に対
して少なくとも画面垂直方向に拡張されたメモリー領域
（例えば２５６ｘ８）を有する第２のメモリー（Ｍ２）
に、上記第１のメモリー内容に基いて計算された補間デ
ータを書込′み、上記第２のメモリーの出力に応じた補
正信号を上記能の撮像管のビーム偏向制御手段に与える
ようにし、走査線本数の多いテレビジョン方式に適用す
るときに、水平同期信号に対応して形成される上記第２
のメモリーに対する垂直方向に関するアドレスが、所定
本数の走査線のブロックごとに１回休止され、ブロック
内の２本の走査線に対して同一のアドレスが発生される
ようにした。故に第２のメモリーの記憶容量を増加させ
ずに、走査線本数の多いテレビジョン方式に対応させる
ことができる。

【図面の簡単な説明】

第１図は本発明の実施例の自動レジストレーション調整
方式を説明する画面の平面図、第２図は第１図の画面分
割領域の夫々におけるずれ補正データを記憶するメモリ
ー領域を示す線図、第６図は第２図のメモリー領域の垂
直列方向に隣接するデータの中間部を補間する操作を説
明するための線図、第４図は補間によって形成されたレ
ジストレーション調整データを記憶するメモリー領域を
示す線図、第５図は水平及び垂直方向のずれ補正情報の
検出回路の一例を示すブロック回路図、第６図は第５図
のレジストレーション調整部の制御回路の原理的な一例
を示すブロック回路図、第７図は第５図の動作を示す波
形図、第８図はＨずれ及びＶずれの補正データの検出、
記憶、補間、レジストレーション調整の各制御を実行す
る制御回路のブロック回路図、第９図は第８図のレジス
トレーション調整動作をまとめたフローチャート、第１
０図は第９図中のデータＩ１０サブルーチンの詳細を示
すフローチャート、第１１図はずれ補正データ検出の際
のデータ収束状態を示す線図、第１２図は第９図中の補
間サブルーチンのフローチャート、第１６図は補間計算
法を示す■方向データ列の線図、第１４図は画面上端部
での延長補間を示すフローチャート、第１５図は延長補
間法を示す線図、第１６図は画面下端部での延長補間を
示すフローチャート、第１７図はメモリーＭ１〜Ｍ１″
に与えるアドレスを作るためのアドレス発生器の回路図
、第１８図及び第１９図は夫々第１７図の動作を説明す
るためのタイムチャート、第２０図は実施例のテレビカ
メラの垂直偏向系の回路図、第２１図は水平偏向系の回
路図である。 なお図面で用いられている符号において、（１）・・・
・・・・・・・・・・・・・・・　画面（２Ｘ３１（４
）・・・・・・・・・・・・　撮像管（５Ｘ６）・・・
・・・・・・・・・・・・　１Ｈ遅延線（９）・・・・
・・・・・・・・・・・・・・　減算器ａつ・・・・・
・・・・・・・・・・・・・　掛算器Ｑ５）・・・・・
・・・・・・・・・・・・・　減算器α０・・・・・・
・・・・・・・・・・・・　サンプルホールド回路ＣＩ
’ｌ）・・・・・・・・・・・・・・・・・・　制御回
路（２つ（２■・・・・・・・・・・・・・・・　偏向
装置（２ｅ・・・・・・・・・・・用事・　コンパレー
タ（２７）・・・・・・・・・・・・・・・・・・　ア
ップダウンカウンタ０４）・・・・・・・・・・・・・
・・・・・　ＣＰＵ（４）・・・・・・・・・・・・・
・・・・・　アドレス発生器−−・・・・−・−・・・
、・、−ＨカウンタσＯ）・・・・・・・・・・・・・
・・・・・　切換スイッチ０７）・・−・・・・・・・
・・・・・・・・　６／７力ウンタＭ３・・・・・・・
・・・・・・・・・・・　第１のメモリーＭ２・・・・
・・・・・・・・・・・・・・　第２のメモリーＭ１〜
Ｍｌ”・・・・・・・・・　メモリーである。 特開昭５８−９４９６（１８） 第９図 １狛Ｃ昌ｓ−９４９ｑ（２３） 特開昭５８−９４９６　　（２４） 特開昭５８−９４９６　　（２７） （命令）手続補正書（方式） 昭和５６年１２月２４日 （２１８）ソニー株式会社 ６、補正により増加する発明の数 一以　上− （自発）手続補正書 １、事件の表示 昭和５６年特許願第１０６５８５号 事件との関係　　特許出願人 ６、補正により増加する発明の数 ７・補正の対象　明細書の発明の詳細な説明の欄（１）
、明細書第５頁１５〜１７行目の「データＤ１４・・・
・・・・・・・・・計算して、」を「データＤ８とＤ１
４との平均値（Ｄ８＋Ｄ１４　）／２を計算して、」に
訂正する。 （２）、同第７頁１１行目の「２５６列」を「２５６行
」に訂正する。 （３）、同第７頁１２行目の「エレメント」を「アドレ
ス領域」に訂正する。 （４）、同第８頁１１行目の「Ｇ管、Ｒ管、Ｂ管」を「
Ｂ管、Ｒ管、Ｇ管」に訂正する。 （５）、同第８頁１２行目及び２０行目；第１４頁１０
行目及び１４行目；第２２頁１８行目；第５１頁２行目
の夫々の「Ｇ管（２）」を「Ｇ管（４）」に訂正する。 （６）、同第９頁１行目の「第７図Ｅ」を「第７図Ｆ」
に訂正する。 （７）、同第９頁４行目及び第２２頁１７行目の「（３
）（４）」をｒ　（２１＋３１　Ｊに訂正する。 （８）、同第９頁１９行目；第１１頁６行目及び１７行
目；第１６頁２行目；第２２頁２行目及び１８行目；第
５１頁６行目の夫々の「Ｂ管（４月を［Ｂ管（２）」に
訂正する。 （９）、同第１１頁８行目の「右ずれ」を「左ずれ」に
訂正する。 （ＩＩ、同第１５頁１１行［ｙ）「ＵＰＵとメモリーと
（ＲＯＭ、ＲＡＭ）で」をｌ’−０ＰＵとメモリー（Ｒ
ＯＭ、ＲＡＭ）とで」に訂正する。 Ｕυ、同第１５頁１５行目（７）ｌ’−０ＤＵＪを［０
ＰＵＪに訂正する。 （Ｉ渇、同第１７頁６〜７行目の「アドレス・・・・・
・・・・・・・・・・（４３＋４４１及び」を「０ＰＵ
（財）より」に訂正する〇０□□□、同第１７頁１７行
目の「基本プログラム」を「プログラム及び全体のシス
テムを制御するプログラム」に訂正する。 ０４１、同第１８頁２行目の「書込まれる。」を「書込
まれる。この動作にあたっては、メモＩＪ−Ｍ２に対す
るアドレスは、バッファ（４４）が開となってＣＰＵ（
３４）より与えられる。」 ａω、同第１８頁９行目の「この結果、」を［この動作
にあたっては、今度はバッファ（４３１が開かれ、メモ
リーＭ２に対するアドレスは、アドレスカウンタ（４６
）より与えられる。この結果、」に訂正する。 （田、同第１８頁１２〜１４行目の「なおメモＩＪ−・
・・・・・・・・・・・・・・供給される。」を削除す
る。 ａ７）、同第１９頁１１行目の「更び」を「再び」に訂
正する。 α槌、同第２６頁３行目及び５行目の「６η」を１（６
０）Ｊに訂正する。 （１１，１ｌｉｆＥ２５３ｉ１７行［）　ｒＲ，ＢｌＶ
、　ＨＪ　ヲ［ＢｌＶ、Ｒ／Ｈ，ＢｌＶ、Ｂ／ＨＪ　ｌ
ｃ訂正ｔ６゜翰、同第２７頁１行目の「分割領域」を「
分割領域の１つ」に訂正する。 （２１）、同第２７頁１０行目の「これ」を「この」に
訂正する。 （２擾、同第３１頁２０行目の「補正データから８０Ｈ
」を「ＦＦＨ（オール″′１”）から補正データ」に訂
正する。 （ハ）、同第６２頁６〜４行目の「８０Ｈから・・・・
・・・・・・・・・・・ｒ６に」を「補正データがカウ
ンタの可変中としてｒ３Ｊに訂正する。 （２）、同第３２負１９行目の「第６図」を「第１６図
」に訂正する。 （ハ）、同第６７頁９行目及び第５０頁１行目の「３２
」を「３６」に訂正する。 （２６）、同第５３頁１４行目の「Ｇ管（４）」を「Ｂ
管（２）」に訂正する。 一以　上−

Claims (1)

【特許請求の範囲】
1. 有効画面部分を複数に分割し、各分割領域に関して基準
   の撮像管の出力信号に対する他の撮像管の出力信号のレ
   ジストレーション誤差を検出し、それを第１のメモリー
   に記憶し、上記画面の分割領域に対して少なくとも画面
   垂直方向に拡張されたメモリー領域を有する第２のメモ
   リーｌこ、上記第１のメモリー内容に基いて計算された
   補間データを書込み、上記第２のメモリーの出力に応じ
   た補正信号を上記他の撮像管のビーム偏向制御手段に与
   えるようにした多管式カラーカメラのレジストレーショ
   ン調整回路において、上記第２のメモリーの読出しアド
   レス信号を形成する回路が、水平同期信号に対応して垂
   直方向に関するアドレスを発生するアドレス歩進回路と
   、走査線本数の異なるテレビジョン方式に対応した切換
   手段と、走査線本数が多い方のテレビジョン方式に切換
   えたときに、所定本数の走査線のブロックごとに２本の
   走査線に対して同一のアドレス信号を発生させるような
   アドレス歩進の間欠休止手段とを夫々具備することを特
   徴とする多管式カラーカメラのレジストレーション調整
   回路。