JPS589494A - 多管式カラ−カメラのレジストレ−シヨン調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、６音式（Ｒ，Ｇ、Ｂ）或いは２管式（輝度及
びクロマ）等の複数の撮像手段を備える多管式カラーカ
メラのレジストレージョン幽釡回路に関し、特に諏像画
面を複数に分割してその夫夫に関してレジストレーショ
ンの自動１１ｉ１整を行うようにしたレジストレーショ
ン脚軽回路番こ関するものである。

（以下余白、次貞ｌこつづく。） （２） 多管式カラーテレビカメラでは、各撮像管のレジストレ
ーション（各色の位置合わせ）を行うために極めて煩雑
な調整を必要とする。一般には、各撮像管の出力画像の
中心位置が合うようにビーム偏向′区流を補正するが、
画角（軸心に関する画像の回転）、画面周辺部での歪（
台形歪、ピン歪等）、画像サイズ、ｌＶ在の非直線性、
スキュー歪等の夫々の各撮像管ごとの相違に起因する色
ずれまで補正することは困難である。＜ｒｔ来では、色
ずれの原因となるこれらの歪等を補正する各種の補正信
号を作り、各撮像管に対してこれＣ〕の信号のゲインを
調整し、調整された信号に基いて各管のビーム偏向電流
を制御することによってレジストレーション調整を行っ
ていた。従って制御回路が極めて複雑である上、色ずれ
が生ずる各原因が夫夫独立した現象であるため、画面の
−か所で位置合せをしても他の部分で合致しなくなるき
いう不都合があり、画面全体にわたる均一なレジストレ
ーションを行うことは困難であった。

本発明はこの問題を解消する多管式カラーカメであって
、以下その実施例について図面を参照して説明する。

第１図は本発明の実施例の自動レジストレーション方式
を説明する画面の平面図である。第１図に示すように、
例えば６管式（Ｒ，Ｇ、Ｂ）のカラーテレビジョンカメ
ラによる撮像画面（１）が、水平方向（Ｈ方向）及び垂
直方向（■方向）に夫々７分割され、７ｘ７＝４９個の
各領域において、例えば緑信号Ｇを得る撮像管（Ｇ管）
を基準にして他のＢ管（赤信号）及びＢ管（青信号）を
対象とするレジストレーション調整が行われる。レジス
トレーション調整の際には、第１図に示すように各分割
領域の中心位置に＋″字が書き込まれたパターンボード
が被写体として撮像される。なおこのパターンが書き込
まれたチップをテレビカメラ内に内蔵して置き、レジス
トレーションの調整時に外部からの操作でこのパターン
チップラ撮像光路中に挿入するように構成してもよい。

各分割領域においては、Ｇ管を基準にしてＢ管、Ｂ管の
Ｈ方向及びＶ方向のずれ（Ｖずれ、Ｈずれ）を補正する
情報が後述の如く検出され、ディジタル化されて第２図
のようなメモリー領域に一時的に記憶される。このメモ
リー領域はＦ１方向に８列、■方向に７列（８ｘ７）の
大きさであり、個々のメモリーエレメントは各分割領域
に対応するＨずれ及び■ずれの補正情報を記憶する。画
面（１）の分割領域（７ｘ７）に対応しない第２図のメ
モリー領域のＨ方向の余分の１列は水平ブランキング区
間Ｈ−ＢＬＫにおけるＨずれ及びＶずれの補正データを
収納するために設けられている。このブランキング区間
のデータは、Ｈ方向に配列された成るサンプルデータ列
の最後のデータと次のサンプルデータ列の最初のデータ
との平均値であってよい。

例えば第２図のメモリー領域のデータＤ１４と次の列（
行）のデータＤ１６との平均値（Ｄ１４＋ＤＩ　６　）
／２を計算して、これをデータＤ１５とする。この水平
ブランキング区間の補正データの挿入により、水平及び
垂直偏向電流に与える補正はよりなめらかになる。

なお垂直ブランキング区間Ｖ　−ＢＬＫについても水平
ブランキング区間と同様に平均値データを収納するメモ
リー列を設けてもよい。

次に第２図のメモリー領域に記憶されたサンプルデータ
に対して７列方向について、データとデータとの中間部
を補間して、走査線ごとのデータを近似計算で作成する
。なおＨ列方向については、データとデータとの間はア
ナログ的な処理（ローパスフィルタ）でもって実質的な
補間が行われる。

ずれ補正データを抽出するための画面の分割数は、少な
すぎるとレジストレーション調整の精度が悪くなり、ま
た多すぎるとずれデータの検出に時間がかかりすぎる問
題がある。実施例では画面を７ｘ７分割しているので、
ＮＴＳＣシステムの場合、■方向の一区画について３６
ラインを割当て、第６図に示すように■方向に隣接する
データ（例えばＤ１６とＤ２４）の間の６５個の補間デ
ータエ１〜Ｉ３５を直線近似で計算する。この場合、検
出されたずれ補正データは各分割領域の中央の位置に対
応するものと仮定する。補間計算は■ずれ及びＨずれの
補正データの双方に対して７列方向のすべてについて行
われるが、計算に必要な時間はずれ検出に要する時間よ
りもはるかに短い。従って少ないサンプル数で精度の高
いレジストレーション調整データを短時間で得ることが
できる。

ｖ列補間によって画面全体の各ラインに対応するレジス
トレーション調整データが作成され、このデータは第４
図に示すような拡張されたメモリー領域に記憶される。

この調整データ用のメモリーはＩ−Ｉ方向に８列、■方
向に２５６列（８ｘ２５６）の大きさを有し、１つのメ
モリーエレメントは■ずれ補正及びＨずれ補正の２つの
データを記憶している。

第４図の拡張されたメモリー領域に記憶されたレジスト
レーション調整データは、読出されてアナログの補正信
号に変換され、この補正信号に基いて水平及び垂直の偏
向電流が制御さ１１．る。この結果、各撮像管の画面ザ
イズ、偏向リニアリティー、スキュー歪等の補正や回路
的に複雑な台形歪、ピン歪等の補正もこのレジストレー
ション調整のみで同時に処理することができる。また検
出、調整を自動化することも容易である。

次に第５図は水平及び垂直方向のずれ補正情報の検出回
路の一例を示すブロック図で、第６図は第５図のレジス
トレーション調整部の制御回路の原理的な一例を示すブ
ロック図である。また第７図は第５図の動作を説明する
波形図である。

第５図に示すように本実施例のカラーテレビカメラは緑
（Ｇ）、赤（Ｒ）、青（Ｂ）の６つの撮像管（２）ｔ３
１（４）　（Ｇ管、Ｒ管、Ｂ管）を備えている。

レジストレーション調整の基準となるＧ管（２）の出力
Ｇ′は、他のＲ管（３）及びＢ管の出力よりもＨ＋Ｔ（
Ｈ：水平走査周期、Ｔキ１５０　ｎｓ）だけ進み位相と
なるように、その偏向系が予め調整されている。

第７図Ａは第１図に示した画面分割領域の１つにおける
十字パターンの画像＋１１の一部を示している。第７図
Ａの水平走査線ＬｎにおけるＧ管（２）の出力は第７図
Ｂに示す波形となる。Ｇ管（２）の出力Ｇ′は１Ｈ遅延
線（５）及びＴ遅延線（７）を通って第７図Ｅの如くに
Ｈ−１−Ｔだけ遅延され、本線信号Ｇ。とじて外部に導
出される。この本線信号は、レジストレーションが合っ
ているとき、他の撮像管（３）　（４）の出力Ｒｏ１Ｂ
ｏと水平及び垂直方向に関して同位相である。

Ｔ遅延線（力の出力は更にＴ〃延線（８）で遅延され、
その遅延出力ＤＬＧ’（第７図Ｃ）とＴ遅延線の入力と
が減算器（９）で減算されることにより、第７図りに示
すような画像四の水平方向のエツジを代表するエツジ信
号ＥＤＧが得られる。このエツジ信号は、ビデオ信号の
立上９で正極性、立下りで負極性となるような信号であ
る。このエツジ信号ＥＤＧは、切換スイッチ（１１）の
Ｈ接点を通って掛算器（１２に送られると共に、エツジ
検出器（１：１にも供給され、ここでエツジ信号の位置
に相当するサンプリング用ゲート信号ＳＧ（第７図Ｅ）
が形成される。

一方、他のＲ管１３）−１，たはＢ管（４）の出力Ｒ８
またはＢｏの選択スイッチ０荀によって選択された一方
（第７図Ｇ〕は、減算器（四に与えられ、ここでＧ管用
力の本線信号Ｇｏとの差が求められる。減算器（Ｉ５）
の出力ＲＥＧは、基準のＧ管用力による基準画像に対す
るＲ管またはＢ管の出力１ＩｉＩｌ像の水平方向のずれ
Δ１を代表する位置ずれ信号ＢＥＧ（第７図Ｈ）である
。この位置ずれ信号は上述掛算器（１３の他方の人力に
与えられ、エツジ信号ＥＤＧとの掛算が行われる。掛算
結果は、第７図■に示すような水平方向のずれの量及び
方向を代表する誤差信号Ｅ几であって、これはサンプル
ホールド回路α旧こ送られ、既述のサンプリングゲート
信号ＳＧの区間においてサンプリングされて、そのレベ
ル及び極性を代表する直流のサンプルホールド電圧８Ｈ
（第７図Ｊ）が得られる。なおサンプルホールド回路（
ＩＩの出力端（こ結合されたコンデンサａηはホールド
コンデンサである。

サンプリングゲート信号ＳＧはアントゲ−）　＋Ｉｓを
介してサンプルホールド回路（１０に送られる。このア
ンドゲート（ＩＩは、端子Ｑｌからバッファー翰を介し
て供給されるゲート信号ＧＥによって開かれる。このゲ
ート信号は後述の如く第１図の各分割領域に対応して形
成されている。

Ｂ管（３）またはＢ管（４）の出力鳥、Ｂｏが、第７図
Ｇに示すようにＧ管用力の本線信号０゜に対して遅れ（
Δ１だけ右ずれ）の場合には、第７図Ｊのサンプルホー
ルド電圧８Ｈは正極性でΔ１に対応したレベルを示す。

Ｂ管またはＢ管の出力が＠７図Ｋに示すように本線信号
に対して進み（Δ２だけ右ずれ）の場合には、位置ずれ
４１号Ｒ，ＦｉＧは第７図りのように第７図Ｈとは逆極
性になり、ずれの量及び方向を表わす誤差信号は第７図
Ｍに示すように負極性である。従ってサンプルホールド
′亀圧ＳＨは第７図Ｎのように負極性でΔ２に対応した
レベルを示す。

サンプルホールド回路ＧＯの出力は、位置ずれ情報とし
て制御回路ｔ２１）に送られ、ずれ情報に応じて対応す
るＢ管（３）またはＢ管（４）のビーム偏向装置（ハ）
（ハ）が制御される。この結果、Ｂ管またはＢ管の出力
は第７図０に示すようにＧ管の出力の本線信号Ｇｏとほ
ぼ一致するようになる。なお通常Ｇ管の出しくないので
、夫々の出力による画像位置が一致していても第７図Ｐ
に示すように位置ずれ信号のレベルは零にならない。し
かし掛算器（ＩＺの出力の誤差信号ＥＲは第７図Ｑに示
すようにビデオ信号の立上り及び立下りで互に逆極性に
なるからサンプルホールド電圧は零となる。

制御回路は、原理的には、第６図に示すように主として
コンパレータ（２０、アップダウン（Ｕ／Ｄ）カウンタ
罰、Ｄ／Ａ変換器Ｃ８）で構成される。サンプルホール
ド回路（１ｅＪの出力ＳＨはコンパレータ（２６）に送
られて、接地電位（ＯＶ）と比較され、位置ずれ情報の
極性（水平方向ではＧ管の出力画像に対して右または左
）が検出される。極性に対応して高レベルまたは低レベ
ルとなる検出出力ＣＯＭは、アップダウンカウンターの
アップダウン制御人力Ｕ／Ｄに与えられ、カウンタのク
ロックパルスＣＫとして与えられている垂直同期信号Ｖ
Ｄごとに、カウンタＱηが検出信号ＣＯＭの高レベルま
たは低レベルに応じて計数増加または減少動作を行う。

カウンタＣ！ηの出力はＤ／Ａ変換変換器路えられ、ア
ナログの制御電圧に変換されてから、直流バイアス電圧
として加算回路−において偏向用の鋸歯状波信号ＳＡＷ
と加え合わされる。加算回路（至）の出力は駆動アンプ
Ｃ３１に与えられ、その出力に接続されたＢ管（３）ま
たはＢ管（４）の偏向コイル０１）に偏向電流が流され
る。

サンプルホールド回路（ＩＧ）の出力の位置ずれ情報を
表わすサンプルホールド電圧ＳＩ□Ｉが正極性であれば
、コンパレータ（イ）の出力ＣＯＭが高レベルとなり、
カウンタ（資）の計数値が減少し、これによってコイル
Ｃ（１）のバイアス電流が減少し、Ｇ管の出力画像に対
するずれが小さくなるようにＢ管またはＢ管の水平走査
位置が左側に移動される。逆にサンプルホールド電圧Ｓ
Ｈが負極性であれば、カウンタ（２ηの計数値が増、加
し、水平走査位置は右に偏位されて、Ｇ管の出力画像に
対して左方向に位置ずれしていたＢ管または１３管の出
力画像が右方向に移動される。

このようにしてずれ情報の検出と検出結果に応じた偏向
電流のＤＣバイアス量の変更との繰り返しによシ、各撮
像管の出力画像の位置ずれが次第“に小さくなって、水
平方向のレジストレーションの自動調整が行われる。調
整終了時のアップダウンカウンタ（２′０の停止は、位
置ずれの減少の収束状態の判別によって行われる。

垂直方向のレジストレーション調整をこついても上述と
同じようにして行われる。なお垂直方向の画像エツジ信
号は、第５図において、Ｇ管（２）の出力Ｇ′と、この
出力Ｇ′を１Ｈ遅延線＋５）　（６１によって２Ｈだけ
遅延した信号との差を減算器（財）で減算して形成され
る。減算器Ｈの出力のエツジ信号は基準のＧ管（２）の
出力の本線信号Ｇｏとの位相合わせのためにＴ遅延線Ｃ
２ツを通って切換スイッチ０υの■（垂直）接点側から
掛算器（１２１に送られる。掛算器０り以後の回路によ
るＶずれ情報の検出動作はＨずれ情報の検出動作と同じ
である。

上述のＨずれ及び■ずれの補正データの検出に基くレジ
ストレーション調整は、第１図の画面分割領域（７ｘ７
）の夫々に対してＢ管（３）及びＢ管（４）の双方につ
いて行われる。各分割領域において求められたずれ補正
のデータは既述の如く第２図のようなメモリー領域に一
時記憶され、更にこのメモリー領域の７列方向にデータ
補間が行われて、第４図のような拡張されたメモリー領
域に書込まれる。

第８図はこの一連のデータ処理を行うための第５図の制
御回路の具体例を示すブロック図である。

なお第８図の回路は主としてマイクロコンピュータのＵ
ＰＵとメモリーと（ＲＯＭ、Ｉ″ＬＡＭ）で構成され、
第６図のアップダウンカウンタ等に対応する機能はマイ
クロコンピュータのプログラムによって達成されている
。

第８図において、ＣＤＵ（中央処理装置）Ｇ４）の演算
ユニット及びレジスタでもって第６図のアップダウンカ
ウンタ（５）に相当するカウンタが構成される。このカ
ウンタの出力データは、データバス＜３！１９、ラッチ
回路（（１）、全加算器Ｃ（η、ラッチ回路（至）を通
り、更にバッファー（３９ａ）　〜（３９ｄ）及びＤ／
Ａ変換器（４０ａ）〜（４０ｄ）のうちの選択された１
つを経て対応するＢ管（３）またはＢ管（４）のビーム
偏向装置（２Ｂまたは（２３（第５図）にレジストレー
ション調整信号として与えられる。第６図のコンパレー
タ（イ）から得られる画像位置ずれ方向を示す検出信号
ＣＯＭは入出力回路（工１０ボート）（４１）を介して
ＣＰＵ（ロ）に与えられ、この検出信号の高レベル及び
低レベルに応じてＣＰＵＣ３４）内のカウンタの計数値
が増減される。このカウンタのクロックパルスはテレビ
カメラ内で用いられる垂直同期信号ＶＤであってよく、
このクロックパルスＶＤは第８図のクロック発生器（４
ηからＣＰＵ（ロ）に送られる。

そして、既述のようにカウンタの計数値の増減によって
ビーム偏向電流が変更され、更に変更後の画像位置ずれ
方向が第５図の検出系によって検出される。これを繰り
返すことによって、画像の位置ずれ量が次第に減少され
、所定の収束状態でカウンタからレジストレーションの
合致点に対応する補正データが得られる。この補正デー
タはランダムアクセスメモＩＪ−Ｍ３の対応するアドレ
スに記憶される。

メモ＋７−Ｍ３は第２図に示す領域（７ｘ８　）を有し
、第１図の画面分割領域の個々について求められたレジ
ストレーション調整用の補正データが対応するアドレス
に書込まれる。メモＩＪ　−Ｍ　３の第２図に対応する
制御アドレスはアドレスカウンタ（４６）からバッファ
ーｆ４３　（４４）及びアドレスバス（句を通って供給
される。また第１図の分割領域を夫々を指定するゲート
パルスＧＥはゲートパルス発生器（４っで作られ、第５
図の端子＋１１からアントゲ−）　（ｌＦｊに送られる
。

１チャンネル分（Ｒ管若しくはＢ管のＶずれまたはＨず
れ）のデータ検出が終了すると、メモリーＭ３の内容は
データバス（ハ）を通って次々にＣＰＵ（財）に送られ
、７列方向のデータとデータとの間を補間する補間計算
が行われる。補間計算に必要な基本プログラムはリード
オンリーメモリ（ＲＯＭ）Ｍ４に書込まれている。−ま
だメモＩＪ−Ｍ３の一部Ｍ３’が計算用レジスタとして
用いられる。補間結果はデータバス０最、バッファー（
４１を通って第４図のメモリー領域を有するランダムア
クセスメモリーＭ２に書込まれる。

次にメモＩＪ−Ｍ２に記憶された全画面に対応する１チ
ャンネル分の補正データは、撮像管のビーム走査に同期
して読出され、全加算器Ｃ３７）　、ラッチ回路（至）
を通り、更にバッファー（３９ａ）〜（３９ｄ）、Ｄ／
Ａ変換器（４０ａ）〜（４０ｄ）の夫々の選択された一
つを経て対応する撮像管の偏向装置に与えられる。この
結果、メモＩＪ　−Ｍ２の内容に基いてレジストレーシ
ョンが調整された画像出力が得られ、この画像出力に基
いて２回目のレジストレーション調整が行われる。なお
メモＵ　−Ｍ　２の読出シアドレスはＣＰ　Ｕ　１４）
からアドレスライン（４９、バッファー（４４）を経て
供給される。またメモＩＪ　−Ｍ２の書込み、読出しの
制御は制御回路（４樟の出力に基いて行われる。

２回目のレジストレーション調整に要する２次補正デー
タは、１回目と同様にＣＰＵＣ３４）内に設けられたア
ップダウンカウンタからデータバス（ハ）、ラッチ回路
（ト）を経て全加算器ら？）に送られ、ここでメモＵ−
Ｍ２からの前回の補正データと加え合わされてから、既
述のようにＤ／Ａ変換されて、対応する撮像管の偏向装
置に与えられる。上記アップダウンカウンタの計数増減
によって検出された２次補正データはメモ！Ｊ−Ｍ３の
対応するアドレスに記憶される。この２次補正データは
１回目の調整分に対する微調整分である。

第１図の画面分割領域の夫々ζこついての２回目のレジ
ストレーション調整が終了すると、メモリーＭ３の内容
とメモリーＭ２の内容とがＣＰＵ（３４）において加え
合わされ、メモ！Ｊ−Ｍ３＃こ更び収容される。次にメ
モリーＭ６内の補正データの７列方向についての補間が
ＣＰＵ（ロ）にシいて行われ、補間データがメモＩＪ　
−Ｍ　２に書込まれる。

以上のようなレジストレーション調整が几管（３）及び
Ｂ管（４）の夫々のＶずれに関しては上述の如く２回、
またＩ（ずれに関しては４回行われる。このような前回
のレジストレーション調整結果に基く再調整の繰返しに
より極めて正確な補正データが得られる。特に、第１図
の画面分割領域では、各領域を画面の中心と見なして領
域ごとにＤＣの偏向バイアスを与えてスタティックに補
正データを検出しているが、検出された１次補正データ
をビーム走査に同期させて読出して各撮像管の偏向装置
に与えると、偏向装置の周波数特性（ダイナミック特性
）に影響されて、ビームが補正値通りに制御されない。

従って１回のレジストレーション調整のみでは追込め得
ない調整誤差が生ずる。しかし上述の如くレジストレー
ションの再調整を行うことにより調整誤差が検知できる
範囲内でこれを零に近ずけることができる。

また、１回目のレジストレーション調整で得た補正デー
タをビーム走査に同期して読出して補正信号として偏向
装置に与える場合、この補正信号は少なくとも水平走査
周波数の４培の周波数を有する高周波信号であって、こ
の高周波信号は撮像管の偏向系のインダクタンス分によ
る周波数特性によって歪を生ずる。しかしレジストレー
ション調整際の補正データの検出では、各画面分割領域
ごとに、ＣＰＵ（３４）内のアップダウンカウンタの計
数増減に応じて定まる直流偏力を補１Ｆ信号として各偏
向装置をこ与えているので、このｈｌｉ正信号は偏向系
の周波数特性の影響を全く受けない。従って極めて正確
な補正データが得られる。

なお２回目以降のレジストレーション調整では、第８図
の全加算器＋３７）においてメモＩＪ　−Ｍ２の出力の
１次補正データとＣＰＵＣ３４）で作られる直流の２次
補正データとが加算されるので、加算結果がオーバーフ
ローすることもある。このため全加算器Ｏりのキャリー
出力をオーバーフロー検出回路（５１で検出し、オーバ
ーフローが生じたときに検出回路１！５１からラッチ回
路５υを介して所定のバイアスデータをデータバスに送
り込んで、オーバーフロー状態がリセットされるように
している。

上述のように検出及び補間されてメモ！Ｊ　−Ｍ２に記
憶された補正データは、全加算器（１３７）、ラッチ（
慢及びバッファー（５９ａ）〜（３９ｄ）の選択された
１つを通って対応するメモＩＪ　−Ｍ　１〜Ｍ１″′の
１つに転送される。このメモＩＪ　−Ｍ　１〜Ｍ１″′
ハメモＩＪ−Ｍ２と同じ領域（第４図）を有し、Ｍｌが
ＲＷ（３１）Ｖチャンネル、Ｍ１′がＲ管のＨチャンネ
ル、Ｍｌ“がＢ管（４）のＶチヤンネル、Ｍ１＃がＢ管
のＨチャンネルに夫々割当てられている。なおバッファ
ー（３９ａ）　〜（３９ｄ）はＢ／８（バッファーセＬ
／ｌ））デコーダ５つからゲート（至）を通じて与えら
れる制御信号によって各チャンネル（Ｒ／Ｖ、Ｒ／Ｈ，
Ｂ／Ｖ、Ｂ／）Ｉ）に応じて選択される。またメモリー
Ｍ１〜Ｍｌ”はＣｌ３（チップセレクト）デコーダ６４
）からゲート（ト）を通じて与えられる制御信号によっ
て各チャンネルに対応して選択される。これらのデコー
ダ（５邊６４）はｃｐｕ＠４）から入出力回路（４１）
を通じて供給される制御信号に基いて動作する。

メモＩＪ　−Ｍ　１〜Ｍ１″′の内容はアドレス発生器
（イ）からアドレスバス６７）を通って与えられるアド
レス信号に応じてビームの偏向動作に同期して読出され
、対応するＤ／Ａ変換器（４０ａ）　〜（４０ｄ）を通
じて各撮像管＋３１　（４）の偏向装置（２４（ハ）に
与えられる。この結果、Ｇ管（２）を基準にしてＲ管（
３）及びＢ管（４）の夫々の■方向及びＨ方向のレジス
トレーション調整が行われ、色ずれのない映像出力がテ
レビヵメラから得られる。なお各メモリーＭ１〜Ｍ１の
書込みと読出しの制御は、書込み／　ｔＷｆｌ出しくＲ
／Ｗ）の制御信号発生器６ηからゲート５→を通じて供
給される制御信号に応じて行われる。制御信号発生器６
？）は制御回路（４ａｌ及びクロック発生器６■の出力
に基いて書込み／読出しの制御信号を形成する。

次に第９図は上述のレジストレーション調整の動作をま
とめたフローチャー１・である。まずカメラの調整始動
釦の操作によって調整動作が開始され、処理（ｉｏｏ）
でメモＩＪ　−Ｍ　２にプリセットデータが書込まれ、
処理（１０１）でＭ２のプリセットデータがメモリーＭ
１〜Ｍｌ”の夫々に転送される。

このプリセットデータは例えば８０１−Ｉ　（１６進表
示）であってよく、この場合、Ｄ／Ａ変換器（４０ａ）
〜（４０ｄ）の出力は零で、各撮像管のビーム偏向電流
の補正量が零になっている。

次に判断（１０２）でスタート信号の有無の検出が行わ
れる。このスタート信号は、例えばＧ管を基準にしてＢ
管及びＧ管の画面の中心位置を一致させる自動センタリ
ング回路の動作抜工によって発生される信号であってよ
い。この自動センタリング回路は第５図及び第６図に示
された回路構成と同じものであってよく、レジストレー
ションの自動調整に先立って予め各管の画像中心を合わ
せてレジストレーションの補正量を極力小さくする目的
で設けられる。なお中心合わせを手動で行う場合には、
その手動調整操作が終了した時点でスタート釦を操作し
てスタート信号を発生させるように構成する。

次に処理（１０５）で４チヤンネル（Ｒ管、Ｂ管の■ず
れ、Ｈずれの調整のうちの１チヤンネルの指定が行われ
、更に処理（１０４）でメモＩＪ−Ｍ２にプリセットデ
ータの書込みが行われる。このプリセットデータの書込
みは、メモＩＪ−Ｍ２の内容を各チャンネルのレジスト
レーション調整の開始前にリセットするために行われ、
そのプリセットデータは無調整量に相当するデータ８０
Ｈ（１６進）である。このプリセットによって前回のレ
ジストレーション調整の過程でメモリーＭ２に記録され
たデータは消去される。次に処理（１０５）でレジスト
レーションの調整回数（１次調整、２次調整・曲）を計
数するカウンタ（几ＨＧＩループカウンタ）カプリセッ
トされる。

次に処理（１０３）において指定されたチャンネルがＨ
か■かの判別が判断（１０６）で行われ、Ｈであれば、
第８図のメモＩＪ　−Ｍ　３へのずれ補正データの取込
みのためのデータＩ１０サブルーチン（１０７）が行わ
れ、更にメモＩＪ　−Ｍ　３に取込まれたデータに対し
て７列方向の補間処理がザブルーチン（１［Ｅ）で行わ
れる。補間処理が終了すると、ＲＢＧＩループカウンタ
の計数値が４か否かの判別が判断（１０９）で行われ、
４に達していなければ、補正データ取込みのサブルーチ
ン（１０７）に戻る。このループは４回繰返され、１次
〜４次までのレジストレーション調整が行われる。４回
の調整が終了すると、処理（１１０）でメモリー　Ｍ　
２のデータが対応−ｆ；６メモ＋）−Ｍｌ　〜Ｍ１　　
（Ｒ１１３、Ｖ、Ｈｃ７）１つ）に転送される。

上記の判断（１０６）でＶ方向のレジストレーション調
整に分岐された場合には、Ｈ方向と同様なデータ取込み
及び補間サブルーチン（１０７０１０８）が行われ、判
断（１１１）でＲＥＧＩループが２回行われたか否かの
判別が行われる。Ｖ方向のずれ補正については、本来画
面の垂直方向の画素単位が水平走査線であるから、２回
のレジストレーション調整でほぼ満足し得るｒＡ軽結果
を得ることができる。

処理（１１０）においてメモＵ−Ｍ２の内容が対応する
メモ！Ｊ−Ｍｌ〜Ｍ１に転送されると、判断（１１２）
で４チヤンネルの全ての調整が終了したか否かの判別が
行われ、Ｎｏ（ノー）であれば処理（１０４）に戻って
残りのチャンネルの調整が開始さては終了する。

次に第１０図は第９図中の補正データ取込みのためのデ
ータＩ１０サブルーチン（１０７）の詳細ヲ示すフロー
チャートである。また第１１図はずれ補正データ検出の
際のデータ収束状態を示す線図である。

データＩ１０サブルーチンに入ると、′マず第１図の各
分割領域に対応するメモＩＪ　−Ｍ　３の制御アドレス
がセットされる（処理１２０）。セットされたメモＩＪ
−Ｍ３の制御アドレスＳＡは処理（１２１）で第８図の
入出力回路（Ｐ　Ｉ　Ｏ）　（４１）に出力され、この
入出力回路（４１）からゲートパルス発生器（４乃に送
られる。ゲートパルス発生器（４乃ではこの制御アドレ
ス８Ａとアドレス発生器（ト）の出力のビームの走査に
同期したアドレスとに応じて、画面分割領域の位置を代
表するゲートパルスＧＥが形成され、これゲートパルス
に基いて第５図の検出系で各分割領域ごとにＶずれ、Ｙ
ｌずれのＰｆｆｌ正データが検出される。

次に第１０図の判断（１２２）で几１弓ＯＩループカウ
ンタの計数値が判別され、１回目のレジストレーション
調整であれば、ＣＰＵ＠４）内の計測用アップダウンカ
ウンタの１回の計数増減についての可変範囲（ステップ
巾）を８０　ｊ（（１６進）にするために、ＣＰＵＣ３
４）内のレジスタｒ’５Ａｃデータ８０Ｈをロードする
（処理１２６）。そしてアップダウンカウンタの初期値
を８０　Ｈにプリセットするようにアップダウンカウン
タの出力値が８０Ｈになって調整対象の撮像管のビーム
偏向に対する補正量は零である。またカウンタの１回の
計数増減のステップ巾ｇが８０Ｉ（となっている。カウ
ンタの内容は、処理（１２５）で第８図のＣＰＵ（ロ）
からデータバス（１３暖を通ってラッチ（３６）に転送
される。

ラッチ（３６）の出力はＤ／Ａ変換されてビーム偏向系
に補正電流として加えられる。

次の処理ではカウンタの変化中を記憶しているレジスタ
ｒ６のデータがＨに半減される（処理１２６）。

そして判断（１２７）で、ＣＰＵ（３４１に送られて来
る垂直同期信号ＶＤの有無の検出が行われ、検出があれ
ば第６図のコンパレータＣｅの出力ＣＯＭが示すアップ
ダウン情報（ずれ補正方向の指示データ）Ｕ／Ｄが、第
８図の入出力回路（４１）からＣＰＵ０４）に取込まれ
る（処理１２８）。このアップダウン情報は判断Ｃ１２
９）で判別され、アップであれば処理（１！１０）でア
ップダウンカウンタがｒ３（＝８０Ｈ／２）だけ計数増
加する。渣たアップダウン情報がダウンであれば、処理
（１３１）でカウンタの計数値がｒ５だけ減少する。

次にカウンタのステップ巾ｒ３が１ビツトに達したか否
かの判別が判断（１５２）で行われる。判断（１３２）
がＮｏであれば、処理（１２５）に戻ってカウンタの内
容がラッチ弼に転送される。この結果、例えば第１１図
に示すようにビーム偏向系にカウンタ増加分に対応する
補正ｔ　（＋ｒ３／２）が与えられる。以後上述と同様
に１回のｈ１１正ごとにステップ巾ｒ３が％に半減され
、Ｕ／Ｄデータに応じてカウンタの計数値が１３だけ増
減される。セしてｒ６が１ビツトになるまでこのアップ
ダウンカウンタの増減ループの繰返しが行われ、カウン
タ出力の補正データは第１１図に示すようにＶＤごとに
−１−ｒ　３　／　２、十ｒ　５　／　４、−ｒ５／８
、−ｒ３／１６・・・・・・・・・と目標値Ｓに収束し
て行く。

ｒ３＝１に達すると、カウンタのステップ巾を１ビツト
にした状態で、上述と同様にＶＤ検出（判断１２７’）
、Ｕ／Ｄデータ取込み（処理１２９’）、アップダウン
判別（判断１２９’）、カウンタをｒ３及びカウンタ内
容のラッチへの転送（処理１２５’）のデータ処理が行
われる。そしてこの１ビツトの増減が第１１図のように
４回繰返されたとき、判断（１３５）でこれを検出し、
補正データが目標値にほぼ収束したと見なして、処理（
１５４）でカウンタの内容をメモ！Ｊ−Ｍ３の対応する
制御アドレスに記憶させる。これによって第１図の分割
領域の１つに対する第１回目のレジストレーションａｔ
が終了し、次に処理（１３５）でメモ！Ｊ−Ｍ３の制御
アドレスが１つ増加され、次の分割領域のレジストレー
ション調整に入る。そして判断（１３６）で全アドレス
（こついての調整終了が検出されるまで、第１０図の■
→■の処理ループが繰返し行われる。

第１図の４９個の分割領域の全部（４９個）に対しての
第１回目のレジストレーション調整が終了して、調整に
要した補正データがメモＵ−Ｍ３の全アドレスに書込ま
れると、次に第１図の水平ブランキング区間Ｈ−ＢＬＫ
に対応するＭ６のアドレスに、その前後の平均値データ
が書込まれる（処理１３７）。これによって第１回目の
データＩ１０サブルーチン（１０７）が完了し、第９図
のメインプログラムに戻る。メインプログラムでは既述
のようにデータ補間のサブルーチン（ｉｏｓ）が行われ
て、この補間データがメモ’Ｊ−Ｍ２に入れられ、この
メモリーＭ２の読出しデータに基いてビーム偏向系が制
御されてレジストレーションｒＡｔが行われる。

第１回目のレジストレーション調整が終了すると、ＲＦ
）ＧＩループカウンタが１つ増加され、第９図のメイン
プログラムに示すようにデータ■βサブルーチン（１０
７）に復帰し、２回目のレジストレーションＩＭ　Ｎ　
Ｉこ入る。２回目のレジストレーション調整では、第１
０図の判断（１２２）から処理（１り８）に分岐され、
メモＩＪ−Ｍ３の対応する制御アドレスから１回目の補
正データがＣＰＵＧ力に読出され、次の判断（ＬＳ９）
で無調整データ（８０Ｈ）を零としたときのこの補正デ
ータの正負（無調整データに対する大小）が判別され、
正であれば処理（１４０）で補正データから８１〕Ｈが
減算され、その減算結果がアップダウンカウンタの可変
ステップ巾ｒ６’としてレジスタｒ！１に書込まれる。

また負でおれば、逆に、処理（１４１）で８ＤＨから補
正データが減算され、減算結果がｒ６に書込まれる。

以後第１回目と同じデータ処理が行われ、第１１図に示
すようｌこデータ８０Ｈからスタートしてｒ　３’／　
２、ｒ　３’／４、ｒ　３’／８・・・・・・・・・・
・・・・・・・・のステップ巾でアップダウンカウンタ
の計数増減が行われる。

１回目の調整でレジストレーション誤差の大部分は補正
されているので、カウンタの目標計数値Ｓは小さくなっ
ているから、カウンタのステップ巾も小さくてよい。

カウンタの計数増減によって２回目のレジストレーショ
ン調整が行われ、メモＩＪ　Ｍ　３の全領域に２次補正
データが書込捷れると、第９図のメインプログラムに戻
り、再び７列方向の補間計算が行われる。

第１２図は補間サブルーチンのフローチャートを示し、
第３図は補間計算法を説明するための■方向データ列の
線図である。

第１２図で、まず第２図のメモ！７−Ｍ３領域のアドレ
スＮ（０〜５５）をセットする（処理１５０）。

次に第４図のメモＵ−Ｍ２のアドレスｒ３、ｒ４ヲＮと
対応させてセットする（処ａｉｓｉ）。なおメモＩＪ−
Ｍ３はアドレス領域が０〜５５の１次元メモリーである
が、メモリーＭ２は第４図に示すように７列方向及びＨ
列方向の２次元メモリーに拡張されている。次に処Ｊｌ
（１５２）でメモ！ｊ−Ｍ２のメモＩＪ−Ｍりに対応す
る番地のデータが読出されてＭ３に加えられる。なお１
回目のレジストレーション調整ではＭ２にはデータ８０
　ＩＩが入っている。また２回目のレジストレーション
調整テはＭ２には前回の調整で必要とした１次補正デー
タの補間データが入っている。このときＭ６には１回目
の１次補正データに対する修正分の２次補正データが入
っている。従って処理（１５２）によってメモＩＪ　−
Ｍ　５内に補正データの絶対量が書込まれる。

次に処理（１５３）でメモＩＪ　−Ｍ　ＳのＮ番地のデ
ータがＣＰＵのレジスタｒ１に読出され、更にＭ６のＮ
−１−８番地のデータがＣＰＵのレジスタｒ２に読出さ
れる。このＮ番地及びＮ＋８番地のデータは第２図に示
すように画面分割領域の７列方向に隣接するデータであ
る。次にｒｌ及びｒ２のデータの間を６６等分して第６
図のような補間データ１１、Ｉ２・・・・・・・・・・
・・・・・・・・を線形近似で計算する（処理１５５）
。

計算結果はメモＩＪ　−Ｍ３内に設けられたに番地（０
〜６５）の低領域Ｍ　３’に一時的に記憶される。

補間計算式は、 （３６−Ｋ）ｒｌ＋Ｋｒ２＋１８ ６ で、Ｋの値を０〜３５まで変化させ、計算結果をＭ　３
’の対応番地に書込む。なおこの計算式の１８は四捨五
入のために付加されている。この結果、第１３図に示す
ように、例えば７列方向に隣接する一組のデータＤ１６
、Ｄ２４間の６５本の走査線に対応するデータが計算に
よって得られる。

次に判断（１５６）において、Ｍ３のアドレスデータＮ
（０〜５５）について画面分割領域の上端（０〜７）、
中間（８〜４７）、下端（４８〜５５）の分類が行われ
る。上端及び下端の場合にはＡ及びＢに分岐され後述の
延長補間が行われる。中間の場合にはＣに分岐され、処
理（１５７）で、補間計算されたメモＩＪ　−Ｍ　Ｓ’
のに番地（０〜３５）の内容がメモ！Ｊ−Ｍ２のｒ３、
ｒ４４番地転送される。そしてメモリーＭ３のアドレス
Ｎを１つ増加させ（処理１５８）、また増加されたＮに
対応するＭ２のアドレスｒ３．　ｒ４が計算される（処
理１５９）。

そして次の補間計算を行うために、判断（１６０）の分
岐を経て処理（１５２）に戻る。メモ＋）　−Ｍ　６の
アドレスＮが５５まで進んで、画面のほぼ全面について
の補間が終了すると、判断（１６０）でこれが判別され
て第９図のメインフローに復帰する。

第１４図は第１２図の判断（１５（’））の分岐Ａで行
われる画面上端部の延長補間を示すフローチャートで、
第１５図は延長補間法を示す縮図である。

第１４図で、まず処理（１６１）においてメモＩＪ　　
Ｍｓ内に設けられた計算用メ、モＩＪ　−Ｍ　３’のに
番地（０〜１７）のアドレスがセットされ、四に処理（
１６２）でメモリーＭ　３’の５番地（５６〜５３）の
アドレスがセットされる。Ｍ　３’の１（番地（Ｏ〜１
７）には第１２図の処理（１５５）で上端部のデータ（
Ｋ＝０）から画面内側方向に計算された補間データが既
に書込まれている。またＭ　３’の５番地は延長補間さ
れたデータの収容場所である。

次に処理（１６３）でメモリーＭ　３’の０番地（Ｋ＝
０）がＣＰＵのレジスタｒ１にロードされる。この０番
地のデータは第２図の上端部０，１．２・・−・・・・
・のデータに該当する。更に処理（１６４）でＭ　６’
のに番地をＣＰＵのレジスタｒ２にロードする。直線近
似によって延長補間を行う場合、第１５図に示すように
上端部のデータｒ１に関して、補間データｒ２と延長補
間によって得られるデータｒ２’とは点対称の位置にあ
る。従って、 ｒ２−ｒ　１　＝ｒ　１−ｒ２’ であるから、 ｒ２’＝　ｒ　１　ｘ２−ｒ２ の計算式で延長補間データを得ることができる。

処理（１６５）では、上式の計算結果を再びレジスタｒ
２に書込んでいる。計算結果は、判断（１６６）におい
てオーバフローの有無がチェックされ、オーバーフロー
が無ければ、処理（１＜Ｓ８）でメモＩＪ　　Ｍダの５
番地に転送される。なおｒ２のデータがＭ６′の１番地
でおれば、Ｍ６′の５番地は５２番地に相当する。もし
計算値がオーバーフローすると、処理（１６７）でレジ
スタｒ２の内容をル゛ＰＨ（オール１）または０ＯＨ（
オールＯ）にリセットする。

１つの延長補間計算が終了すると、５番地を１つ減少さ
せ（処理１６９　）、またに番地を１つ増加させる（処
理１７０）。そしてＪが３２に達するまで１８回計算を
繰返し、判断（１７１）でＪの全てが終了したことが検
知されると、延長補間によって得られたメモｌｊ　−Ｍ
　３’の５番地（３６〜５６）のデータが、対応するメ
モＩＩ−Ｍ２の１番地に転送される（処理１７２）。上
端のデータの１つに対して上述の延長補間処理が終了す
ると、第１２図の０点に戻される。

次に第１６図は第１２図の判断（１５６）の分岐Ｂで行
われる画面分割領域の下端部の延長補間のフローチャー
トである。このフローチャートは第１４図に示すものと
ほぼ同一であって、第１２図の処理（１５５）で画面下
端のデータから画面の上方向に補間して得られたメモＩ
Ｊ　−Ｍ　３’のに番地（１８〜５６）のデータを基に
して、下端のデータより下側の延長補間データを計算す
る点が第１４図と異なっている。

上述のようにして第４図のメモリー領域（２５６×８）
の全てについて補間データが計算され、計算結果は第９
図で説明したようにメモＩＪ　−Ｍ　２から対応するメ
モＩＪ−Ｍ１〜Ｍ１”に転送される。

なおＮＴＳＣ方式では１フイ一ルド画面の走査線本数は
２６２．５本であり、第１図のように画面分割を７等分
して１区画に６６ラインを割当てると画面中間部では６
×３６個の補間データが作成され、また画面の上端部及
び下端部で夫々１８個ずつ延長補間データが作成される
。従ってメモ！Ｊ　−Ｍ２及びＭ１〜Ｍ１″の■方向の
アドレスは、垂直ブランキング区間Ｖ−ＢＬＫのデータ
に必要な１つのアドレスを加えて３６ｘ７＋１＝２５３
個必要である。即ち、２にバイトのメモリーで１チャン
ネル分のデータを格納することができる。このメモリ−
の■方向アドレスと走査線との対応については、６６×
７本の走査線に対して６６×７アドレスが割当てられ、
また残りの１つのアドレスが垂直ブランキング区間とし
て１１本の走査線に割当てられている。つまり、３（Ｓ
Ｘ７＋１１＝２６６本の走査線の夫々に対してメモリー
のアドレスが割当てられる。

ブランキング区画の１１ラインに対するメモリーのＶ方
向の１つのアドレスには、画面上端部の延長補間によっ
て得られたデータの最上端のデータと、画面下端部の延
長補間によって得られたデータの最下端のデータとの平
均値が１−込まれる。

この平均値データは上記１１ライン間に重複して読出さ
れる。なおメモリーＭｌ〜Ｍ１″　及びＭ２のアドレス
中のブランキング区間（１１ライン）を実際の映像信号
のブランキング区間よりも短くしているのは、撮像管内
では映′像のブランキング期間の領域１で広範囲にわた
って走査が行われているので、ブランキング期間内でも
レジストレーション調整を行うことによって、画面の周
辺部まで補正の精度を高めることができるからである。

なお第４図のメモリー領域の実線Ｕで囲った部分がＮＴ
ＳＣ方式の場合の有効画面を示している。

本発明の実施例をＰＡＬテレビジョンシステムに適用す
る場合には、レジストレーション調整に必要な補正デー
タの抽出は上述と同じように行われるが、メモ’Ｊ−Ｍ
１〜Ｍ１　及びＭ２の■方向アドレスと画面を形成する
走査線との対応を変更して、ＮＴＳＣ方式とＰＡＬ方式
とのハードウェア及びソフトウェアの共通化を図ってい
る。すなわち、ＰＡＬシステムでは、１フイールド内の
走査線数は３１２．５本であるから、画面分割を７分割
均等とし、１区画多こ４２ラインを割当て、垂直ブラン
キング期間を１５ラインとすると、必要な■方向アドレ
スは、４２ｘ７＋１＋４＝２９９であり、走査線数は４
２ｘ７＋１５＝３０９となる。

従って１フイールドの走査線３１２．５に対する不足分
は４ラインであって、この４ラインについては、補間計
算の際に画面最下部の区画について下方向に延長補間す
ることによって補間データを作り出すことができる。し
かしＮ　’ｒ　Ｓ　Ｃ方式の場合と同じように、１ライ
ンについて１アドレスを割当てると、上記のように２９
９アドレス必要であり、２に、＜イトで１チャンネル分
のデータを格納することができない。メモリーの容量を
増加させることはコスト及び消費電力の面で好ましくな
い。

このため本実施例では、ＰＡＬ方式のときに４２ライン
に対して６６アドレスを割当てるようにし、アドレスの
歩進を６ステツプに１回止めて、メモリーから読出され
る補正データの数とライン数とをほぼ一致させている。

この処理によって第４図の点線Ｖに示すようにＰＡＬ方
式の有効画面領域は、メモリー空間上でＮＴＳＣ方式の
有効画面領域（実線Ｖ）とほぼ同じになる。

第１７図はメモリーＭｌ〜Ｍ１″に記憶された補正デー
タを撮像管のビーム走査に同期して読出すためのアドレ
スを作るアドレス発生器（イ）の回路図で、第１８図及
び第１９図はその動作を説明するためのタイムチャート
である。

第１８図の人は水平ブランキング区間Ｈ−ＢＬＫを示し
ている。またＢはこのテレビカメラ内で使用されている
水平同期信号ＨＤを示している。この水平同期信号は第
１７図のＨ位相調整回路（財）に与えられ、第１８図Ｃ
の如くに位相ｇ整されてからＰＬＬ１路關に供給される
。なおこのアドレス発生器（７）で作られるアドレスに
基いてゲートパルス発生回路（４邊においてゲート信号
ＧＥが形成されるので、このゲート信号が有効画面内で
左右対称となるように、水平同期信号ＨＤの位相を調整
する目的でＨ位相調整回路（６邊が設けられている。

ＰＬＬ回路回路用力からは第１８図Ｆに示す１６逓倍さ
れたクロックパルス１６ＦＨが得うレる。

このクロックパルスは４ビツトのＨカウンターのクロッ
ク入力ＣＫに供給され、このカウンタのキャリー出力Ｆ
Ｈ（水平周波数、第１８図Ｅ）がインバータ６句で第１
８図りの如＜ＰＬＬ回路６〜に位相比較信号として帰還
される。カウンタ（財）の最下位ビットからは第１８図
Ｇに示すクロックパルス８ＦＨが得られる。このクロッ
クパルスはＩ−１スれ補正データをメモリーから読出す
ときのアドレス作成のためのクロックとして用いられる
。′またカウンタ（財）の上位６ビツトはＶずれ補正デ
ータメモリーのＨ−軸の続出しアドレスＶ　１’ｖＩ　
Ａ　Ｏ〜ＶＭＡ２となる。このアドレスは第１９図１１
に示すように水平周期内でＯ〜７まで歩進する。

次に第１９図Ｂはこのテレビカメラ内で使用されている
垂直同期信号ＶＤを示し、Ａは垂直ブランキング区間Ｖ
−ＢＬＫを示している。また第１９図Ｃは水平同期信号
）ＩＤを示している。なおＶ位相調整回路（６６）はＨ
位相調整回路と同じ目的で設けられている。このＶ位相
、５ＩＡＩ　幀回路１１ｉｆｉ）からは第１９図りに示
すＶタイミングイ６号ＶＤ１が得られ、このタイミング
信号は読出しアドレスの■ブランキング区間を設定する
ためのＶブランキング（Ｖ−ＢＬＫ）カウンタ（６ηに
プリセット偵秒として供給される。また■位相調整回路
ぐ；（９で作られたＶタイミング信号ＶＤ２　（第１９
図Ｅ）がＶブランキング信号を作成するためのフリップ
フロップ（１層にセット信号として与えられる。このフ
リップフロップ６旧は後述のＶカウンタ（６９ａ）（６
９ｂ）を制御するために設けられている。

Ｖ−ＢＬＫカウンタ（６７）は第１９図Ｆに示すように
■タイミング信号ＶＤＩによって計数値４にプリセット
てれる。このプリセット値はこのカウンタに与えられる
プリセットデータＰＳ及びＮＴ８Ｃ／ＰＡＬの切換スイ
ッチ−から得られる高レベル信号によって定゛士る。Ｖ
−ＢＬＫカウンタ（６７）の計数値は、Ｈカウンタ（財
）からバッファー（７１）を介して与えられるクロック
パルスＦＨ（水平周波数）ごとに増加し、計数値１５で
第１９図Ｇに示すキャリーパルス１５ＣＡを発生する。

なおりロックパルスＦＨはカウンタ（６ηのイネーブル
人力に与えられ、１６逓倍のクロックパルス１６ＦＨが
バッファーσカを介してクロック入力に与えられている
。

カウンタ（６７）のキャリーパルス１５ＣＡは上記フリ
ップフロップ（６槌にクリアパルスとして与えられるの
で、フリップフロップ（に樽のＱ出力から第１９図Ｈに
示すよりな１１Ｈの巾を有するブランキングパルスＢＬ
ＫがクロックＦＨに同期して得られる。このブランキン
グパルスは■力’）　７１’　（６９ａ）（６９ｂ）の
夫々にクリア信号として与えられるので、Ｖカウンタは
、第１９図Ｉに示すように、ブランキングパルスＢＬＫ
（第１９図１１）が高レベルに復帰した後Ｈ周期でカウ
ント増加する。なおＶカウンタ（６９ａ　）　（６９ｂ
　）は夫々４ビツトで、互に直列に接続されている。そ
してそのクロックパルスは１＜ＳＦＨであるが、カウン
タ（６９ａ）のイネーブル計数出力は、■ずれ補正デー
タを読出すための第４図のメモリー領域のＶ軸のアドレ
スＶＭＡ３〜ＶＭＡＩＯ（８ビツト）として用いられる
。

上述のようにしてＨカウンタ（財）及びＶカウンタ（６
９ａ）（６９ｂ）テ形成すレタｖアドレスｖＭＡＯ〜Ｖ
ＭＡＩ　Ｏは第８図のメモリーＭ１及びＭｌの夫夫に与
えられ、Ｂ管及びＢ管のＶずれ補正データが読出される
。また■アドレスは１１１１１１のＤフリップフロップ
からなるラッチ回路（７５ａ）（７５ｂ）に与えられ、
クロック８　Ｆ　Ｈ（第１８図Ｇ）の立上りタイミング
でＨアドレスとして送出される。第１８図工はＨアドレ
スのＩ（軸成分ＨＭ　Ａ　Ｏ〜ＨＭＡ２の歩進変化を示
している。

第１８図Ｈ及び■に示すように■（ずれ補正データの読
出しアドレスＨＭＡＯ〜ＨＭＡＩＯは、■ずれ補正デー
タの続出しアドレスＶＭＡＯ〜ＶＭＡ１０に対して８Ｆ
Ｈクロツクの半周期分遅れ位相で作成されている。すな
わち補正データをメモリーから読出してＤ／Ａ変換しロ
ーパスフィルタを介して偏向系に与える際に、垂直偏向
系と水平偏向系とでローパスフィルタの遅れ分（時定数
）が異なるため、半クロツク分の位相差でもってこの遅
れ分の調整を行っている。

第１８図Ｊは補正データの検出の際に上述の読出しアド
レスＶＭＡまたはＨＭＡと、第２図の画面分割領域（０
，１，２・・・・・・・・・・・・・・・・・・）を代
表するアドレス８Ａとに基いて第８図のゲートパルス発
生器（４３で形成されるゲート信号Ｇｇの一部（６及び
０）を示している。上述のように補正データに基イてレ
ジストレーション調整を行う場合には、Ｄ／Ａ変換の際
のローパスフィルタの遅れ分を考慮しなければならない
。従って読出しアドレスＶＭＡ及び］（Ｍ人はデータ抽
出時のサンプリング用ゲート信号ＧＥよりも進み位相で
作成されている。

次に本実施例のテレビカメラ％ＰＡＬシステムにおいて
動作させる場合について説明する。第１９図ＪはＰＡＬ
信号の垂直ブランキング区間を示している。既述のよう
にＰＡＬシステムに適用する場合には、ブランキング区
間内の１５１（の区間をメモリー読出しの際のプラ゛／
キング区間に割当てている。このため第１７図の切換ス
イッチ四をＰＡＬ接点側に接続して低レベルのプリセッ
ト信号を形成し、Ｖ−ＢＬＫカウカラσ；ηのプリセッ
トデータを変更する。この結果、Ｖ−ＢＬＫカウンタ（
６ηはＶタイミング信号ＶＤ１　（第１９図Ｄ）で第１
９図Ｋに示すように計数値０にプリセットされ、その後
水平周波数で１５までｍｔ数する。

従って７リツプフロツプ（（刑のＱ出力は、■タイきン
グ信号ＶＤ２からカウンタ（６ηのキャリー出力１５Ｃ
Ａまでの１５Ｈの区間で低レベルとなり、この１５Ｈの
区間でｖカウンタ（６９ａ）（６９ｂ）がクリアされて
その計数動作が禁止される。そしてキャリー出力ｉ　５
ＣＡでフリップフロップ（Ｇ印がリセットされると、Ｖ
カウンタ（６９ａ）（６９ｂ）のクリ゛アが解除され、
第１９図りに示すように１〜２５５までの計数が行われ
る。

一方、切換スイッチ翰の低ンベル出力はインバータσＱ
を介して４ビツトの６／７カウンタ６ηのイネーブル入
力ＴＢに与えられ、これによってカウンタσηが動作状
態になる。このカウンタ面は、クロックパルス１６ＦＨ
をクロックとし、クロックパルスＦＨをカウントイネー
ブル人力（Ｐｇ）としているので、水平周波数で計数動
作を行う。プリセットデータＰＳとしては９が与えられ
、第１９図Ｍ（７）如＜、１５Ｈのブランキング区間終
了後１０〜１５まで計数し、計数１５でキャリー出力Ｃ
Ａが発生される。このカウンタσηのキャリー出力はイ
ンバータσ樽及び負論理オアゲートσｌを介してクリア
人力ＣＬＲに帰還されるので、第１９図Ｍのようにクリ
ア後の水平同期パルスＦＨに同期して再び計数値９にプ
リセットされる。従ってカウンタＣ１７）は７進カウン
タとして動作する。

カウンタｑηのキャリー出力ＣＡは、インバータσ樟で
反転されてから、Ｖカウンタ（６９ａ　）のイネーブル
人力Ｐｇに与えられるので、計数値１５のときこのｖカ
ウンタ（６９ａ）の計数動作が中断される。

またインバータ（燭の出力はアンドゲート鵜にも与えら
れ、このためゲートＩ８Ｉを通してｖカウンタ（６９ｂ
）のイネーブル人力ＰＲに与えられているクロックＦ　
Ｈが遮断されて、計数値１５のときＶカウンタ（６９ｂ
）の計数動作が中断される。この結果、第１９図りに示
すようにＶカウンタ（６９ａ）（６９ｂ）の計数出力の
歩進は７Ｈに１回休止され、■アトＬ／スＶＭＡ３〜Ｖ
ＭＡ１０ｆ；！５．６．６．７、−・−・−・１１．１
２，１２．１３・・・・・・・・・・・・・・・・・・
のように６回歩進するごとに１回だけ同一アドレスが重
複して発生される。

従ってＰＡＬシステムへの応用では、メモＩＪ　＋＋Ｍ
１〜Ｍ１″の内容は７ライン中の１ラインについて前の
ラインと重複して読出される。この結果、メモリーＭ１
〜Ｍ１　のｖ軸の６２アドレスに対して４２本の走査線
が割り当てられることになり、第４図に示す如（、Ｎ’
ｒＳＣシステムと同じ容址メモリー（２５６ｘ８）でも
ってＰＡＬシステムの有効画面をカバーすることができ
る。

次に第２０図は本実施例のテレビカメラの垂直偏向系の
回路図で第２１図は水平偏向系の回路図である。

第１７図のアドレス発生器（４）で作成されたＶずれ補
正データ読出しのためのアドレスＶＭＡＯ〜ＶＭＡ１０
はメモＩＪ−Ｍｌ　（Ｒ／Ｖ　）、Ｍｌ（Ｂ／Ｖ）に与
えられ、捷たＨずれ補正データ読出しのためのアドレス
ＨＭＡＯ〜ＨＭＡ１０はメモリーＭ１′（几／Ｈ）、Ｍ
ｌ”’　　（Ｂ／Ｈ）に与えられ、補正データがビーム
走査に同期して読出される。

Ｍｌ及びＭｌ“の出力はＤ／Ａ変換器（４０ａ）（４０
ｃ）及び図外のローパスフィルタを介して第２０図の端
子（８１ａ）（８１ｃ）　ｉこ与えられる。捷たＭｌ、
Ｍｌの出力はＤ／Ａ変換器（４０ｂ）（４０ｄ）及び図
外のローパスフィルタを介して第２１図の端子（８１ｂ
）（８１ｄ）に与えられる。

第２０図に示すように、■偏向系はＧ管（２）、Ｂ管（
３）　及ヒＢ　管（４）　０）　Ｖ　偏向：Ｉイｔｖ　
（８２００８２Ｒ）（８２Ｂ）を備えていて、夫々はＡ
級塘たは１３級アンプ（８３Ｇ）（８ＳＦＬ）　（８３
Ｂ）によって駆動される。各偏向コイルには抵抗（８４
Ｇ）　（８４Ｂ、）（８４Ｂ）が直列に接続され、それ
らの端子電圧がアンプ（８３Ｇ）（８３１１，）（８３
１３）に帰還されることにより、アンプ人力′亀圧をこ
れらの抵抗の抵抗値で割ったような電流が各コイルに流
される。基準のＧ管のコイル（８２Ｇ）を駆動するアン
プ（８３Ｇ）には、鋸歯状波発生回路（ハ）にしいて垂
直同期信号ＶＤに同期して形成された垂直走査用鋸歯状
波信号Ｖ−８ＡＷが与えられる。′奢たＢ管及びＢ管を
駆動するアンプ（８３Ｒ）（８３１３）には上記鋸歯状
波信号が加算回路（８６ａ）（８６ｂ）を介して与えら
れる。

これらの加算回路（８６ａ）（８６，ｂ）には端子（８
１ａ）（８１ｃ）からレジストレーション調整信号が与
えられ、これによってＢ管及びＢ管の■方向のレジスト
レーション調幀が行われる。各垂直偏向コイル水平周波
数の数倍の成分を有するＶずれ補正のレジストレーショ
ン調整信号の高域が劣化することがある。しかし既述の
如くレジストレーションの再調整を行うことによって、
この劣化外を補うことができる。

第２１図の水平偏向系では、水平同期信号ＨＤでもって
トランジスタ（ハ）をスイッチング駆動することによっ
て水平周期の鋸歯状波′電流を容管の水平偏向コイル（
８９Ｇ）（８９Ｒ）（８９Ｂ）に流している。なおトラ
ンジスタ（田と並列接続されたコンデンサ侶ηは積分用
で、フライバックトランス（ト）を介して並列接続され
たダイオード（９１）はダンパ用である。また各水平偏
向コイル（８９Ｇ）（８９’）ｌ）（８９Ｂ）への偏向
電流の供給ラインにはコンデンサ（慢を介して補正トラ
ンス（至）の２次巻線が直列に挿入されている。この補
正トランス（！１１３の１次巻線には、鋸歯状波発生回
路（９局において水平同期信号ＨＤに同期して形成され
た水平周期の鋸歯状波Ｈ−８ＡＷが、ゲイン調整器（９
５１、アンプ（■を介して供給され、これによって水平
偏向のりニアリテイ補償が行われる。

水平偏向コイル（８９Ｇ）（８９几）（８９Ｂ）はその
インダクタンスを調整する部分（８９び＞（８９Ｒ’）
（８９１３’）を有し、これらを調整することによって
各撮像管の出力画像のサイズ及び中心位置の粗調整を行
うことができる。また各水平偏向コイルの夫々と直列に
可変抵抗（９７Ｇ）（９７几）（９７Ｂ）が挿入され、
これらを調整することによシ容管の出力の大体の中心位
置を合わせることができる。なおＩｔ管及びＢ管の可変
抵抗（９７■す（９７Ｂ）を可変インピーダンス回路に
して、既述の自動センタリング回路によって、Ｇ管を基
準としてＢ管及びＢ管の画（象中心位＋１　ｉ−合わせ
るようにしてもよい。

Ｂ管（３）及びＧ管（４）の水平方向のレジストレーシ
ョン調整は、主水平偏向コイル（８９１い（８９Ｂ）の
２次巻線の形で挿入された補助コイル（９８Ｒ）（９８
Ｂ）に補正電流を流すことによって行われる。これらの
補助コイル（９８几）（９８Ｂ）は、夫々メモリーＭｌ
’及びＭ１″から読出された几チャンネル及びＢチャン
ネルのＨずれ補正信号を人力とするアンプ（９９Ｒ）（
９９Ｂ）によって駆動される。このような補正コイルを
設けること番こより、主偏向コイル（８９両（８９Ｂ）
の方をスイッチング方式で駆動することができ、偏向電
流を流すためにＡ級または８級アンプを用いなくてよい
から、より低消費電力にすることができる。また主偏向
コイルに流す偏向電流に対して各撮像管のり二アリテイ
、画像サイズ及び中心位置についての粗調を予め行うこ
とができるから、補助コイル（９８Ｂ、）（９８Ｂ）　
ｌこよるレジストレーション調整の補正外はより小さく
てよく、従って、駆動アンプ（９９Ｒ）（９９Ｂ）の出
力容量は小さくてよい。

なお水平走査区間では主偏向コイル（８９Ｒ）（８９Ｂ
）の両端がスイッチング駆動回路によって短絡されてい
るため、補助コイル（９８Ｒ）（９８Ｂ）に供給してい
るエネルギーは主偏向コイルを介して低インピーダンス
の駆動回路の側に漏れることになり、補正コイルの磁束
に影響が生ずる。特に補正コイルの磁束の高周波成分が
積分作用で減衰される。しかし既述のように２次、６次
、４次のレジストレージョンの再調整を繰返すことによ
り、この減衰分を補った補正信号を作成することができ
、この問題を完全に解消することがでへる。なお垂直偏
向系においてもこのようなレジストレーション調整用の
補助コイルを設けてもよい。

なお上述の実施例で、各走査線に対する補正データのＶ
列方向の補間は直線近似（１次）で行ったが、２次、３
次の補間を採用することができる。

またｌ（列方向の補間は行っていないが、メモリー領域
を拡大してＨ方向の補間を行ってもよい。また一般にレ
ジストレーションのずれは画面の周辺部で大であるから
、第１図に示す画面分割を周辺部はど細かい不等分割に
して、調整精度の向上を図ることができる。なお画面の
分割数については実施例（７ｘ７　）の如く奇数分割に
するのが望ましい。奇数分割では、画面中央に分割領域
ができるので、既述の如く、この中央分割領域に関して
予め主偏向コイルに直流バイアスを流してセンタ本発明
は上述の如く、有効画面部分を複数（例えば７Ｘ７）に
分割し、各分割領域に関して基準の撮像管（例えはＧ１
・）の出力信号に対する他の撮像Ｖ（ル管またはＧ管）
の出力信号のレジストレーション誤差（容管の出力画像
の位置ずれ）を検出し、それをメモｊＪ−（＋ＶＬ５）
に記１意し、このメモリーに記憶されたデータｌこ基い
て形成される補正信号を主偏回コイＡ／（８９１（）（
ＢンＢ）とは別に設けられた補助偏向コイル（９ｅ３Ｒ
）（ソδＢ）に与えて、上記基準の撮像管の出力画像に
対して他の撮像管のレジストレーションを調整するよう
にした。

故に、主偏向コイルの偏間延流に対して予め画面サイズ
や画面中心位置の粗調整を行っておけは、補助偏向コイ
ルｌこは残りの袖止分についての補正信号を与えれはよ
いから、補助コイルの駆動回路の出力谷型が小さくてよ
く、葦たより低油９！唾力にすることができる。葦た王
偏回コイルの方をスイッチング生成を用いて偏向動作さ
せることかでさ、回路６成をより闇路にすることができ
る。

【図面の簡単な説明】

第１図は本発明の実施例の自動レジストレーションＡ整
方式を説明する画面の平＋ｎ＋図、第２図は第１図の画
面分割領域の夫々におけるずれ補正データを記憶するメ
モＩＪ−１１域を示す線図、第６図は第２図のメモリー
領域の垂直列方間ｌこ隣接するデータの中間部を補間す
る操作を説明するための線図、第４図は補間によって形
成さイｔたレジストレーション調整データを記憶するメ
モリー領域を示す線図、第５図は水平及び垂的刀回のず
れ補正情報の検出回路の一例を示すブロック回路図、第
６図は第５図の７ジストレ一シヨン調猥部の制御回路の
原理的な一例を示すブロック回路図、第７図は第５図の
動作を示す波形図、第８図はＨずれ及びＶずれの補正デ
ータの検出、配９６：、補間、レジストレーションρ龜
雁の容重ＩＩ　ｎｕを火付する市０御回路のブロック回
路図、第９図ａ第８図のレジストレーショ／−姫動作を
まとめたフローチャート、第１０図は第９図中のデータ
Ｉ１０サブルーチンの詳細を示すフローチャート、第１
１図はずれ補正データ検出の除のデータ収束状態を示す
線図、第１２図は第９図中の補間サブルーチンのフロー
チャート、第１６図は補間計算法を示すｖ方間データ列
の線図、第１４図は画面上端部での延長補間を示すフロ
ーチャート、第１５図は蝙長補間法を示す線図、弔１６
図は画面下端部での延長補間を示すフローチャート、第
１７図はメモＩＪ　−Ｍ１〜Ｍ１＃に与えるアドレスを
作るためのアドレス発生器の回路図、第１８図及び第１
９図は夫々第１７図の動作を説明するためのタイムチャ
ート、第２０図は実施例のテレビカメラの垂直偏向系の
回路図、第２１図は水平偏向系の回路図である。 なお図面に用いられている符号において、（１）・・・
・・・・・・・・・・・・・・・・・・画面（２１＋３
）　＋４）・・・・・・・・・・・・・・・憚律官Ｌ５
）　（６）・・・・・・・・・・・・・・・・・・１ｆ
−１＊延勝（９）・・・・・・・・・・・・・・・・・
・・・・減算器Ｕり・・・・・・・・・・・・・・・・
・・・・・掛算器（Ｉ５１・・・・・・・・・・・・・
・・・・・・・・減算器−・・・・・・・・・・・・・
・・・・・・・・サンプルホールド回路Ｑυ・・・・・
・・・・・・・・・・・・・・・・制御回路（２２１（
２３）・・・・・・・・・・・・・・・・・・・・・・
・・偏量装置（２［ｉＪ・・・・・・・・・・・・・・
・・・・・・・・・・・・・　コンパンータ（２η　・
・・・・・・・・・・・・・・・・・・・・・・・・・
・　アップダウンカウンタ（３４）・・・・・・・・・
・・・・・・・・・・・・・・・・・・　ＣＩＪ　Ｕ（
４Ｌｌａ）〜（４Ｌｌｄ）・・・・・・・・・・・・１
）／Ａ変侠器Ｅ６Ｊ・・・・・・・・・・・・・・・・
・・・・・・・・・・・アトビス発生器（ｂＩＩＪ・・
・・・・・・・・・・・・・・・・・・・・・・・・・
１１カウンタ（６９ａ）（６９ｂ）・・・・・・・・・
・・・・・・　Ｖカウンタ（７０）・・・・・・・・・
・・・・・・・・・・・・・・・・・・　切線スイッチ
ＣＩ’ＩＩ・・・・・・・・・・・・・・・・・・・・
・・・・・・・　６／７カウ／り（８２Ｇ）（ｌｊ２Ｋ
）（８２Ｂ）−’Ｖ　’ｆｌｉｔ　向：’　イ／’（８
９Ｇ）（８９比８８９Ｌ３）、・・水平％Ａ向ココイル
９８ル）（９８１Ｊ）・・・・・・・・・・・・補助コ
イルミ６−−・−−−−−−−−−・−・−・−−−−
・・−第１のメモリーＭ２・・・・・・・・・・・・・
・・・・・・・・・・・・・・第２のメモリーＭ１〜Ｍ
１“′・・・・・・・・・・・・・・・　メモリーであ
る。 代理人　上屋　勝 〃　　　　　　　松　　利　　　　　修、１昭５８−９
４９４θＢ） 第９図 特開昭５８−９４９４　　（２，３） 特開昭５８−９４９４　　（２４） （命弔）手続補正書（方式） ９□５６４１２カ２４８ ％式％ ２、発明の名称　多管式カラーカメラのレジストレーシ
ョン事件との関係　　特許出願人 東原部品用区北品用６丁目７番部号 （２１Ｂ）ソニー株式会社 ６、補正により増加する発明の数 ７、補正の対象図面 ８、補正の内容 （自発）手続補正書 昭和５７年１０月　６日 １、事件の表示 昭和５６年特許願第１０６３８１号 ２、発明の名称 多管式力２−カメラのレジストレーション調整回路（２
１８）ソニー株式会社 ６、補正により増加する発明の数 （１）、明細書第５頁１５〜１７行目の「データＤ１４
・・・・・・　・計算して、」を［データＤ８とＤ１４
との平均値（Ｄ８＋Ｄ１４）／２を計算して、］に訂正
する。 （２）、同第７頁１１行目の「２５６列」を「２５６行
」に訂正する。 （３）、同第７頁１２行目の「エレメント」を「アドレ
ス領域」に訂正する。 （４）、同第８頁１１行目の「Ｇ管、Ｒ管、Ｂ管」を「
Ｂ管、Ｒ管、Ｇ管」に訂正する。 （５）、同第８頁１２行目及び２０行目；第１４頁１０
行目及び１４行目；第２２頁１８行目；第５１頁２行目
の夫々の「Ｇ管（２）」を「Ｇ管（４）」に訂正する。 （６）、同第９頁１行目の「第７図Ｅ」を「第７図Ｆ」
に訂正する。 （力、同第９頁４行目及び第２２頁１７行目の「（３）
（４）」をｒ　（２１（３）　Ｊに訂正する。 （８）、同第９頁１９行目；第１１頁６行目及び１７行
目：第１６頁２行目；第２２頁２行目及び１８ノ（２） 行目：第５１頁６行目の夫々の「Ｂ管（４）」を「Ｂ管
（２）」に訂正する。 （９）、同第１１頁８行目の「右ずれ」を「左ずれ」に
訂正する。 Ｑα、同第１６頁５〜８行目の「変換されてから、・・
・・・・・　・流される。」を［変換されてから駆動ア
ンプ（２印を介してＲ管（３）またはＢ管（２）の主偏
向コイル（３υの近傍番こ設けた補助偏向コイル（，３
（ｌｌに与えられる。なお主偏向コイルｅｌｌ）には、
偏向用の鋸歯状波信号ＳＡＷが与えられている。」に訂
正する。 （ｌｌ、同第１５頁１１行目のｌ”ＵＰＵとメモリーと
（ＲＯＭ、ＲＡＭ）で」を「ＣＰＵとメモリー（ＲＯＭ
ＸＲＡＭ）とで」に訂正する。 （１り、同第１５頁１５行目の［ＣＤＵＪを「ＣＰＵ」
に訂正する。 ０３１１同第１７頁６〜７行目の「アドレス　・・・・
・・（４：１（４４）及びＪをｒＣＰＵＵ４）ｊｊ）Ｊ
にｔＴ正ｔ６゜１１同第１７頁１７行目の「基本プログ
ラム」を「プログラム及び全体のシステムを制御するプ
ログラム」に訂正する。 （３） ｕ５）、同第１８頁２行目の「書込まれる。」を「書込
まれる。この動作にあたっては、メモＩＪ　−Ｍ２に対
するアト１／スは、バッファ（４・υが開となってＣＰ
　Ｕ　（３４）よシ与えられる。」 （＋６１．同第１８頁９行目の「この結果、」を［この
動作にあたっては、今度はバッファ（４りが開かれ、メ
モリーＭ２に対するアドレスは、アドレスカウンタ（４
Ｅｌよシ与えられる。この結果、」に訂正する。 （Ｌη、同第１８頁１２〜１４行目の「なおメモリー・
・・・供給される。」を削除する。 （国、同第１９頁１１行目の「更び」を「再び」に訂正
する。 １１同第２６頁６行目及び５行目のｒ　１５７）　Ｊを
「但０）Ｊに訂正する。 （２０）、同第２５ｊＮ１７行目（７）ｒＲ，Ｂ、　Ｖ
、　ＨＪを［Ｒ／Ｖ、Ｒ／Ｈ，Ｂ／Ｖ、Ｂ／ｆ（Ｊに訂
正する。 １２］）、同第２７頁１行目の「分割領域」を「分割領
域の１つ」に訂正する。 （２２１，同第２７頁１０行目の「これ」を１この」に
訂正する。 （２□□□、同第６１頁２０行目の「補正データから８
０Ｈ」をｒＦＦｎ（オール゛１″）から補正データ」に
訂正する。 （２４）、同第６２頁６〜４行目のｌ−８［］ｎから　
　・ｒ５に」を「補正データがカウンタの可変中として
ｒ３Ｊに訂正する。 （２５１、同第３２頁１９行目の「第６図」を「第１３
図」に訂正する○ （２６）、同第６７頁９行目及び第５０頁１行目の「６
２」を「３６」に訂正する。 （２η、同第５６頁１４行目の「Ｇ管（４）」を「Ｂ管
（２）」に訂正する。 −以上一

Claims (1)

1. 【特許請求の範囲】 有効画面部分を複数（こ分割し、各分割領域に関して基
   準の做像官の出力信号に対する他のＯｊＬ像管の出力信
   号のレジストレーション誤差を検出する回路と、上記各
   分割領域に対応した記憶領域を有し、上記検出されたレ
   ジストレーション誤浚を記憶するメモリーと、このメモ
   リーｌこ記憶されたデータに応じて上記他の撮像管のビ
   ーム偏向を制御する制御手段とを大々具備する多管式カ
   ラーカメラのＶジストレージョンｖ！４整回路において
   、上記ビーム偏向を制御する手段が、王偏向コイルとは
   別に設けられた補助偏向コイルを備え、上記メモリーに
   記憶されたデータに基いで形成される袖正信号を上記備
   助偏回コイルにηｔして、上記基準の＃Ｌ像管の出力画
   像に対して上記他のｗＬ源管のレジストレーションを調
   整するようにし友ことを特徴（１）′ とする多管式カラーカメラのレジストレーション調整回
   路。