JPS5893298A - 多層配線基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は多層配線基板における配線メタライズ構成法に
関するものである。

従来実施されている薄膜多層配線基板の製造方法を第１
図および第２図によυ説明する。

第１図は従来の配線基板の製造工程を説明するフローシ
ート、第２図はその各工程における説明用断面図である
。

２　　頁 第１図および第２図において、Ａ乃至Ｊは各工程を示す
。

先づ基板１け、一般に薄膜回路に用いられるグレーズド
セラミック基板を洗浄後、真空蒸着、あるいはスパッタ
リング法等によりＡｇ、膜２を形成し■、続いてそのＭ
膜上にホトプロセスによりレジスト膜３を形成しＱ３）
、ｉｔいてリン酸系エッチャントを用いてエツチングす
ることによりｕ配線パターンを構成しく０１次にレジス
ト膜３を普通の方法によυ除去し■、続いて（へ）に示
すように層間絶縁層４を形成するが、これはポリイミド
系樹脂を回転塗布法によυ均一に形成し、約２００℃で
仮ベークを行い、さらに３５０℃のＮ２中でキュアを行
なう。次に絶縁層４上に前記同様にホトプロセスにより
レジスト膜３を形成しい、続いてヒドラジノおよびエチ
レンソアミン混液よりなるエッチャントで接続スルーホ
ール６を形成しくＧ）、レジスト膜を除去０した後、再
度ポリイミド系絶縁層４を　　□約３５０℃のＮ２中で
ベーク処理をする。

このように基板１上にＭ配線導体層２を形成し、３　頁 その上部の絶縁層４に接続用スルーホール６を設は九簿
膜多層配線回路では、前処理工程（Ｉ）に送られ、ここ
でスルーホール６内のＡＡ酸化被覆をスルファミノ酸系
エッチャントにより取除き、その後リン酸系エッチャン
トによりライトエッチしている。その後に第２導体層と
してＡ９（あるいはＮｉ−Ｃｒ／ッ、Ｃ１／。□など）
５を前記と同様真空蒸着またはスパッタリング法で形成
している（Ｊ）。

このように、従来は上部導体層５を設ける前に、前処理
工程（Ｉ）を設けているが、これは前記した如く、スル
ーホール６内のＡｇ、酸化被覆７を取除くためであり、
これを省略すると、スルーホール６の接続抵抗値が数Ω
／穴〜数−〇／穴と異状に高いものが生じ、製品歩留υ
を阻害する最大要因となっていたからである。

前記前処理工程（Ｉ）を施すことにより、スルーホール
６の接続抵抗値は約数Ω／穴と大巾に減少したが、その
反面、スルファミン酸系およびリン酸系エッチャントに
より、ＡＱ酸化被覆膜だ＆−１でなく成金属部まで除去
され、スルーホール６内に段差特開”ｒ’ｒ　’＋１１
　！ｌ：（２！Ｉｌｉ　（２）を生じ、上部導体層５の
形成後に、スルーホール部での配線切れやクラックを生
じ、配線強度を低下させ、製品歩留りを低下させる要因
が新たに発生してきた。

本発明は、前記の如き従来技術を改善し、スルファミン
酸系およびリン酸系エッチャントを用いる前処理工程を
省き、しかもスルーホール部での接続抵抗値を小さくす
ることができる多層配線基板を提供せんとするものであ
る。

本発明は前記の目的を達成せんがため、薄膜多層配線基
板の下部導体層として、主たる導体部分がＭからなシ、
かつその絶縁層中の開口部をＡｕによって被覆したもの
である。

次に第３図および第４図により本発明の一実施例を説明
する。

第３図および第４図は従来例を説明した第１図および第
２図に相当するフローシートおよびその：；□・ 工程における説明用断面図である。

第３図および第４図において、従来の実施例を説明した
第１図および第２図と異なるところは、５頁 （ト）工程におけるＡＩ／Ａｕ膜形成と、０工程におけ
るＡｕ４Ｂ　　配線形成と、前処理工程ＣＩ）がないこ
とだけであり、他の工程は前述の実施例と同一でめるが
らその他の工程の説明を省略し、（ト）、（Ｏ′工程に
ついてのみ説明する。

本実施例においても、基板１は薄膜回路に用いられるグ
レーズドセラミック基板１を洗浄後、真空蒸着あるいは
スパッタリング法等の真空製膜法によシＭ膜を１μ、そ
の上にＡｕを５０ＯＡ形成する。

このように配線導体層２を形成した後、レジスト膜３を
形成し、引続き第１層配線パターンの形成工程（Ｏ′で
は、Ａ１１のバターニングにはヨウ素系エッチャント、
Ｍのパターニングにはリン酸系エッチャントを使用する
。以下レジストの除去およびスルーホールの形成は従来
と同様にして行い、多層配線を構成する層間絶縁膜４を
ポリイミド系樹脂を用いて形成し、その上に上層配線と
して新たなＡｉ！／Ａｕ（或いはＮｉ　−Ｃｒ／）４　
＋　Ｃｒ／Ｃｕなど）を前述のように形成する。以下こ
れを繰返すことにょυ２つ以上の多層配線回路を構成す
る。

７ｒ このように構成した薄膜多層配線回路では、第５図に示
すようにＡｎを５００Ａ以上被覆することにより、６０
μφのスルーホールの接続抵抗値をすべて０．１Ω／穴
　以下にすることができることが確認された。

次表は従来法による多層配線基板と本発明による多層配
線基板の具体的効果を示す比較光である。

表 この表の如く、従来技術では、スルーホール接続抵抗値
が数Ω／穴穴数数Ω／穴と大きく、接続歩留りは３０％
程度であった。その解決策として前処理工程（Ｉ）を施
すことにより、接続抵抗値を０．１Ω／穴〜数Ω／穴に
減少することができ、接続７　　百 歩留りも８０％まで向上させることができたが、Ｍ処理
によυスルーホール内の成配線層が侵食され、クラック
や配線切れがめった。これに対し木兄ｒＪＩＣおいては
、スルーホールがＡｕで被覆しているので、前処理工程
を省略しても接続抵抗値が０．１Ω／穴であり、前処理
工程を省略することにより接続歩留りを９５チ程度まで
向上させることができた。

なお、前記層間絶縁層４の上に第３導体層として新たな
Ａｉ／Ａ１１（或いはＮｉ　−Ｃｒ／Ａｕ　、Ｃｒ／Ｃ
ｕ　など）を前述のように形成し、スルーホールを設け
て２層以」二の多層配線回路を構成することもできる。

以上述べた如く、本発明の多層配線基板は、配線導体層
上にＡｕを被覆させているので、スルーホール形成時に
配線導体層が侵食されることがなく、前処理工程を省略
しても接続抵抗値を０．１Ω／穴とすることができ、接
続歩留りを大巾に向上させることができる効果がある。

【図面の簡単な説明】

第１図は従来の多層配線基板の製造工程を示す１）開’
：：　’ａ８　！１，３２９１ｉ　（３）フローシート
、第２図は各工程における説明用断面図、第３図は本発
明の各工程を示すフローシート、第４図は各工程におけ
る説明用断面図、第５図はＡｕ膜厚と接続抵抗値の関係
を示すグラフである。 １・・基板、２・・・配線導体層、３・・・レジスト膜
、４・・・絶縁層、５・・・第２導体層、６・・・スル
ーポール７・・酸化被膜。 代理人　弁理士　秋　　本　　正　　実第３図 第４図

Claims (1)

1. 【特許請求の範囲】 １、　絶縁層および絶縁層中の開口部において接続され
   た絶縁層上部配線層と、絶縁層下部配線層からなる薄膜
   多層配線基板において、下部導体配線部として、主たる
   導体部分がＭからなυ、少くとも前記開口部において上
   記Ｍ配線部をＡｕによって被覆したことを特徴とする薄
   膜多層配線基板。 ２　絶縁層中の開口部がＡｕによって被覆されたＡＭ配
   線部を２つ以上の層に用いたことを特徴とする特許請求
   の範囲第１項記載の多層配線基板。