JPH07131155A - 多層配線基板の製造方法及び多層配線基板 - Google Patents
多層配線基板の製造方法及び多層配線基板Info
- Publication number
- JPH07131155A JPH07131155A JP5273729A JP27372993A JPH07131155A JP H07131155 A JPH07131155 A JP H07131155A JP 5273729 A JP5273729 A JP 5273729A JP 27372993 A JP27372993 A JP 27372993A JP H07131155 A JPH07131155 A JP H07131155A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- wiring board
- resistance
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims 1
- 238000009751 slip forming Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 84
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000000243 solution Substances 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical group O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 1
- 239000013522 chelant Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 基板上に異なる材料を２層以上成膜した配線
または絶縁膜を有する多層配線基板の配線等の加工端面
形状を階段状にすることにより、その上に形成される膜
のステップカバーレジを良好にする。 【構成】 基板１上に絶縁膜２を形成し、その後、抵抗
膜３、抵抗電極膜４を連続成膜した多重構造膜に対し、
マスク材９を最初に形成しておく。次に、上層から各膜
を順次エッチングした後、抵抗電極膜４のみを選択的に
エッチングするエッチング液等により抵抗電極膜４のみ
をさらにエッチングしてパターン端面形状を階段状にす
る。その後、マスク材を除去し、配線電極膜５を形成す
る。
または絶縁膜を有する多層配線基板の配線等の加工端面
形状を階段状にすることにより、その上に形成される膜
のステップカバーレジを良好にする。 【構成】 基板１上に絶縁膜２を形成し、その後、抵抗
膜３、抵抗電極膜４を連続成膜した多重構造膜に対し、
マスク材９を最初に形成しておく。次に、上層から各膜
を順次エッチングした後、抵抗電極膜４のみを選択的に
エッチングするエッチング液等により抵抗電極膜４のみ
をさらにエッチングしてパターン端面形状を階段状にす
る。その後、マスク材を除去し、配線電極膜５を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線基板の製造方
法に係り、特に、基板上に異なる材料を２層以上積層し
て成膜した配線パターン、抵抗膜パターンまたは絶縁膜
パターンを有する多層配線基板の製造方法に関する。
法に係り、特に、基板上に異なる材料を２層以上積層し
て成膜した配線パターン、抵抗膜パターンまたは絶縁膜
パターンを有する多層配線基板の製造方法に関する。
【０００２】
【従来の技術】一般に、高密度実装用多層配線電子部品
として、基板上に有機絶縁膜と金属配線パターンとによ
る薄膜多層配線を形成した多層配線基板が使用されてい
る。この種の多層配線基板は、その金属配線パターンの
表面の酸化を防止する等のために、配線パターン自身を
主たる導体層と酸化防止用保護層とを積層して連続成膜
することにより、配線パターン自身を多重構造に形成
し、あるいは、多層配線基板の平坦化等のために、異な
る種類の絶縁膜を複数積層して構成されている。
として、基板上に有機絶縁膜と金属配線パターンとによ
る薄膜多層配線を形成した多層配線基板が使用されてい
る。この種の多層配線基板は、その金属配線パターンの
表面の酸化を防止する等のために、配線パターン自身を
主たる導体層と酸化防止用保護層とを積層して連続成膜
することにより、配線パターン自身を多重構造に形成
し、あるいは、多層配線基板の平坦化等のために、異な
る種類の絶縁膜を複数積層して構成されている。
【０００３】前述のような多層構造の配線材、絶縁膜の
加工は、ホトエッチング等の処理により、逐次または同
時にエッチングを行ってパターンを形成することによ
り、あるいは、その配線材、抵抗材、絶縁材の数だけホ
トエッチングを繰り返してパターンを形成することによ
り行われる。
加工は、ホトエッチング等の処理により、逐次または同
時にエッチングを行ってパターンを形成することによ
り、あるいは、その配線材、抵抗材、絶縁材の数だけホ
トエッチングを繰り返してパターンを形成することによ
り行われる。
【０００４】なお、この種の多層配線基板の製造方法に
関する従来技術として、例えば、特開昭６０−１０７５
５号公報等に記載された技術が知られている。
関する従来技術として、例えば、特開昭６０−１０７５
５号公報等に記載された技術が知られている。
【０００５】
【発明が解決しようとする課題】前記従来技術は、多重
構造の配線材、抵抗材、絶縁材のエッチング加工を行う
場合、その上層から加工を行うため、下層の加工時、上
層に対しアンダーエッチング等を生じ、形成された多層
構造の配線パターンに更に配線材を成膜する際、ステッ
プカバーレジが悪くなってしまうという問題点を有して
いる。また、前述のアンダーエッチングを生じさせない
ようにするためには、複数回のホトエッチング工程を行
う必要が生じ、加工工数が増加してしまうという問題点
を生じてしまう。
構造の配線材、抵抗材、絶縁材のエッチング加工を行う
場合、その上層から加工を行うため、下層の加工時、上
層に対しアンダーエッチング等を生じ、形成された多層
構造の配線パターンに更に配線材を成膜する際、ステッ
プカバーレジが悪くなってしまうという問題点を有して
いる。また、前述のアンダーエッチングを生じさせない
ようにするためには、複数回のホトエッチング工程を行
う必要が生じ、加工工数が増加してしまうという問題点
を生じてしまう。
【０００６】本発明の目的は、前記従来技術の問題点を
解決し、１回のマスク材の形成のみで、多層構造の配線
材、抵抗材、絶縁材に対して、その加工端面を階段状
に、あるいは、必要に応じて、逆テーパー状に加工する
ことを可能にし、少ない工数で所望の形状を得ることの
できる多層配線基板の製造方法を提供することにある。
解決し、１回のマスク材の形成のみで、多層構造の配線
材、抵抗材、絶縁材に対して、その加工端面を階段状
に、あるいは、必要に応じて、逆テーパー状に加工する
ことを可能にし、少ない工数で所望の形状を得ることの
できる多層配線基板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明によれば前記目的
は、多層構造の配線または絶縁層のパターン形成時、１
回のマスク材のパターニングを行った後、選択性のある
エッチング媒体を使用して、多層構造の上層部より下層
部に対して順次エッチングを行い、更に下層からエッチ
ングを行い、これにより、上層部に対するアンダーエツ
チを除去するようにすることにより達成される。
は、多層構造の配線または絶縁層のパターン形成時、１
回のマスク材のパターニングを行った後、選択性のある
エッチング媒体を使用して、多層構造の上層部より下層
部に対して順次エッチングを行い、更に下層からエッチ
ングを行い、これにより、上層部に対するアンダーエツ
チを除去するようにすることにより達成される。
【０００８】
【作用】本発明は、１回のマスク材のパターニングを行
った後、そのマスクを使用して、異なる種類のエッチン
グ材により複数回のエッチングを行っているので、多層
構造の配線、抵抗または絶縁膜の加工を、１回のマスク
材で所望の形状に形成することができ、製造工程の短縮
を図ることができる。
った後、そのマスクを使用して、異なる種類のエッチン
グ材により複数回のエッチングを行っているので、多層
構造の配線、抵抗または絶縁膜の加工を、１回のマスク
材で所望の形状に形成することができ、製造工程の短縮
を図ることができる。
【０００９】
【実施例】以下、本発明による多層配線基板の製造方法
の一実施例を図面により詳細に説明する。
の一実施例を図面により詳細に説明する。
【００１０】図１は本発明の一実施例により製造された
薄膜抵抗素子を内装した多層配線基板の構造を説明する
断面図、図２は本発明の一実施例による製造方法を説明
する各工程における基板の断面図、図３は本発明の一実
施例により製造された多層配線基板の他の構造を説明す
る断面図である。図１〜図３において、１は基板、２は
絶縁膜、３は抵抗膜、４は抵抗電極膜、５は配線電極
膜、６はスルーホール、７はスルーホール部位、８は分
離部位、９はマスク材、１１はガラス基板、１２は金属
配線、１３は有機絶縁膜、１４はダミー配線である。
薄膜抵抗素子を内装した多層配線基板の構造を説明する
断面図、図２は本発明の一実施例による製造方法を説明
する各工程における基板の断面図、図３は本発明の一実
施例により製造された多層配線基板の他の構造を説明す
る断面図である。図１〜図３において、１は基板、２は
絶縁膜、３は抵抗膜、４は抵抗電極膜、５は配線電極
膜、６はスルーホール、７はスルーホール部位、８は分
離部位、９はマスク材、１１はガラス基板、１２は金属
配線、１３は有機絶縁膜、１４はダミー配線である。
【００１１】本発明の一実施例により製造された図１に
示す多層配線基板は、薄膜抵抗素子を内装したものであ
り、基板１に形成された抵抗膜３上の一方の抵抗電極膜
４が配線電極膜５を介して基板１に設けられたスルーホ
ールに接続され、抵抗膜３上の他方の抵抗電極膜４が基
板１に設けられたスルーホール、または、上層の他の部
分に接続される構成を有している。そして、このような
多層配線基板は、基板１上に絶縁膜２が成膜され、さら
にこの絶縁膜２上に順に抵抗膜３、抵抗電極膜４、配線
電極膜５が成膜され、配線電極膜５が基板１のスルーホ
ール６に内装された導体と電気的に接続される構造とな
っている。
示す多層配線基板は、薄膜抵抗素子を内装したものであ
り、基板１に形成された抵抗膜３上の一方の抵抗電極膜
４が配線電極膜５を介して基板１に設けられたスルーホ
ールに接続され、抵抗膜３上の他方の抵抗電極膜４が基
板１に設けられたスルーホール、または、上層の他の部
分に接続される構成を有している。そして、このような
多層配線基板は、基板１上に絶縁膜２が成膜され、さら
にこの絶縁膜２上に順に抵抗膜３、抵抗電極膜４、配線
電極膜５が成膜され、配線電極膜５が基板１のスルーホ
ール６に内装された導体と電気的に接続される構造とな
っている。
【００１２】次に、本発明による多層配線基板の製造方
法の一実施例を、図２を参照して説明する。
法の一実施例を、図２を参照して説明する。
【００１３】（１）まず、図２（ａ）に示すように、裏
面への電気的接続をとるためのスルーホール６内に導体
が内装された基板１上に絶縁膜２を成膜する。その後、
Ｃｒ−ＳiＯ2から成る抵抗膜３、Ａｌ膜から成る抵抗電
極膜４をスパツタリング法により、それぞれ、０．３μ
ｍ、０．４μｍの厚さに連続成膜する。
面への電気的接続をとるためのスルーホール６内に導体
が内装された基板１上に絶縁膜２を成膜する。その後、
Ｃｒ−ＳiＯ2から成る抵抗膜３、Ａｌ膜から成る抵抗電
極膜４をスパツタリング法により、それぞれ、０．３μ
ｍ、０．４μｍの厚さに連続成膜する。
【００１４】（２）次に、Ａｌ膜上にマスク材９をパタ
ーニングし、ホトエッチングを行うことにより、図２
（ｂ）に示すように、絶縁膜２にスルーホールを形成す
べき部位７、および、抵抗電極４と配線電極５を分離す
べき部位８に対して、抵抗電極膜４、抵抗膜３のエッチ
ングを順次行う。このエッチングのため、Ａｌ膜による
抵抗電極膜４、Ｃｒ−ＳiＯ2による抵抗膜３のそれぞれ
に対して選択的にエッチング可能な異なる種類のエッチ
ング液を用意する。
ーニングし、ホトエッチングを行うことにより、図２
（ｂ）に示すように、絶縁膜２にスルーホールを形成す
べき部位７、および、抵抗電極４と配線電極５を分離す
べき部位８に対して、抵抗電極膜４、抵抗膜３のエッチ
ングを順次行う。このエッチングのため、Ａｌ膜による
抵抗電極膜４、Ｃｒ−ＳiＯ2による抵抗膜３のそれぞれ
に対して選択的にエッチング可能な異なる種類のエッチ
ング液を用意する。
【００１５】そして、このエッチングは、まず、抵抗電
極膜４に対して、エッチング材として、りん酸：酢酸：
硝酸：水＝７２：１０：２：１６の組成のエッチング液
を用いて、次に、抵抗膜３に対して、エッチング材とし
て、ふっ酸：ふっ化アンモニウム：塩酸：りん酸＝３：
２：２：１の組成のエッチング液を用いて、それぞれ、
室温にて１５秒間ディップ槽内で行われる。この処理に
より、抵抗膜３は、図２（ｂ）に示すように、抵抗電極
膜４に対して、５μｍ〜１０μｍ程度アンダーエッチン
グを生じる。
極膜４に対して、エッチング材として、りん酸：酢酸：
硝酸：水＝７２：１０：２：１６の組成のエッチング液
を用いて、次に、抵抗膜３に対して、エッチング材とし
て、ふっ酸：ふっ化アンモニウム：塩酸：りん酸＝３：
２：２：１の組成のエッチング液を用いて、それぞれ、
室温にて１５秒間ディップ槽内で行われる。この処理に
より、抵抗膜３は、図２（ｂ）に示すように、抵抗電極
膜４に対して、５μｍ〜１０μｍ程度アンダーエッチン
グを生じる。
【００１６】（３）次に、図２（ｂ）におけるエッチン
グに使用したホトレジスト等のマスク材９を残したま
ま、抵抗膜３をエッチングしない選択性のある、前述し
た抵抗電極膜４のエッチングに使用したエッチング液を
用い、スプレー式エッチング装置で、液温５０℃、２分
の条件でさらにエッチングを行う。これにより、抵抗電
極膜４は、図２（ｃ）に示すように、抵抗膜３のエッチ
ングパターン端面に対して、１μｍ〜２μｍ程度後退し
たエッチングパターン端面を有するものとすることがで
き、抵抗膜３と抵抗電極膜４とのエッチング端面形状が
階段状となった多層構造を形成することができる。
グに使用したホトレジスト等のマスク材９を残したま
ま、抵抗膜３をエッチングしない選択性のある、前述し
た抵抗電極膜４のエッチングに使用したエッチング液を
用い、スプレー式エッチング装置で、液温５０℃、２分
の条件でさらにエッチングを行う。これにより、抵抗電
極膜４は、図２（ｃ）に示すように、抵抗膜３のエッチ
ングパターン端面に対して、１μｍ〜２μｍ程度後退し
たエッチングパターン端面を有するものとすることがで
き、抵抗膜３と抵抗電極膜４とのエッチング端面形状が
階段状となった多層構造を形成することができる。
【００１７】（４）その後、絶縁膜２のスルーホール６
に対応する位置にビアホールを形成するため、マスク材
９を除去して、絶縁膜２のエッチングを行うマスクをパ
ターニングし、絶縁膜２に対するエッチングを行って、
基板１のスルーホール６上にビアボールを形成する。さ
らに、その上にスパッタ等により配線電極膜５を成膜す
る。これにより、図２（ｄ）に示すような断面構造を有
する多層配線基板を製造することができる。なお、この
工程の方法は、公知の方法である。
に対応する位置にビアホールを形成するため、マスク材
９を除去して、絶縁膜２のエッチングを行うマスクをパ
ターニングし、絶縁膜２に対するエッチングを行って、
基板１のスルーホール６上にビアボールを形成する。さ
らに、その上にスパッタ等により配線電極膜５を成膜す
る。これにより、図２（ｄ）に示すような断面構造を有
する多層配線基板を製造することができる。なお、この
工程の方法は、公知の方法である。
【００１８】前述した本発明の一実施例によれば、抵抗
電極膜４と抵抗膜３とのエッチングパターン端面を容易
に階段状に形成することができ、これにより、図２
（ｄ）に示すように、その上にスパッタ等で成膜した配
線電極膜５の抵抗電極膜４と抵抗膜３との端面部におけ
るカバレジを良好なものとすることができ、信頼性の高
い多層配線基板を製造することができる。
電極膜４と抵抗膜３とのエッチングパターン端面を容易
に階段状に形成することができ、これにより、図２
（ｄ）に示すように、その上にスパッタ等で成膜した配
線電極膜５の抵抗電極膜４と抵抗膜３との端面部におけ
るカバレジを良好なものとすることができ、信頼性の高
い多層配線基板を製造することができる。
【００１９】次に、図３を参照して、本発明の一実施例
により製造された多層配線基板の他の構造例を説明す
る。
により製造された多層配線基板の他の構造例を説明す
る。
【００２０】図３に示す多層配線基板は、ガラス基板１
１上にＣｒ膜１２ａとＡｌ膜１２ｂとによる多層の金属
配線１２及びダミー配線１４を形成し、その上に有機絶
縁膜１３を形成して構成されたものであり、有機絶縁膜
１３と配線１２、１４または基板１１との接着力が充分
でない場合にも、有機絶縁膜１３の接着性の向上を図る
ことができるようにしたものである。
１上にＣｒ膜１２ａとＡｌ膜１２ｂとによる多層の金属
配線１２及びダミー配線１４を形成し、その上に有機絶
縁膜１３を形成して構成されたものであり、有機絶縁膜
１３と配線１２、１４または基板１１との接着力が充分
でない場合にも、有機絶縁膜１３の接着性の向上を図る
ことができるようにしたものである。
【００２１】この多層配線基板は、多層の配線１２、１
４を構成している上側のＡｌ膜１２ｂの端面が逆テーパ
ー形状とされている点が特徴的な点であり、図２により
説明したと同様な方法で製造することができる。以下、
その製造方法の詳細を説明する。
４を構成している上側のＡｌ膜１２ｂの端面が逆テーパ
ー形状とされている点が特徴的な点であり、図２により
説明したと同様な方法で製造することができる。以下、
その製造方法の詳細を説明する。
【００２２】（１）ガラス基板１１上にＣｒ膜１２ａを
０．３μｍ、Ａｌ膜１２ｂを２μｍ、スパッタリング法
等により成膜する。
０．３μｍ、Ａｌ膜１２ｂを２μｍ、スパッタリング法
等により成膜する。
【００２３】（２）次に、ホトエッチングにより、電気
的回路として必要とする金属配線１２、ダミー配線１４
を形成する。このエッチングは、Ｃｒ膜１２ａ、Ａｌ膜
１２ｂのそれぞれに対して選択的にエッチング可能な異
なる種類のエッチング液を用意し、まず、上層のＡｌ膜
１２ｂをりん酸：酢酸：硝酸：水＝１５：３：１：１の
組成のエッチング液等によりエッチングを行い、次に、
Ｃｒ膜１２ａを硝酸第２セリウムアンモニウムの水溶液
等で、Ａｌ膜１２ｂの膜厚分サイドエッチングが起る程
度にエッチングを行い、さらに続いて、Ａｌ膜１２ｂを
前述したエッチング液により等方性エッチングを行うこ
とにより実施される。
的回路として必要とする金属配線１２、ダミー配線１４
を形成する。このエッチングは、Ｃｒ膜１２ａ、Ａｌ膜
１２ｂのそれぞれに対して選択的にエッチング可能な異
なる種類のエッチング液を用意し、まず、上層のＡｌ膜
１２ｂをりん酸：酢酸：硝酸：水＝１５：３：１：１の
組成のエッチング液等によりエッチングを行い、次に、
Ｃｒ膜１２ａを硝酸第２セリウムアンモニウムの水溶液
等で、Ａｌ膜１２ｂの膜厚分サイドエッチングが起る程
度にエッチングを行い、さらに続いて、Ａｌ膜１２ｂを
前述したエッチング液により等方性エッチングを行うこ
とにより実施される。
【００２４】前述において、Ｃｒ膜１２ａを、Ａｌ膜１
２ｂの膜厚分だけのエッチングを行い、Ａｌ膜１２ｂに
対して等方性エッチングを行った場合、Ａｌ膜１２ｂの
端面形状は、エッチング液のＣｒ膜１２ａ端面近傍から
の回り込みにより、おおよそ半径２μｍの逆テーパー形
状とすることができる。なお、これらのエッチングに使
用するホトレジスト等のマスク材は、初期に形成してお
き、最後のエッチングまで使用した後に除去する。
２ｂの膜厚分だけのエッチングを行い、Ａｌ膜１２ｂに
対して等方性エッチングを行った場合、Ａｌ膜１２ｂの
端面形状は、エッチング液のＣｒ膜１２ａ端面近傍から
の回り込みにより、おおよそ半径２μｍの逆テーパー形
状とすることができる。なお、これらのエッチングに使
用するホトレジスト等のマスク材は、初期に形成してお
き、最後のエッチングまで使用した後に除去する。
【００２５】（３）エッチング処理により、金属配線１
２、ダミー配線１４の形成後、有機絶縁膜１３として、
ＰＩＱ（日立化成製ポリイミド系樹脂）を用い、塗布・
ベーク工程を経て絶縁膜１３を形成する。
２、ダミー配線１４の形成後、有機絶縁膜１３として、
ＰＩＱ（日立化成製ポリイミド系樹脂）を用い、塗布・
ベーク工程を経て絶縁膜１３を形成する。
【００２６】前述の工程により、図３に示すような形状
の多層配線基板を少ない工程数で製造することができ
る。この図３に示す多層配線基板において、有機絶縁膜
１３としてのＰＩＱは、ガラス基板１１に対し接着性が
悪く、通常、キレート処理等を施し、接着性の改善を図
っているが、図３に示す本発明の実施例による多層配線
基板によれば、配線層のパターン端面の逆テーパー形状
により、アンカー効果を生じさせ、これにより、接着性
の向上を図ることができる。
の多層配線基板を少ない工程数で製造することができ
る。この図３に示す多層配線基板において、有機絶縁膜
１３としてのＰＩＱは、ガラス基板１１に対し接着性が
悪く、通常、キレート処理等を施し、接着性の改善を図
っているが、図３に示す本発明の実施例による多層配線
基板によれば、配線層のパターン端面の逆テーパー形状
により、アンカー効果を生じさせ、これにより、接着性
の向上を図ることができる。
【００２７】前述した本発明の一実施例は、２層の金属
膜に対するエッチング加工を行うものとして説明した
が、本発明は、更に多層の抵抗膜、導電性配線膜を含む
金属膜に対しても適用することができる。この場合、各
層を形成する金属層のそれぞれに対して、選択性を持っ
たエッチング材を用意し、初めに、上層の金属層から順
次エッチング処理を行い、最下層のエッチング終了後、
この最下層の上側に隣接する金属層から上方に向かって
順次もう一度エッチング処理を行うようにすればよい。
膜に対するエッチング加工を行うものとして説明した
が、本発明は、更に多層の抵抗膜、導電性配線膜を含む
金属膜に対しても適用することができる。この場合、各
層を形成する金属層のそれぞれに対して、選択性を持っ
たエッチング材を用意し、初めに、上層の金属層から順
次エッチング処理を行い、最下層のエッチング終了後、
この最下層の上側に隣接する金属層から上方に向かって
順次もう一度エッチング処理を行うようにすればよい。
【００２８】また、前述した本発明の実施例による方法
は、複数層の異なる絶縁材を積層した絶縁膜に対するス
ルーホール加工等に対しても利用することができる。こ
の場合にも、各絶縁材に対して選択性を持ってエッチン
グを行うことのできるエッチング材を用意すればよい。
は、複数層の異なる絶縁材を積層した絶縁膜に対するス
ルーホール加工等に対しても利用することができる。こ
の場合にも、各絶縁材に対して選択性を持ってエッチン
グを行うことのできるエッチング材を用意すればよい。
【００２９】
【発明の効果】以上説明したように本発明によれば、多
層配線基板の製造時において、１回のマスク材の形成の
みで、多層構造の配線材、絶縁材に対して、その加工端
面を階段状に、あるいは、必要に応じて逆テーパー状
に、少ない工数で所望の形状に加工することができ、こ
れらの上に形成する他の層の前記端面部におけるカバレ
ジを良好なものとすることができ、信頼性の高い多層配
線基板を製造することができる。
層配線基板の製造時において、１回のマスク材の形成の
みで、多層構造の配線材、絶縁材に対して、その加工端
面を階段状に、あるいは、必要に応じて逆テーパー状
に、少ない工数で所望の形状に加工することができ、こ
れらの上に形成する他の層の前記端面部におけるカバレ
ジを良好なものとすることができ、信頼性の高い多層配
線基板を製造することができる。
【図１】本発明の一実施例により製造された薄膜抵抗素
子を内装した多層配線基板の構造を説明する断面図であ
る。
子を内装した多層配線基板の構造を説明する断面図であ
る。
【図２】本発明の一実施例による製造方法を説明する各
工程における基板の断面図である。
工程における基板の断面図である。
【図３】本発明の一実施例により製造された多層配線基
板の他の構造を説明する断面図である。
板の他の構造を説明する断面図である。
１ 基板 ２ 絶縁膜 ３ 抵抗膜 ４ 抵抗電極膜 ５ 配線電極膜 ６ スルーホール ９ マスク材
Claims (3)
- 【請求項１】 基板上に金属材料、抵抗材料、絶縁材料
等の材料による２層以上材料膜をパターニングして構成
する多層配線基板の製造方法において、基板上に２層以
上の材料膜を積層し、その上にマスク材を形成した後、
前記材料膜を上層から順次エッチングし、さらに、その
後、最下層から２番目の材料膜から上層に向かって順次
エッチングを行い、最後にマスク材を除去することを特
徴とする多層配線基板の製造方法。 - 【請求項２】 最下層から２番目の材料膜から上層に向
かって行うエッチングを等方性エッチング方式により行
い、エッチング端面を逆テーパー状に加工することを特
徴とする請求項１記載の多層配線基板の製造方法。 - 【請求項３】 請求項１または２に記載の製造方法によ
り製造されたことを特徴とする多層配線基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5273729A JPH07131155A (ja) | 1993-11-01 | 1993-11-01 | 多層配線基板の製造方法及び多層配線基板 |
| GB9421128A GB2283614B (en) | 1993-11-01 | 1994-10-19 | Method for manufacture of multilayer wiring board and the multilayer wiring board |
| DE4437963A DE4437963C2 (de) | 1993-11-01 | 1994-10-24 | Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung |
| US08/332,134 US5609773A (en) | 1993-11-01 | 1994-10-31 | Method for manufacture of multilayer wiring board and the multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5273729A JPH07131155A (ja) | 1993-11-01 | 1993-11-01 | 多層配線基板の製造方法及び多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131155A true JPH07131155A (ja) | 1995-05-19 |
Family
ID=17531755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5273729A Pending JPH07131155A (ja) | 1993-11-01 | 1993-11-01 | 多層配線基板の製造方法及び多層配線基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5609773A (ja) |
| JP (1) | JPH07131155A (ja) |
| DE (1) | DE4437963C2 (ja) |
| GB (1) | GB2283614B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030507A (ja) * | 2011-07-26 | 2013-02-07 | Kyocera Corp | 光電変換装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5132859B2 (ja) * | 2001-08-24 | 2013-01-30 | ステラケミファ株式会社 | 多成分を有するガラス基板用の微細加工表面処理液 |
| JP4181853B2 (ja) * | 2002-11-15 | 2008-11-19 | Ｎｅｃ液晶テクノロジー株式会社 | 積層膜の複合ウェットエッチング方法 |
| JP6075114B2 (ja) | 2013-02-27 | 2017-02-08 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| EP3322267B1 (en) * | 2016-11-10 | 2025-02-19 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with adhesion promoting shape of wiring structure |
| EP3761766A1 (en) * | 2019-07-03 | 2021-01-06 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Anisotropic etching using additives |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4226932A (en) * | 1979-07-05 | 1980-10-07 | Gte Automatic Electric Laboratories Incorporated | Titanium nitride as one layer of a multi-layered coating intended to be etched |
| JPS5669835A (en) * | 1979-11-09 | 1981-06-11 | Japan Electronic Ind Dev Assoc<Jeida> | Method for forming thin film pattern |
| JPS6010755A (ja) * | 1983-06-30 | 1985-01-19 | Sharp Corp | 半導体装置の製造方法 |
| US5192716A (en) * | 1989-01-25 | 1993-03-09 | Polylithics, Inc. | Method of making a extended integration semiconductor structure |
| EP0453785A1 (de) * | 1990-04-24 | 1991-10-30 | Oerlikon Contraves AG | Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen |
| JPH04185693A (ja) * | 1990-11-21 | 1992-07-02 | Hitachi Ltd | 抵抗膜のエッチング液組成物及びそれを使用したエッチング方法 |
| DE4210559C2 (de) * | 1992-03-31 | 2000-12-14 | Bosch Gmbh Robert | Einrichtung zum Steuern von betriebsparameterabhängigen Vorgängen von Brennkraftmaschinen |
-
1993
- 1993-11-01 JP JP5273729A patent/JPH07131155A/ja active Pending
-
1994
- 1994-10-19 GB GB9421128A patent/GB2283614B/en not_active Expired - Fee Related
- 1994-10-24 DE DE4437963A patent/DE4437963C2/de not_active Expired - Fee Related
- 1994-10-31 US US08/332,134 patent/US5609773A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030507A (ja) * | 2011-07-26 | 2013-02-07 | Kyocera Corp | 光電変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2283614B (en) | 1997-10-08 |
| GB9421128D0 (en) | 1994-12-07 |
| DE4437963A1 (de) | 1995-05-04 |
| US5609773A (en) | 1997-03-11 |
| GB2283614A (en) | 1995-05-10 |
| DE4437963C2 (de) | 1997-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07131155A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JPH0240233B2 (ja) | ||
| JP3144596B2 (ja) | 薄膜電子部品及びその製造方法 | |
| JP2530008B2 (ja) | 配線基板の製造方法 | |
| JP4112907B2 (ja) | 抵抗素子およびその製造方法 | |
| JPH07307550A (ja) | 電子部品の製造方法 | |
| JP2002043530A (ja) | 導体パターンの形成方法および薄膜キャパシタ素子の製造方法 | |
| JPH09270329A (ja) | 電子部品及びその製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| KR0173178B1 (ko) | 반도체 금속막 식각공정 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPH01220896A (ja) | 多層電子回路の製造方法 | |
| JPS6260241A (ja) | 多層配線構造の製造方法 | |
| JPS6145383B2 (ja) | ||
| JPH05308182A (ja) | 膜回路基板の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS58213451A (ja) | 多層配線の形成法 | |
| JPH0240232B2 (ja) | ||
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH0567687A (ja) | 半導体装置及びその製造方法 | |
| JPH06204344A (ja) | 半導体装置の製造方法 | |
| JPH05267468A (ja) | 半導体装置の製造方法 | |
| JPH066028A (ja) | プリント配線板の製造方法 |