JPS5848515A - 非線型増幅回路 - Google Patents
非線型増幅回路Info
- Publication number
- JPS5848515A JPS5848515A JP56148510A JP14851081A JPS5848515A JP S5848515 A JPS5848515 A JP S5848515A JP 56148510 A JP56148510 A JP 56148510A JP 14851081 A JP14851081 A JP 14851081A JP S5848515 A JPS5848515 A JP S5848515A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- signal
- circuit
- input
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
- H03G7/005—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers using discontinuously variable devices, e.g. switch-operated
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、非線型増幅回路に関し、詳しくは、低入力レ
ベルの信号に対しては小なる一利得を有し、高入力レベ
ルの信号に対しては、大なる利得を有する様にした非線
型増幅回路を提供するものであ − る。
ベルの信号に対しては小なる一利得を有し、高入力レベ
ルの信号に対しては、大なる利得を有する様にした非線
型増幅回路を提供するものであ − る。
第１図は、通常の負帰還増幅回路の基本原理を説明する
ためのブロック図である。この増幅回路における本体の
能動負荷型差動増幅回路の利得をム０負帰還ループにお
ける伝達関数をＧ（ｓ）とする。
ためのブロック図である。この増幅回路における本体の
能動負荷型差動増幅回路の利得をム０負帰還ループにお
ける伝達関数をＧ（ｓ）とする。
入力信号源電圧をＶｉ 出力電圧をｖＯとすればした、
かって、このＧ（！りを入力信号レベルの大小によって
切換えるように制御すれば、第２図に示すように、ノイ
ズ成分を含む信号より゛信号成分のみを取り出す場合に
好適な非線型増幅回路を構成することが可能である。
かって、このＧ（！りを入力信号レベルの大小によって
切換えるように制御すれば、第２図に示すように、ノイ
ズ成分を含む信号より゛信号成分のみを取り出す場合に
好適な非線型増幅回路を構成することが可能である。
゛ 第３図は、本発明の非線型増幅回路の一実施例を示
すものである。ｎｐｎ ）ランジスタＱ３．Ｑ４は差動
増幅回路を構成するもので本回路の入力段、ｐｎｐ ＋
”ランジスタ９．Ｑ２はカレントミラー回路を構成し、
上記各トランジスタＱｓ 、 Ｑ４のおのおのに対する
負荷である。Ｒ１は入力抵抗、！は入力バイアス電源で
ある。トランジスタＱ５は出力段のエミツタホロワ回路
の構成体であり、Ｒ（Ｒｓ、Ｉｋ、ｃｌは、非線型利得
を決定する抵抗ならびに容量の各素子、Ｑ６．、Ｑ７ハ
ヌイツチングトランジスタ、Ｖ＋ 、 Ｖ２〜は電圧源
である。
すものである。ｎｐｎ ）ランジスタＱ３．Ｑ４は差動
増幅回路を構成するもので本回路の入力段、ｐｎｐ ＋
”ランジスタ９．Ｑ２はカレントミラー回路を構成し、
上記各トランジスタＱｓ 、 Ｑ４のおのおのに対する
負荷である。Ｒ１は入力抵抗、！は入力バイアス電源で
ある。トランジスタＱ５は出力段のエミツタホロワ回路
の構成体であり、Ｒ（Ｒｓ、Ｉｋ、ｃｌは、非線型利得
を決定する抵抗ならびに容量の各素子、Ｑ６．、Ｑ７ハ
ヌイツチングトランジスタ、Ｖ＋ 、 Ｖ２〜は電圧源
である。
第３図（おいて、入力段のトランジスタＱｓのベースは
、Ｘでバイアスされており、入力信号のない平衡状態で
は、トランジスタＱｂ、Ｑｙ共にオフするように、Ｖ＋
、 Ｖ２を設定する。今、ｖＢｑ４の交流レヘｌカＶ
＋ ＋ ＶＢｘｑ７） Ｖ！ｌＱ４ ＞ Ｖ２ Ｖａ
ｘｑ６ を満たすような入力レベルで、信号が入力さ
れ゛る場合、トランジスタφ＋ Ｑ’はカットオフであ
り、負帰還量を決定する伝達関数Ｇ（ｓ）は で決定される。ここで、ＳＣはコンデンサＣのインピー
ダンス成分である。したがってこの負帰還型増幅回路全
体の利得は キなる。
、Ｘでバイアスされており、入力信号のない平衡状態で
は、トランジスタＱｂ、Ｑｙ共にオフするように、Ｖ＋
、 Ｖ２を設定する。今、ｖＢｑ４の交流レヘｌカＶ
＋ ＋ ＶＢｘｑ７） Ｖ！ｌＱ４ ＞ Ｖ２ Ｖａ
ｘｑ６ を満たすような入力レベルで、信号が入力さ
れ゛る場合、トランジスタφ＋ Ｑ’はカットオフであ
り、負帰還量を決定する伝達関数Ｇ（ｓ）は で決定される。ここで、ＳＣはコンデンサＣのインピー
ダンス成分である。したがってこの負帰還型増幅回路全
体の利得は キなる。
次Ｋ、ＶＢＱ４ （７）交流レヘルがＶ＋ ＋ ＶＢ
ｘｑ７＜ＶＢＱ４ 。
ｘｑ７＜ＶＢＱ４ 。
Ｖ２− ＶＢＸＱ６ ＞ ＶＢＱ４を満たすような入
力レベルで信号り」入力されると、Ｒ５の一端は交流的
に接地されることになり となる。したがって、 となり、低入力レベル時の利得より、大ならし、めるこ
とかできる。
力レベルで信号り」入力されると、Ｒ５の一端は交流的
に接地されることになり となる。したがって、 となり、低入力レベル時の利得より、大ならし、めるこ
とかできる。
すなわち、上述の本実施例非線型増幅回路は、第４図に
示すような人出力持性を持たせることが可能で、前述の
如き、信号処理回路において大きな効力を発揮する。
示すような人出力持性を持たせることが可能で、前述の
如き、信号処理回路において大きな効力を発揮する。
なお、第３図の実施例回路において、トランジスタＱｂ
、 Ｑ７は、バイポ、−ラトランジスタに限らず、適
当なバイアス条件に設定され九ＦＩＴ、あるいはダイオ
ード等の非線型スイッチング素子によって置き換えても
、同様の回路機能が実現可能である。
、 Ｑ７は、バイポ、−ラトランジスタに限らず、適
当なバイアス条件に設定され九ＦＩＴ、あるいはダイオ
ード等の非線型スイッチング素子によって置き換えても
、同様の回路機能が実現可能である。
以上、非線型増幅回路につい５ての回路例とその特性を
説明したが、本発明は前述の如き回路中のトランジスタ
をＮＰＮ構造のものとＰＮＰＩＩＩ造のものとに極性を
違えた場合においても、同様に有用な回路構成をなすこ
とが可能である。
説明したが、本発明は前述の如き回路中のトランジスタ
をＮＰＮ構造のものとＰＮＰＩＩＩ造のものとに極性を
違えた場合においても、同様に有用な回路構成をなすこ
とが可能である。
第１図は負帰還型増幅回路の基本原理を示すブロック図
、第２図は同回路で処理する信号の一例を示す図、第３
図は本発明の一実施例における非線型増幅回路の回路図
、第４図は同非線型増幅回路の入出力特性を示す図であ
る。 Ｑｌ、Ｑ２．Ｑ７°−°°ｐ ｎ ｐ ） ”） ７ジ
スタ、Ｑ’ ＋ Ｑ’ 。 Ｑ５．Ｑ６・・・・・・ｎｐｎ ）ランジスタ、Ｒ＋・
・・・・・入力抵抗、Ｅ・・・・・・入力バイアス電源
、Ｒ２，、Ｒｓ 、 Ｒ４・・・・・・抵抗、Ｃ１・・
・・・・容量。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４ｖｉＡ Ｖｎ ＝７５−
、第２図は同回路で処理する信号の一例を示す図、第３
図は本発明の一実施例における非線型増幅回路の回路図
、第４図は同非線型増幅回路の入出力特性を示す図であ
る。 Ｑｌ、Ｑ２．Ｑ７°−°°ｐ ｎ ｐ ） ”） ７ジ
スタ、Ｑ’ ＋ Ｑ’ 。 Ｑ５．Ｑ６・・・・・・ｎｐｎ ）ランジスタ、Ｒ＋・
・・・・・入力抵抗、Ｅ・・・・・・入力バイアス電源
、Ｒ２，、Ｒｓ 、 Ｒ４・・・・・・抵抗、Ｃ１・・
・・・・容量。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４ｖｉＡ Ｖｎ ＝７５−
Claims (1)
- 第１及び第２のトランジスタのエミッタ側を共通定電流
源に接続し、前記第１及び第２のトランジスタ間に差動
ベース電圧がバイアスされ、前記第１及び第２のトラン
ジスタの各コレクタ側にカレントミラー回路よりなる一
対の能動素子をそれぞれの負荷となして接続し、わ記第
２のトランジスタのコレクタ信号をエミッタホロワ回路
を介して出力するとともに、この出力を抵抗を通じて前
記第２のトランジスタに負帰還し、かつ、その帰還量を
非線型スイッチング素子により制御し得る構成を有する
ことを特徴と４した非線型増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148510A JPS5848515A (ja) | 1981-09-18 | 1981-09-18 | 非線型増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148510A JPS5848515A (ja) | 1981-09-18 | 1981-09-18 | 非線型増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848515A true JPS5848515A (ja) | 1983-03-22 |
| JPS6362132B2 JPS6362132B2 (ja) | 1988-12-01 |
Family
ID=15454372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56148510A Granted JPS5848515A (ja) | 1981-09-18 | 1981-09-18 | 非線型増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848515A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468606A (ja) * | 1990-07-04 | 1992-03-04 | Fuji Photo Film Co Ltd | 非線形可変利得回路 |
-
1981
- 1981-09-18 JP JP56148510A patent/JPS5848515A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468606A (ja) * | 1990-07-04 | 1992-03-04 | Fuji Photo Film Co Ltd | 非線形可変利得回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362132B2 (ja) | 1988-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2665025B2 (ja) | 増幅器回路 | |
| EP0286347A2 (en) | Balanced output analog differential amplifier circuit | |
| US5392002A (en) | Low voltage bipolar negative impedance converter | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| JPS63240109A (ja) | 差動増幅器 | |
| US5162751A (en) | Amplifier arrangement | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPS5848515A (ja) | 非線型増幅回路 | |
| JPH0712128B2 (ja) | 増幅器 | |
| US5122759A (en) | Class-A differential amplifier and method | |
| JPS6362404A (ja) | 電流増幅回路 | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| JP2900373B2 (ja) | 演算増幅器 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPH0527282B2 (ja) | ||
| JP2661358B2 (ja) | レベルシフト回路 | |
| WO1995034129A1 (en) | Rail-to-rail gain stage of an amplifier | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JP2645403B2 (ja) | ボルテージホロワ回路 |