JPH0712128B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0712128B2 JPH0712128B2 JP59080337A JP8033784A JPH0712128B2 JP H0712128 B2 JPH0712128 B2 JP H0712128B2 JP 59080337 A JP59080337 A JP 59080337A JP 8033784 A JP8033784 A JP 8033784A JP H0712128 B2 JPH0712128 B2 JP H0712128B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- collector
- bipolar transistor
- emitter
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000295 complement effect Effects 0.000 claims description 18
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 229920006395 saturated elastomer Polymers 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
- H04R25/50—Customised settings for obtaining desired overall acoustical characteristics
- H04R25/502—Customised settings for obtaining desired overall acoustical characteristics using analog signal processing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［技術分野］ 本発明は増幅器に関し、特に低電源電圧にてもＢ級動作
するよう構成したプッシュプル増幅器に関するものであ
る。
するよう構成したプッシュプル増幅器に関するものであ
る。
［従来技術］ 部品および装置の小型化を志向する電子工業界の要求、
ならびに、通信機器の小型化のみならずその有能さを望
む一般大衆の要求においては、スピーカなどの負荷を低
電源電圧にても駆動し得る増幅器を実現することが現ら
かに興味の対象となっている。
ならびに、通信機器の小型化のみならずその有能さを望
む一般大衆の要求においては、スピーカなどの負荷を低
電源電圧にても駆動し得る増幅器を実現することが現ら
かに興味の対象となっている。
［目的］ 本発明の目的は、上述の点に鑑み、低電源電圧にても作
動し、負荷に対して十分な駆動電力を供給するようにし
たコンプリメンタリ プッシュプル増幅器を提供するこ
とにある。
動し、負荷に対して十分な駆動電力を供給するようにし
たコンプリメンタリ プッシュプル増幅器を提供するこ
とにある。
［発明の構成］ 本発明に係る増幅器は、 第１抵抗と、第１バイポーラトランジスタのエミッタお
よびコレクタを介して前記第１抵抗に接続された第２抵
抗と、第２バイポーラトランジスタのエミッタおよびコ
レクタを介して前記第２抵抗に接続された第３抵抗とを
電源ライン間に直列に接続すると共に、前記第１および
第２バイポーラトランジスタのベースを共通に接続して
増幅すべき入力信号を導入し、さらに前記第１バイポー
ラトランジスタのエミッタを前記第１抵抗に、且つその
コレクタを前記第２抵抗に接続し、前記第２バイポーラ
トランジスタのエミッタを前記第３抵抗に、且つそのコ
レクタを前記第２抵抗に接続した直列回路； 前記電源ライン間に直列接続し、前記第２抵抗の両対向
端からの信号をベースにそれぞれ導入するようにした一
対のコンプリメンタリ型バイポーラトランジスタ； 前記コンプリメンタリ型バイポーラトランジスタのコレ
クタ共通接続点から増幅出力を送出する手段；および 前記コンプリメンタリ型バイポーラトランジスタのコレ
クタ共通接続点から、入力信号導入端により近接した位
置に至る帰還回路を備え、 前記第１抵抗および第３抵抗の抵抗値を実質的に同じ値
として、且つ前記第２抵抗の抵抗値を実質的に前記第１
抵抗の２倍とした。
よびコレクタを介して前記第１抵抗に接続された第２抵
抗と、第２バイポーラトランジスタのエミッタおよびコ
レクタを介して前記第２抵抗に接続された第３抵抗とを
電源ライン間に直列に接続すると共に、前記第１および
第２バイポーラトランジスタのベースを共通に接続して
増幅すべき入力信号を導入し、さらに前記第１バイポー
ラトランジスタのエミッタを前記第１抵抗に、且つその
コレクタを前記第２抵抗に接続し、前記第２バイポーラ
トランジスタのエミッタを前記第３抵抗に、且つそのコ
レクタを前記第２抵抗に接続した直列回路； 前記電源ライン間に直列接続し、前記第２抵抗の両対向
端からの信号をベースにそれぞれ導入するようにした一
対のコンプリメンタリ型バイポーラトランジスタ； 前記コンプリメンタリ型バイポーラトランジスタのコレ
クタ共通接続点から増幅出力を送出する手段；および 前記コンプリメンタリ型バイポーラトランジスタのコレ
クタ共通接続点から、入力信号導入端により近接した位
置に至る帰還回路を備え、 前記第１抵抗および第３抵抗の抵抗値を実質的に同じ値
として、且つ前記第２抵抗の抵抗値を実質的に前記第１
抵抗の２倍とした。
また、上記増幅器を構成するコンプリメンタリ プッシ
ュプル増幅回路を２つ用いて共通の負荷に対してブリッ
ジ配列する際に、一方の該増幅回路の利得を実質的に１
として、入力信号を導入した第１の該増幅回路から増幅
信号を出力し、第２の該増幅回路を駆動する。
ュプル増幅回路を２つ用いて共通の負荷に対してブリッ
ジ配列する際に、一方の該増幅回路の利得を実質的に１
として、入力信号を導入した第１の該増幅回路から増幅
信号を出力し、第２の該増幅回路を駆動する。
以下、図面を参照して本発明を詳細に説明する。
［実施例］ 第１図は本発明の一実施例を示す回路図である。
第１図において、第１抵抗R1，第２抵抗R2および第３抵
抗R3を、電源ライン２および４の間に直列に接続する。
また、これらの抵抗は、コンプリメンタリ（相補形）ト
ランジスタT1およびT2とも相互に接続しておく。
抗R3を、電源ライン２および４の間に直列に接続する。
また、これらの抵抗は、コンプリメンタリ（相補形）ト
ランジスタT1およびT2とも相互に接続しておく。
出力トランジスタT3およびT4から成るコンプリメンタリ
ペアにおいて、これらのベースをそれぞれ第２抵抗R2
の両端子に接続する。
ペアにおいて、これらのベースをそれぞれ第２抵抗R2
の両端子に接続する。
また、トランジスタT1およびT2のベースは共通に接続
し、入力トランジスタT5からの信号を導入する。
し、入力トランジスタT5からの信号を導入する。
トランジスタT5のコレクタには、抵抗R4およびR5を介し
てバイアスを与える。一方、本実施例に係る増幅器の入
力端子６は、抵抗R6を介してトランジスタT5のベースに
接続する。
てバイアスを与える。一方、本実施例に係る増幅器の入
力端子６は、抵抗R6を介してトランジスタT5のベースに
接続する。
トランジスタT3およびT4の共通接続点から、抵抗R7を介
してトランジスタT5のベースに至る結線によって、帰還
回路を形成する。
してトランジスタT5のベースに至る結線によって、帰還
回路を形成する。
本実施例の増幅出力は、コンデンサＣを介して、トラン
ジスタT3およびT4の共通接続点からスピーカＬに送出す
る。
ジスタT3およびT4の共通接続点からスピーカＬに送出す
る。
本実施例を作動させるための電源電圧は約１ボルトない
し２ボルトであり、シリコン バイポーラ トランジス
タを用いてＢ級動作を行う。そして、低電圧においても
安定な出力バイアスを備える。また、第２抵抗R2の抵抗
値をトリミング（微調整）することによって、零入力時
における出力電流を必要に応じて調節する。
し２ボルトであり、シリコン バイポーラ トランジス
タを用いてＢ級動作を行う。そして、低電圧においても
安定な出力バイアスを備える。また、第２抵抗R2の抵抗
値をトリミング（微調整）することによって、零入力時
における出力電流を必要に応じて調節する。
第１抵抗R1および第３抵抗R3の抵抗値は、実質上同じ値
に設定し、且つ第２抵抗R2の抵抗値は、これら抵抗値の
ほぼ２倍に設定するのが好適である。
に設定し、且つ第２抵抗R2の抵抗値は、これら抵抗値の
ほぼ２倍に設定するのが好適である。
トランジスタT1が飽和状態に達して本実施例による回路
がラッチング・アップするのを防止するために、抵抗R4
を挿入しておく。
がラッチング・アップするのを防止するために、抵抗R4
を挿入しておく。
本実施例に用いた各部品の典型的な値は、次のとおりで
ある。
ある。
R1＝R3＝120オーム R2＝240オーム R5＝10キロオーム R4＝１キロオーム R6＝10キロオーム R7＝200キロオーム Ｃ＝22マイクロファラド スピーカＬの典型的な公称インピーダンスは、16オーム
である。
である。
本実施例はディスクリート シリコン バイポーラ ト
ランジスタを作動させるよう構成してあるので、電源電
圧として１ボルトないし２ボルトを要する。しかし、本
発明はゲルマニウム トランジスタを用いて実施するこ
ともできるので、使用し得る電源電圧は0.6ボルトない
し1.2ボルトとすることも可能である。
ランジスタを作動させるよう構成してあるので、電源電
圧として１ボルトないし２ボルトを要する。しかし、本
発明はゲルマニウム トランジスタを用いて実施するこ
ともできるので、使用し得る電源電圧は0.6ボルトない
し1.2ボルトとすることも可能である。
また、本発明はでディスクリートな部品を用いた回路の
みならず、集積化した回路にも適用することができる。
みならず、集積化した回路にも適用することができる。
零入力時において、出力トランジスタT3およびT4は、安
定かつ予測し得るバイアス電流を供給する。
定かつ予測し得るバイアス電流を供給する。
同様に、トランジスタT1，T2および抵抗R1，R2，R3から
成るバイアスおよび駆動配列によって、トランジスタ
T3，T4のコレクタに生じる出力電圧は全電源電圧範囲内
（トランジスタT3，T4の飽和電圧だけ低い値）で変動す
る。このことは、シリコン トランジスタを使用した通
常のコンプリメンタリＢ級プッシュプル増幅器は約１ボ
ルトの電源電圧で動作し得ず、且つ、大きな出力電圧変
化を伴うことができないことに比して、特に有利な点と
なる。
成るバイアスおよび駆動配列によって、トランジスタ
T3，T4のコレクタに生じる出力電圧は全電源電圧範囲内
（トランジスタT3，T4の飽和電圧だけ低い値）で変動す
る。このことは、シリコン トランジスタを使用した通
常のコンプリメンタリＢ級プッシュプル増幅器は約１ボ
ルトの電源電圧で動作し得ず、且つ、大きな出力電圧変
化を伴うことができないことに比して、特に有利な点と
なる。
本実施例の好適な動作モードにおいて、第２図に示す如
く、ブリッジ配列をなした回路を構成することができ
る。
く、ブリッジ配列をなした回路を構成することができ
る。
第２図は、第１図示の増幅器を組み合わせた好適実施例
を示す。
を示す。
本図において、第１図示の増幅器対は、10および12によ
り示される増幅器と、これら増幅器にそれぞれ対応する
入力抵抗R6，R6′と、それぞれの帰還抵抗R7，R7′とに
よって表わされている。
り示される増幅器と、これら増幅器にそれぞれ対応する
入力抵抗R6，R6′と、それぞれの帰還抵抗R7，R7′とに
よって表わされている。
入力信号は端子14を介して抵抗R6に供給され、第１の増
幅器10の出力信号は抵抗R6′を介して第２の増幅器12を
駆動する。この第２の増幅器12は、単位利得（＝ゲイン
1:unity gain）を有するよう構成しておく。従って、典
型的には R6′＝R7′ R7＝50R6 とする。
幅器10の出力信号は抵抗R6′を介して第２の増幅器12を
駆動する。この第２の増幅器12は、単位利得（＝ゲイン
1:unity gain）を有するよう構成しておく。従って、典
型的には R6′＝R7′ R7＝50R6 とする。
上述したブリッジ配列は、低インピーダンス負荷および
低損失係数を有する大きな出力コンデンサを用いること
なく、低電源電圧にて大きな出力電力を得る場合に特に
有益である。また、出力コンデンサを除去し得ること
は、コスト節減および大きさの縮小化を図ることにな
る。
低損失係数を有する大きな出力コンデンサを用いること
なく、低電源電圧にて大きな出力電力を得る場合に特に
有益である。また、出力コンデンサを除去し得ること
は、コスト節減および大きさの縮小化を図ることにな
る。
第３図および第４図は、本発明をシリコン集積回路化し
た実施例を示す。
た実施例を示す。
第３図に示す回路において、第１図と同様の機能を果す
トランジスタおよび抵抗には、第１図と同様の符号を付
してある（機能の面から見て同様であれば同一の符号を
付してあり、必らずしもその定数が等しいとは限らな
い）。
トランジスタおよび抵抗には、第１図と同様の符号を付
してある（機能の面から見て同様であれば同一の符号を
付してあり、必らずしもその定数が等しいとは限らな
い）。
かくして、バイアス用鎖状回路R1，T1，R2，T2，R3はプ
ッシュプル出力トランジスタT3，T4を駆動する。この出
力トランジスタT3およびT4はトランジスタT6およびT7と
共にそれぞれカレントミラー回路を形成し、限定された
電流利得を提供する。好適なミラーレシオT6：T3および
T7：T4は、約10:1である。
ッシュプル出力トランジスタT3，T4を駆動する。この出
力トランジスタT3およびT4はトランジスタT6およびT7と
共にそれぞれカレントミラー回路を形成し、限定された
電流利得を提供する。好適なミラーレシオT6：T3および
T7：T4は、約10:1である。
付加した駆動ステージT8，T9は、適切な全電流利得を得
るために用いる。上記カレントミラー回路および付加し
た駆動ステージを用いることによって、集積化したpnp
デバイスのやや劣った電流利得特性（特に、高電流域に
おける特性）を補償する。
るために用いる。上記カレントミラー回路および付加し
た駆動ステージを用いることによって、集積化したpnp
デバイスのやや劣った電流利得特性（特に、高電流域に
おける特性）を補償する。
抵抗R8およびR9は、高い駆動レベルにおける実効利得上
昇（effective gain boost）を可能とし、一方、抵抗R
10およびR11はカレントミラー回路に供給される駆動電
流を制限する。
昇（effective gain boost）を可能とし、一方、抵抗R
10およびR11はカレントミラー回路に供給される駆動電
流を制限する。
上述の付加した駆動ステージによって、位相の反転が生
じる。この位相反転は、帰還回路上に付加した位相イン
バータによって復旧することができる。この位相インバ
ータとして、典型的には約1:5のミラーレシオを有する
カレントミラー回路T10，T11を形成する。
じる。この位相反転は、帰還回路上に付加した位相イン
バータによって復旧することができる。この位相インバ
ータとして、典型的には約1:5のミラーレシオを有する
カレントミラー回路T10，T11を形成する。
第３図の破線で囲んだ増幅器Ａは、入力側に設けた適切
なAC結合素子と、AC補償（“comp"）結線と、出力結線
とを設けることによって、シングル・エンデッド型集積
増幅器として用いることができる。
なAC結合素子と、AC補償（“comp"）結線と、出力結線
とを設けることによって、シングル・エンデッド型集積
増幅器として用いることができる。
しかしながら、第４図に示す如く（第２図に示した配列
と同様）、第２の増幅器Ｂと共にブリッジ増幅器を形成
するのが好適である。この増幅器Ｂは単位利得（＝ゲイ
ン1:unity gain）を有し、増幅器Ａの出力によって駆動
される。そして、これら増幅器ＡおよびＢは共に単一の
集積回路上に配置される。
と同様）、第２の増幅器Ｂと共にブリッジ増幅器を形成
するのが好適である。この増幅器Ｂは単位利得（＝ゲイ
ン1:unity gain）を有し、増幅器Ａの出力によって駆動
される。そして、これら増幅器ＡおよびＢは共に単一の
集積回路上に配置される。
最後に、本発明の低電源電圧動作について、再び第１図
を参照して、より具体的に説明する。
を参照して、より具体的に説明する。
無入力時において、トランジスタT3およびT4のコレクタ
電圧は、理想的にはVCC/2となっている。また、トラン
ジスタT3のベース・エミッタ間電圧VBE(T3)は、トラン
ジスタT1のコレクタ・エミッタ間電圧VCE(T1)と抵抗R1
の端子間電圧を加えた電圧に等しい。同様に VBE(T4)＝VCE(T2)＋R3の端子間電圧 となっている。
電圧は、理想的にはVCC/2となっている。また、トラン
ジスタT3のベース・エミッタ間電圧VBE(T3)は、トラン
ジスタT1のコレクタ・エミッタ間電圧VCE(T1)と抵抗R1
の端子間電圧を加えた電圧に等しい。同様に VBE(T4)＝VCE(T2)＋R3の端子間電圧 となっている。
また、トランジスタT1及びT2に流れるベース電流を無視
すると、抵抗R1，R2，R3に流れる電流は共にＩとなる。
すると、抵抗R1，R2，R3に流れる電流は共にＩとなる。
第１図に示した回路の動作限界は、トランジスタT1およ
びT2が飽和して、 VCE(T1)＝VCESAT(T1) VCE(T2)＝VCESAT(T2) となるときである。
びT2が飽和して、 VCE(T1)＝VCESAT(T1) VCE(T2)＝VCESAT(T2) となるときである。
この飽和状態が生じるときの電源電圧をVCCMAXとする
と、 Ｉ・R1＋VCESAT(T1)＋Ｉ・R2 ＋VCESAT(T2)＋Ｉ・R3＝VCCMAX ……（１） ここで、 VBE(T3)＝Ｉ・R1＋VCESAT(T1) ……（２） VBE(T4)＝VCESAT(T2)＋Ｉ・R3 ……（３） （１）式より Ｉ（R1＋R2＋R3） ＝VCCMAX−VCESAT(T1)−VCESAT(T2) ……（４） （４）式において、VCESAT(T1)《VCCMAX VCESAT(T2)《VCCMAX と仮定すると、 Ｉ（R1＋R2＋R3）＝VCCMAX ……（５） ここで、本発明特有の条件として、R1＝R3，R2＝２・R1
すなわち、R2＝R1＋R3であるから、 （５）式は、 ２・Ｉ・R2＝VCCMAX ……（６） 他方、（１），（２），（３）式より VBE(T3)＋Ｉ・R2＋VBE(T4)＝VCCMAXＩ・R2＝VCCMAX−V
BE(T3)−VBE(T4) ……（７） （７）式のＩ・R2を（６）式に代入すると ２（VCCMAX−VBE(T3)−VBE(T4)）＝VCCMAX VCCMAX＝２・（VBE(T3)＋VBE(T4)） ……（８） いまシリコンのバイポーラトランジスタを用いていると
すると、VBEはほぼ0.7ボルトとなるので、 VCCMAX＝２×（0.7＋0.7）ボルト＝2.8ボルト すなわち、使用し得る最大VCCは、上記の計算上では、
2.8ボルトとなる。このことから、実際の電源電圧とし
ては、シリコンのバイポーラトランジスタを用いたとき
例えば１〜２ボルト、またゲルマニウムのバイポーラト
ランジスタを用いたとき例えば0.6〜1.2ボルトとするこ
とが可能である。
と、 Ｉ・R1＋VCESAT(T1)＋Ｉ・R2 ＋VCESAT(T2)＋Ｉ・R3＝VCCMAX ……（１） ここで、 VBE(T3)＝Ｉ・R1＋VCESAT(T1) ……（２） VBE(T4)＝VCESAT(T2)＋Ｉ・R3 ……（３） （１）式より Ｉ（R1＋R2＋R3） ＝VCCMAX−VCESAT(T1)−VCESAT(T2) ……（４） （４）式において、VCESAT(T1)《VCCMAX VCESAT(T2)《VCCMAX と仮定すると、 Ｉ（R1＋R2＋R3）＝VCCMAX ……（５） ここで、本発明特有の条件として、R1＝R3，R2＝２・R1
すなわち、R2＝R1＋R3であるから、 （５）式は、 ２・Ｉ・R2＝VCCMAX ……（６） 他方、（１），（２），（３）式より VBE(T3)＋Ｉ・R2＋VBE(T4)＝VCCMAXＩ・R2＝VCCMAX−V
BE(T3)−VBE(T4) ……（７） （７）式のＩ・R2を（６）式に代入すると ２（VCCMAX−VBE(T3)−VBE(T4)）＝VCCMAX VCCMAX＝２・（VBE(T3)＋VBE(T4)） ……（８） いまシリコンのバイポーラトランジスタを用いていると
すると、VBEはほぼ0.7ボルトとなるので、 VCCMAX＝２×（0.7＋0.7）ボルト＝2.8ボルト すなわち、使用し得る最大VCCは、上記の計算上では、
2.8ボルトとなる。このことから、実際の電源電圧とし
ては、シリコンのバイポーラトランジスタを用いたとき
例えば１〜２ボルト、またゲルマニウムのバイポーラト
ランジスタを用いたとき例えば0.6〜1.2ボルトとするこ
とが可能である。
本発明に関して更に詳述すると、以下の通りである。
フィードバック増幅器は、勿論のこと、当業者に広く知
られている。シリコン・バイポーラ・トランジスタを用
いたそのような増幅器を計算することの難しさは、安定
した零入力DC条件を低動作電圧にて可能にするためのバ
イアス・システムを、如何に工夫するかということにあ
る。本発明によれば、通常1.2ボルトの動作電圧で実際
に使用することができる。さらに、電源電圧を下げてい
き、たったの0.9ボルトに至っても、確実な動作を維持
することができる。
られている。シリコン・バイポーラ・トランジスタを用
いたそのような増幅器を計算することの難しさは、安定
した零入力DC条件を低動作電圧にて可能にするためのバ
イアス・システムを、如何に工夫するかということにあ
る。本発明によれば、通常1.2ボルトの動作電圧で実際
に使用することができる。さらに、電源電圧を下げてい
き、たったの0.9ボルトに至っても、確実な動作を維持
することができる。
第１図を参照するに、出力トランジスタT3およびT4は電
源ライン間に直列に接続されている。また、典型的なシ
リコントランジスタは、通常の動作時において約0.7ボ
ルトのVBEを有している。したがって、この第１図のよ
うに直列接続された形態での最小動作電圧は、２×0.7
ボルト（＝1.4ボルト）となる。
源ライン間に直列に接続されている。また、典型的なシ
リコントランジスタは、通常の動作時において約0.7ボ
ルトのVBEを有している。したがって、この第１図のよ
うに直列接続された形態での最小動作電圧は、２×0.7
ボルト（＝1.4ボルト）となる。
しかしながら、かかる状況での動作を可能ならしめるた
めには、第１図に示した通り、抵抗R1，R2およびR3と共
にトランジスタT1およびT2を備えた本発明特有のバイア
ス・システムを形成する必要がある。
めには、第１図に示した通り、抵抗R1，R2およびR3と共
にトランジスタT1およびT2を備えた本発明特有のバイア
ス・システムを形成する必要がある。
バイアス・トランジスタT1およびT2を流れる電流は、出
力トランジスタT3およびT4に流れる零入力電流を決め
る。したがって、トランジスタT3およびT4の零入力電流
は、T3およびT4におけるベース・エミッタ接合間の通常
のカレントミラーによって供給されるのではなく、上述
したバイアス・システムにて選択された値により決定さ
れるものである。トランジスタT3およびT4におけるバイ
アス電流の温度補償は、トランジスタT1およびT2のベー
ス・エミッタ接合の温度特性によって与えられる。
力トランジスタT3およびT4に流れる零入力電流を決め
る。したがって、トランジスタT3およびT4の零入力電流
は、T3およびT4におけるベース・エミッタ接合間の通常
のカレントミラーによって供給されるのではなく、上述
したバイアス・システムにて選択された値により決定さ
れるものである。トランジスタT3およびT4におけるバイ
アス電流の温度補償は、トランジスタT1およびT2のベー
ス・エミッタ接合の温度特性によって与えられる。
通常の動作期間中（すなわち、AC信号を増幅すると
き）、各トランジスタは２つ１組になって正方向および
負方向に向かう信号をそれぞれ別個に取り扱う。例え
ば、トランジスタT5のコレクタ電流が入力信号の変動に
伴って増加したとすると、その結果としてトランジスタ
T1のベース・エミッタ接合を通過する電流は更に増加す
る。トランジスタT1およびT2は固定の電源ライン間に直
列に接続されているので、トランジスタT1のベース・エ
ミッタ接合を通して流れる電流の増加は、トランジスタ
T2のベース・エミッタ接合を通過する電流の量を大幅に
減少させることになる。このことは、トランジスタT4を
スイッチ・オンさせ、したがって増幅された電流がこの
トランジスタT4のコレクタ電極に流れることになる。こ
の期間中、トランジスタT3はオフ条件にバイアスされ
る。
き）、各トランジスタは２つ１組になって正方向および
負方向に向かう信号をそれぞれ別個に取り扱う。例え
ば、トランジスタT5のコレクタ電流が入力信号の変動に
伴って増加したとすると、その結果としてトランジスタ
T1のベース・エミッタ接合を通過する電流は更に増加す
る。トランジスタT1およびT2は固定の電源ライン間に直
列に接続されているので、トランジスタT1のベース・エ
ミッタ接合を通して流れる電流の増加は、トランジスタ
T2のベース・エミッタ接合を通過する電流の量を大幅に
減少させることになる。このことは、トランジスタT4を
スイッチ・オンさせ、したがって増幅された電流がこの
トランジスタT4のコレクタ電極に流れることになる。こ
の期間中、トランジスタT3はオフ条件にバイアスされ
る。
他方、入力電流のレベルが逆方向に振れると、上述の場
合とは逆の状態が生ずる。かくして、トランジスタT1と
T4がペアとなり、且つトランジスタT2とT3がペアとな
り、これらの各ペアが交互に作動することにより、プッ
シュ・プル動作が行われる。
合とは逆の状態が生ずる。かくして、トランジスタT1と
T4がペアとなり、且つトランジスタT2とT3がペアとな
り、これらの各ペアが交互に作動することにより、プッ
シュ・プル動作が行われる。
このように、トランジスタT1およびT2は、トランジスタ
T3およびT4のバイアス条件を制御するよう作用する。す
なわち、トランジスタT1はその動作中にトランジスタT4
のバイアス電流を制御し、また、トランジスタT2はその
動作中にトランジスタT3のバイアス電流を制御する。第
１図に示した回路の現実的な最小電源電圧を0.9ボルト
とすると、トランジスタT3およびT4のVBEは0.45ボルト
になる。こういった状況下において、エミッタに流れる
実際の電流は、デバイスの物理的パラメータおよび抵抗
R1，R3の抵抗値に依存して決められる。この回路が動作
中（すなわち、信号の増幅中）、出力トランジスタT3お
よびT4はこれらの各コレクタを介して、より多くの負荷
電流を吸い込むことが必要とされる。その結果、これら
トランジスタT3，T4のベース・エミッタ電圧は増加す
る。しかしながら、トランジスタT3、T4は一度に一方の
みしか導通しない。換言すれば、トランジスタT3が導通
しているときには、トランジスタT4はスイッチ・オフで
あり、また、トランジスタT4が導通しているときには、
トランジスタT3はスイッチ・オフとなっている。
T3およびT4のバイアス条件を制御するよう作用する。す
なわち、トランジスタT1はその動作中にトランジスタT4
のバイアス電流を制御し、また、トランジスタT2はその
動作中にトランジスタT3のバイアス電流を制御する。第
１図に示した回路の現実的な最小電源電圧を0.9ボルト
とすると、トランジスタT3およびT4のVBEは0.45ボルト
になる。こういった状況下において、エミッタに流れる
実際の電流は、デバイスの物理的パラメータおよび抵抗
R1，R3の抵抗値に依存して決められる。この回路が動作
中（すなわち、信号の増幅中）、出力トランジスタT3お
よびT4はこれらの各コレクタを介して、より多くの負荷
電流を吸い込むことが必要とされる。その結果、これら
トランジスタT3，T4のベース・エミッタ電圧は増加す
る。しかしながら、トランジスタT3、T4は一度に一方の
みしか導通しない。換言すれば、トランジスタT3が導通
しているときには、トランジスタT4はスイッチ・オフで
あり、また、トランジスタT4が導通しているときには、
トランジスタT3はスイッチ・オフとなっている。
従って、第１図に示した回路は、電源電圧まで接近した
ピーク・ピーク電圧変動が可能となる。すなわち、この
ことが可能となるのは、上述したバイアス・システムに
よるからであり、しかも、このようなバイアス・システ
ムは本願の出願時においてまったく知られていなかった
ものである。
ピーク・ピーク電圧変動が可能となる。すなわち、この
ことが可能となるのは、上述したバイアス・システムに
よるからであり、しかも、このようなバイアス・システ
ムは本願の出願時においてまったく知られていなかった
ものである。
［効果］ 以上説明したとおり、本発明によれば、低電源電圧（例
えば、１ボルトないし２ボルト程度）を用いた場合にも
作動する増幅器を提供することができる。ここで、低電
源電圧として、電子式腕時計用の電池などを用いること
も可能である。また、本発明に係る増幅器は最小の部品
点数にて構成することが可能である。
えば、１ボルトないし２ボルト程度）を用いた場合にも
作動する増幅器を提供することができる。ここで、低電
源電圧として、電子式腕時計用の電池などを用いること
も可能である。また、本発明に係る増幅器は最小の部品
点数にて構成することが可能である。
本発明に係る増幅器はＢ級プッシュプル動作をするよう
構成してあるので、特に小型ラジオの出力段増幅器とし
て、あるいは低電力用補聴器など小型の低電圧電池にて
駆動される装置に用いるのが好適である。
構成してあるので、特に小型ラジオの出力段増幅器とし
て、あるいは低電力用補聴器など小型の低電圧電池にて
駆動される装置に用いるのが好適である。
第１図は本発明の一実施例である増幅器を示す回路図、 第２図は第１図示の回路を組み合わせた好適配列例を示
すブロック図、 第３図は本発明に係る増幅器を集積回路化した場合の一
実施例を示す回路図、 第４図は第３図示の回路を組み合わせた好適配列例を示
すブロック図である。 R1，R2，R3，R4，R5，R6，R6′，R7，R7′，R8，R9，R
10，R11……抵抗、T1，T2，T3，T4，T5，T6，T7，T8，T
9，T10，T11……トランジスタ、Ｃ……コンデンサ、Ｌ
……スピーカ、2,4……電源ライン、6,14……入力端
子。
すブロック図、 第３図は本発明に係る増幅器を集積回路化した場合の一
実施例を示す回路図、 第４図は第３図示の回路を組み合わせた好適配列例を示
すブロック図である。 R1，R2，R3，R4，R5，R6，R6′，R7，R7′，R8，R9，R
10，R11……抵抗、T1，T2，T3，T4，T5，T6，T7，T8，T
9，T10，T11……トランジスタ、Ｃ……コンデンサ、Ｌ
……スピーカ、2,4……電源ライン、6,14……入力端
子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−41084（ＪＰ，Ａ) 特開 昭53−66143（ＪＰ，Ａ)
Claims (7)
- 【請求項１】第１抵抗と、第１バイポーラトランジスタ
のエミッタおよびコレクタを介して前記第１抵抗に接続
された第２抵抗と、第２バイポーラトランジスタのエミ
ッタおよびコレクタを介して前記第２抵抗に接続された
第３抵抗とを電源ライン間に直列に接続すると共に、前
記第１および第２バイポーラトランジスタのベースを共
通に接続して増幅すべき入力信号を導入し、さらに前記
第１バイポーラトランジスタのエミッタを前記第１抵抗
に、且つそのコレクタを前記第２抵抗に接続し、前記第
２バイポーラトランジスタのエミッタを前記第３抵抗
に、且つそのコレクタを前記第２抵抗に接続した直列回
路； 前記電源ライン間に直列接続し、前記第２抵抗の両対向
端からの信号をベースにそれぞれ導入するようにした一
対のコンプリメンタリ型バイポーラトランジスタ； 前記コンプリメンタリ型バイポーラトランジスタのコレ
クタ共通接続点から増幅出力を送出する手段；および 前記コンプリメンタリ型バイポーラトランジスタのコレ
クタ共通接続点から、入力信号導入端により近接した位
置に至る帰還回路を備え、 前記第１抵抗および第３抵抗の抵抗値を実質的に同じ値
として、且つ前記第２抵抗の抵抗値を実質的に前記第１
抵抗の２倍としたことを特徴とする増幅器。 - 【請求項２】増幅すべき入力信号をバイポーラトランジ
スタのベースに導入し、前記第１バイポーラトランジス
タが飽和したときに回路がラッチアップするのを防止す
るための第４抵抗を介して、そのコレクタ出力端から前
記第１および第２バイポーラトランジスタのベースに信
号を供給することを特徴とする特許請求の範囲第１項に
記載の増幅器。 - 【請求項３】前記コンプリメンタリ型バイポーラトラン
ジスタの各トランジスタがそれぞれカレントミラー回路
の一部を構成することを特徴とする特許請求の範囲第１
項および第２項のいずれかに記載の増幅器。 - 【請求項４】前記第２抵抗と前記カレントミラー回路と
の間に駆動トランジスタ段を介挿したことを特徴とする
特許請求の範囲第３項記載の増幅器。 - 【請求項５】前記第１および第２バイポーラトランジス
タとして相補形のトランジスタを使用したことを特徴と
する特許請求の範囲第１項ないし第４項のいずれかに記
載の増幅器。 - 【請求項６】第１抵抗と、第１バイポーラトランジスタ
のエミッタおよびコレクタを介して前記第１抵抗に接続
された第２抵抗と、第２バイポーラトランジスタのエミ
ッタおよびコレクタを介して前記第２抵抗に接続された
第３抵抗とを電源ライン間に直列に接続すると共に、且
つ前記第１および第２バイポーラトランジスタのベース
を共通に接続して増幅すべき入力信号を導入し、さらに
前記第１バイポーラトランジスタのエミッタを前記第１
抵抗に、且つそのコレクタを前記第２抵抗に接続し、前
記第２バイポーラトランジスタのエミッタを前記第３抵
抗に、且つそのコレクタを前記第２抵抗に接続した直列
回路； 前記電源ライン間に直列接続し、前記第２抵抗の両対向
端からの信号をベースにそれぞれ導入するようにした一
対のコンプリメンタリ型バイポーラトランジスタ； 前記コンプリメンタリ型バイポーラトランジスタのコレ
クタ共通接続点から増幅出力を送出する手段；および 前記コンプリメンタリ型バイポーラトランジスタの共通
接続点から、入力信号導入端により近接した位置に至る
帰還回路を備え、 前記第１抵抗および第３抵抗の抵抗値を実質的に同じ値
として、且つ前記第２抵抗の抵抗値を実質的に前記第１
抵抗の２倍とした一対のコンプリメンタリ プッシュプ
ル増幅回路を共通の負荷に対してブリッジ配列する際
に、一方の該増幅回路の利得を実質的に１として、入力
信号を導入した第１の該増幅回路から増幅信号を出力
し、第２の該増幅回路を駆動することを特徴とする増幅
器。 - 【請求項７】前記負荷としてスピーカを用いたことを特
徴とする特許請求の範囲第６項記載の増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8311072 | 1983-04-22 | ||
| GB838311072A GB8311072D0 (en) | 1983-04-22 | 1983-04-22 | Amplifiers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59207712A JPS59207712A (ja) | 1984-11-24 |
| JPH0712128B2 true JPH0712128B2 (ja) | 1995-02-08 |
Family
ID=10541569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59080337A Expired - Lifetime JPH0712128B2 (ja) | 1983-04-22 | 1984-04-23 | 増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4586001A (ja) |
| EP (1) | EP0124315B1 (ja) |
| JP (1) | JPH0712128B2 (ja) |
| DE (1) | DE3473390D1 (ja) |
| GB (1) | GB8311072D0 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161626U (ja) * | 1984-09-28 | 1986-04-25 | ||
| IT1185370B (it) * | 1985-09-23 | 1987-11-12 | Sgs Miscroelettronica Spa | Circuito di comando per la commutazione di carichi induttivi,integrabile monoliticamente,comprendente uno stadio finale in push-pull |
| JPH082009B2 (ja) * | 1990-08-30 | 1996-01-10 | 三洋電機株式会社 | 増幅回路 |
| US6163216A (en) * | 1998-12-18 | 2000-12-19 | Texas Instruments Tucson Corporation | Wideband operational amplifier |
| US20060055437A1 (en) * | 2004-09-16 | 2006-03-16 | Deere & Company, A Delaware Corporation | Driver circuit |
| GB2477572B (en) * | 2010-02-09 | 2012-01-04 | Toshiba Res Europ Ltd | High power wideband amplifier and method |
| EP3591476B1 (fr) * | 2018-07-02 | 2021-04-21 | The Swatch Group Research and Development Ltd | Montre thermoelectrique testable par son porteur |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3363191A (en) * | 1964-11-23 | 1968-01-09 | Western Union Telegraph Co | Data transmission amplifier |
| US3437946A (en) * | 1965-11-01 | 1969-04-08 | Matsushita Electric Ind Co Ltd | Complementary symmetry transistor amplifier circuit employing drive signal limiting means |
| US3537023A (en) * | 1968-03-27 | 1970-10-27 | Bell Telephone Labor Inc | Class b transistor power amplifier |
| US3723896A (en) * | 1970-12-28 | 1973-03-27 | D Flickinger | Amplifier system |
| NL7410080A (nl) * | 1974-07-26 | 1976-01-28 | Philips Nv | Balansversterker. |
| JPS5366143A (en) * | 1976-11-26 | 1978-06-13 | Hitachi Ltd | Power amplifier circuit |
| JPS5541084A (en) * | 1978-09-19 | 1980-03-22 | Seiko Epson Corp | Hearing aid |
| US4254380A (en) * | 1979-07-02 | 1981-03-03 | Motorola, Inc. | Bridge amplifier |
| US4335358A (en) * | 1980-01-21 | 1982-06-15 | Signetics Corporation | Class "B" type amplifier |
| US4355287A (en) * | 1980-09-30 | 1982-10-19 | Rca Corporation | Bridge amplifiers employing complementary field-effect transistors |
| GB2100948A (en) * | 1981-06-22 | 1983-01-06 | Telex Communications | Push-pull amplifier |
-
1983
- 1983-04-22 GB GB838311072A patent/GB8311072D0/en active Pending
-
1984
- 1984-04-03 US US06/596,353 patent/US4586001A/en not_active Expired - Fee Related
- 1984-04-17 DE DE8484302599T patent/DE3473390D1/de not_active Expired
- 1984-04-17 EP EP84302599A patent/EP0124315B1/en not_active Expired
- 1984-04-23 JP JP59080337A patent/JPH0712128B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59207712A (ja) | 1984-11-24 |
| US4586001A (en) | 1986-04-29 |
| EP0124315B1 (en) | 1988-08-10 |
| GB8311072D0 (en) | 1983-05-25 |
| EP0124315A1 (en) | 1984-11-07 |
| DE3473390D1 (en) | 1988-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177743B2 (ja) | 高差動インピーダンスと低共通モード・インピーダンスを有する差動チャージ・ポンプ回路 | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| EP0409476B1 (en) | Low impedance buffer circuitry | |
| GB2217134A (en) | Amplifier circuit | |
| JPH0712128B2 (ja) | 増幅器 | |
| US4801893A (en) | Forward transimpedance amplifier | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| US20040124918A1 (en) | Wideband common-mode regulation circuit | |
| JP2003023331A (ja) | 可変利得増幅器 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPS6411166B2 (ja) | ||
| JP2000022451A (ja) | 信号処理回路装置 | |
| JPH031844B2 (ja) | ||
| JPS631768B2 (ja) | ||
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| US6246290B1 (en) | High gain, current driven, high frequency amplifier | |
| US4531100A (en) | Amplifier suitable for low supply voltage operation | |
| JPH03154508A (ja) | 増幅器回路 | |
| JP2665072B2 (ja) | 増幅回路 | |
| EP0028229B1 (en) | A balanced amplifier output stage | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JPS6216012Y2 (ja) |