JPS5836497B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents
ハンドウタイソウチノセイゾウホウホウInfo
- Publication number
- JPS5836497B2 JPS5836497B2 JP50153549A JP15354975A JPS5836497B2 JP S5836497 B2 JPS5836497 B2 JP S5836497B2 JP 50153549 A JP50153549 A JP 50153549A JP 15354975 A JP15354975 A JP 15354975A JP S5836497 B2 JPS5836497 B2 JP S5836497B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- layer
- layer wiring
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法特にその多層配線の形
成方法に関する。
成方法に関する。
集積回路では高集積化に伴って配線の多層化が進んでい
るが、多層配線を行なうには所望の部分にスルーホール
を設けて第１層（下層）配線と第２層（上層）配線との
コンタクトをとる必要が生じてくる。
るが、多層配線を行なうには所望の部分にスルーホール
を設けて第１層（下層）配線と第２層（上層）配線との
コンタクトをとる必要が生じてくる。
従来の集積回路ではこのコンタクトをとるため、第１層
アルミニウム配線と第２層アルミニウム配線のコンタク
トをとる部分を広面積にし、この部分で両者を接続する
ようにして位置ずれ等の問題に対処していた。
アルミニウム配線と第２層アルミニウム配線のコンタク
トをとる部分を広面積にし、この部分で両者を接続する
ようにして位置ずれ等の問題に対処していた。
これを第１図について説明すると、同図ａは平面図、ｂ
は断面図であり、これらの図で１はシリコン半導体基板
、２は二酸化ケイ素の絶縁膜、３は第１層アルミニウム
配線パターン、４はＰＳＧ（リン・シリケートガラス）
絶縁膜、４ａはこのＰＳＧ膜に開けたコンタクト用の窓
、５はこの上面に形成した第２層アルミニウム膜である
。
は断面図であり、これらの図で１はシリコン半導体基板
、２は二酸化ケイ素の絶縁膜、３は第１層アルミニウム
配線パターン、４はＰＳＧ（リン・シリケートガラス）
絶縁膜、４ａはこのＰＳＧ膜に開けたコンタクト用の窓
、５はこの上面に形成した第２層アルミニウム膜である
。
この図に示されるように第１層配線３はコンタクト部分
に広面積部分３ａを備え、捷た第２層配線５はコンタク
ト部分に第１層配線のそれに等しいかそれより大きい広
面積部分５ａを備え、これらの部分３ａ，５ａが重なる
部分のＰＳＧ膜４にあけた窓４ａを通して両配線３，５
を接続している。
に広面積部分３ａを備え、捷た第２層配線５はコンタク
ト部分に第１層配線のそれに等しいかそれより大きい広
面積部分５ａを備え、これらの部分３ａ，５ａが重なる
部分のＰＳＧ膜４にあけた窓４ａを通して両配線３，５
を接続している。
このようにコンタクト部分の配線を広面積にするのは、
次の理由による。
次の理由による。
即ちこの多層配線は、寸ず電極窓をあけた絶縁膜２土に
アルニウムを蒸着し、これをパターニングして第１の配
線３を形成し、次に全面にＰＳＧ膜を成長させ、これを
パターニングしてコンタクト部分に窓４ａをあけるが、
コンタクト部分を広面積にしないと、マスク合せの精度
が悪いとき第５図ａに示すような位四士Ｌ＋町Ｌ１ψ
士１ｒマ．，）一＾身Ｊ−零革｝イ？する第２層配線５
が、露出した第１層配線３のエッチングにより生じた鋭
い端縁３ａにむいて図示の如く断線５ａを生じる恐れが
ある。
アルニウムを蒸着し、これをパターニングして第１の配
線３を形成し、次に全面にＰＳＧ膜を成長させ、これを
パターニングしてコンタクト部分に窓４ａをあけるが、
コンタクト部分を広面積にしないと、マスク合せの精度
が悪いとき第５図ａに示すような位四士Ｌ＋町Ｌ１ψ
士１ｒマ．，）一＾身Ｊ−零革｝イ？する第２層配線５
が、露出した第１層配線３のエッチングにより生じた鋭
い端縁３ａにむいて図示の如く断線５ａを生じる恐れが
ある。
これを避けるには同図ｂに示すように第１層配線３に広
面積部分３ａを設け、多少の位置ずれがあっても窓４ａ
は必らず第１層アルミニウム配線上にあけられるように
する必要がある。
面積部分３ａを設け、多少の位置ずれがあっても窓４ａ
は必らず第１層アルミニウム配線上にあけられるように
する必要がある。
１た上層の第２層配線５に、第１層配線のそれより広い
広面積部分を設けるのは、この広面積部分５ａが窓４ａ
を完全に覆い、第２層配線形成のためのエッチング時に
第１層配線が侵されないようにするためである。
広面積部分を設けるのは、この広面積部分５ａが窓４ａ
を完全に覆い、第２層配線形成のためのエッチング時に
第１層配線が侵されないようにするためである。
かかる理由で第１，２層配線３，５ともコンタクト部分
に広面積部分３ａ，５ａを必要とし、これは集積度向上
の妨げとなる。
に広面積部分３ａ，５ａを必要とし、これは集積度向上
の妨げとなる。
本発明はこのような問題を解決し、合せて位置合せも容
易に行なうことができる配線形成法を提供しようとする
ものである。
易に行なうことができる配線形成法を提供しようとする
ものである。
本発明は多層配線を備える半導体装置の製造方法におい
て、配線用金属材料を被着しかつパターニングして第１
の配線を形成し、該パターニングに用いたレジストを残
した状態で全面にポリイドを塗布し次いで該レジストを
除去して該第１の配線の周囲をポリイミド膜で埋め、然
るのち全面にＰＳＧ膜を或長させ、次に該第１の配線の
第２の配線とのコンタクトをとる部分のＰＳＧ膜を除去
し、次いで全面に前記配線用金属材料に対するエッチン
グ液では侵されない導電材料を被着したのち、該配線用
金属材料を被着しかつパターニングして第２の配線を形
成し、更に該第２の配線間に露出した前記導電材料の膜
をエッチングして除去する工程を含むことを特徴とする
が次に実施例につきこれを詳細に説明する。
て、配線用金属材料を被着しかつパターニングして第１
の配線を形成し、該パターニングに用いたレジストを残
した状態で全面にポリイドを塗布し次いで該レジストを
除去して該第１の配線の周囲をポリイミド膜で埋め、然
るのち全面にＰＳＧ膜を或長させ、次に該第１の配線の
第２の配線とのコンタクトをとる部分のＰＳＧ膜を除去
し、次いで全面に前記配線用金属材料に対するエッチン
グ液では侵されない導電材料を被着したのち、該配線用
金属材料を被着しかつパターニングして第２の配線を形
成し、更に該第２の配線間に露出した前記導電材料の膜
をエッチングして除去する工程を含むことを特徴とする
が次に実施例につきこれを詳細に説明する。
第２図〜第４図は本発明の製造法の主要な工程を示し、
これらの図で第１図と同じ部分には同じ符号が付されて
いる。
これらの図で第１図と同じ部分には同じ符号が付されて
いる。
本発明では先ず第２図に示すように、第１層配線３の周
囲をポリイミド絶縁膜１１でも埋めて平坦化し、第１層
配線の端縁に鋭い角部が生じないようにする。
囲をポリイミド絶縁膜１１でも埋めて平坦化し、第１層
配線の端縁に鋭い角部が生じないようにする。
第１層配線３の周囲をポリイミド膜で埋めるには次のよ
うにする。
うにする。
オす、第１層配線をエッチング後、レジストを残したｉ
ｔでポリイミド溶液を全面に塗布するが、レジスト表面
は撥水性で、ポリイミドはほとんど被着せず、該膜がな
い部分つすり第１層配線パタ一ンの間にのみ被着する。
ｔでポリイミド溶液を全面に塗布するが、レジスト表面
は撥水性で、ポリイミドはほとんど被着せず、該膜がな
い部分つすり第１層配線パタ一ンの間にのみ被着する。
さらに、レジスト除去後熱処理して皮膜化すれば第２図
に示すポリイミド膜１１が得られる。
に示すポリイミド膜１１が得られる。
このように第１層配線パターン間の凹所をポリイミド膜
で埋めて平坦化したのち、表面全体にＰＳＧ膜１２を或
長させる。
で埋めて平坦化したのち、表面全体にＰＳＧ膜１２を或
長させる。
次に第３図に示すように、第１層配線３のコンタクト部
分の上のＰＳＧ膜１２を除去し、コンタクト窓１２ａを
あける。
分の上のＰＳＧ膜１２を除去し、コンタクト窓１２ａを
あける。
第３図ではコンタクト窓１２ａは第１層配線３より広巾
にしてあるが、これは同じ巾渣たぱ狭い巾でもよく、あ
るいは第１層配線３と整列しないで多少ずれていてもよ
い。
にしてあるが、これは同じ巾渣たぱ狭い巾でもよく、あ
るいは第１層配線３と整列しないで多少ずれていてもよ
い。
１た第２図と共にこの第３図も第１層配線３のコンタク
ト部分は広面積にしてあるが、これは他の配線部分と同
じ巾でもよい。
ト部分は広面積にしてあるが、これは他の配線部分と同
じ巾でもよい。
第３図の如くスルーホールは第１層配線内に限られない
。
。
仮に広面積とした場合でも、第１層配線以外の表面はポ
リイミドで、スルーホールの窓あけでも絶縁膜２がエッ
チングされることはない。
リイミドで、スルーホールの窓あけでも絶縁膜２がエッ
チングされることはない。
次に本発明ではＰＳＧ膜１２釦よびそのコンタクト窓１
２ａにおいて露出したポリイミド膜１１と第１層配線３
の全表面にポリシリコンまたチタンなどの導電材料を薄
く蒸着して導電膜１３を形成する。
２ａにおいて露出したポリイミド膜１１と第１層配線３
の全表面にポリシリコンまたチタンなどの導電材料を薄
く蒸着して導電膜１３を形成する。
この導電材料としては、配線用金属材料、本例ではアル
ミニウムのエッチング液ではエッチングされず、電気抵
抗が小さく、かつ該配線用金属材料と良好なオーミツク
コンタクトをなすものであれば、ポリシリコン筐たはチ
タンの他の材料であってもよい。
ミニウムのエッチング液ではエッチングされず、電気抵
抗が小さく、かつ該配線用金属材料と良好なオーミツク
コンタクトをなすものであれば、ポリシリコン筐たはチ
タンの他の材料であってもよい。
この導電膜１３を被着したのち、第２層配線用としてア
ルミニウムを蒸着し、膜１４を形成する。
ルミニウムを蒸着し、膜１４を形成する。
次に膜１４をホトプロセスによりパターニングし、第４
図に示すように第２層配線５を形成する。
図に示すように第２層配線５を形成する。
次いで第２層配線５をマスクとして導電膜１３をエッチ
ングし、第２層配線５の下の導電膜１３を除いて他の部
分をすべて除去する。
ングし、第２層配線５の下の導電膜１３を除いて他の部
分をすべて除去する。
この方法では、第２層配線形成のため膜１４をエッチン
グするとき多少オーバエッチングしても、導電膜１３が
あって該エッチングを阻止するので、下地の配線３を傷
付けるようなことはない。
グするとき多少オーバエッチングしても、導電膜１３が
あって該エッチングを阻止するので、下地の配線３を傷
付けるようなことはない。
従って第４図ｂに示すように第２層配線５が第１層配線
３より細巾であっても、１た窓１２ａがあるいは配線３
，５相互が多少ずれていても、更に配線３，５のコンタ
クト部分には広面積部分を作らなくても、何ら支障なく
第１，２層配線のコンタクトをとることができる。
３より細巾であっても、１た窓１２ａがあるいは配線３
，５相互が多少ずれていても、更に配線３，５のコンタ
クト部分には広面積部分を作らなくても、何ら支障なく
第１，２層配線のコンタクトをとることができる。
？１層配線３と第２層配線５のコンタクトは単に熱処理
すればよく、例えば第１，２層配線の材料がアルミニウ
ム、導電膜１３がポリシリコンのとき、この熱処理で両
者は簡単に合金化し、良好なオーム接触をする。
すればよく、例えば第１，２層配線の材料がアルミニウ
ム、導電膜１３がポリシリコンのとき、この熱処理で両
者は簡単に合金化し、良好なオーム接触をする。
導電膜１３がチタンの場合も同様である。
なお周知の如くアルミニウム膜のエッチングにはリン酸
、ポリシリコンのエッチンクニハ弗酸と硝酸の混合液、
チタンのエッチングには弗酸、ＰＳＧ膜のエッチングに
はフツ酸系などを用いる。
、ポリシリコンのエッチンクニハ弗酸と硝酸の混合液、
チタンのエッチングには弗酸、ＰＳＧ膜のエッチングに
はフツ酸系などを用いる。
なおポリイド膜は耐酸性であり、導電膜１３のエッチン
グ時に侵されることはない。
グ時に侵されることはない。
以上詳細に説明したように本発明によれば配線コンタク
ト部分を広面積にする必要がなく、従って集積度を向上
させることができ、捷た位置合せ精度を高くする必要が
ないので作業能率が上り、製造歩留りを向上させること
ができる。
ト部分を広面積にする必要がなく、従って集積度を向上
させることができ、捷た位置合せ精度を高くする必要が
ないので作業能率が上り、製造歩留りを向上させること
ができる。
又本発明は、従来の方法にも適用でき、第２層配線時の
位置合せ精度を必要としないなどのメリットをもつ。
位置合せ精度を必要としないなどのメリットをもつ。
第１図ａおよびｂは多層配線のコンタクト部分を示す平
面図および断面図、第２図、第３図、第４図ａおよびｂ
ぱ本発明の製造方法の工程を説明する断面図むよび平面
図、第５図ａ＋ｂぱ配線の断線を説明する断面図である
。 同図で３は第１の配線、５ぱ第２の配線、１１ぱポリイ
ミド膜、４はＰＳＧ膜、１３は導電材料の膜である。
面図および断面図、第２図、第３図、第４図ａおよびｂ
ぱ本発明の製造方法の工程を説明する断面図むよび平面
図、第５図ａ＋ｂぱ配線の断線を説明する断面図である
。 同図で３は第１の配線、５ぱ第２の配線、１１ぱポリイ
ミド膜、４はＰＳＧ膜、１３は導電材料の膜である。
Claims (1)
- １ 多層配線を備える半導体装置の製造方法において、
配線用金属材料を、被着しかつパターニングして第１の
配線を形成し、該パターニングに用いたレジストを残し
た状態で全面にポリイミドを塗布し次いで該レジストを
除去して該第１の配線の周囲をポリイミド膜で埋め、然
るのち全面にＰＳＧ膜を或長させ、次に該第１の配線の
第２の配線とのコンタクトをとる部分のＰＳＧ膜を除去
し、次いで全面に前記配線用金属材料に対するエッチン
グ液では侵されない導電材料を被着したのち、該配線用
金属材料を被着しかつパターニング？出した前記導電材
料の膜をエッチングして除去する工程を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50153549A JPS5836497B2 (ja) | 1975-12-23 | 1975-12-23 | ハンドウタイソウチノセイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50153549A JPS5836497B2 (ja) | 1975-12-23 | 1975-12-23 | ハンドウタイソウチノセイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5276889A JPS5276889A (en) | 1977-06-28 |
| JPS5836497B2 true JPS5836497B2 (ja) | 1983-08-09 |
Family
ID=15564928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50153549A Expired JPS5836497B2 (ja) | 1975-12-23 | 1975-12-23 | ハンドウタイソウチノセイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5836497B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132341A (en) * | 1981-02-09 | 1982-08-16 | Pioneer Electronic Corp | Multilayer wiring structure in semiconductor device |
| JPS57162448A (en) * | 1981-03-31 | 1982-10-06 | Fujitsu Ltd | Formation of multilayer wiring |
| JPS6149453A (ja) * | 1984-08-17 | 1986-03-11 | Clarion Co Ltd | 複合半導体装置の電極配線構造 |
| GB2211348A (en) * | 1987-10-16 | 1989-06-28 | Philips Nv | A method of forming an interconnection between conductive levels |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5013156A (ja) * | 1973-06-06 | 1975-02-12 |
-
1975
- 1975-12-23 JP JP50153549A patent/JPS5836497B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5013156A (ja) * | 1973-06-06 | 1975-02-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5276889A (en) | 1977-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436198A (en) | Method of manufacturing semiconductor device having straight wall bump | |
| JPS5836497B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JP2985326B2 (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH0429357A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS6351657A (ja) | 金属パタ−ンの形成方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH02113566A (ja) | 半導体集積回路 | |
| JPS5976447A (ja) | 多層配線方法 | |
| JPS63133647A (ja) | 半導体装置の製造方法 | |
| JPS62160739A (ja) | 半導体装置の製造方法 | |
| JPH0521611A (ja) | 半導体装置 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JPS61161737A (ja) | 半導体装置の製造方法 | |
| JPS6043845A (ja) | 多層配線部材の製造方法 | |
| JPS597221B2 (ja) | 多層配線の製法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6334956A (ja) | 半導体装置の製造方法 | |
| JPH03153034A (ja) | Ａｉ合金配線層の製造方法 | |
| JPS61114559A (ja) | 半導体装置 |