JPS5830161A - Ｍｉｓ型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は素子の微細化もしくは・性能向上を達成しｆＩ
−Ｍ１Ｂｇ亭導体装置の製造方法に関する。

近年、半導体装置、轡に半導体集積回路の進歩は着しく
、ａｍ”ｉｙａ工技術（フォトエツチング）。

イオン注入技術、エツチング技術等の技術向上が、これ
に大暑〈寄与している。ここで、素子寸法を比例縮小し
たとしてもコンタクトホールの開口技術０位置合ぜ余裕
等によ〉従来技術の１までは集積度を大巾に向上させる
ことが不可能でめる。そこで、このボンタクトホールを
自己整合的に形成する万＃＆（８・ム・Ｃ８ａ１ｆム１
１ｇｍ＠ｄＣ＠ｎｔａｃｔ　）として、既に８■店■ら
が５ＥＬＯＣＯ８（Ｊ、Ｊ、ム、Ｐ、１８，１９）９．
ＰＰ、２１５５〜２６０）という方法を発表している。

これは、高濃［１！多緒晶シリプｙと基＠　（１０１１
〜１０”　ａｍ”　）　を低温酸化（７００℃）するこ
とで、高＃／に１［１＆＋多結晶シリコンには基板よ）
も数倍から数十倍の酸化膜が成長される１ｉＬｔ利用す
る方法で１酸化膜厚の差ｔ−利用して、自己整合的に、
基板上の薄い酸化膜のみ工、チンダして、；ンタクトホ
ール會開口する方法である。しかし、このｎ多結轟シリ
コン上に成長しえ低温酸化膜の膜質は、通常の熱酸化膜
（シリコン基板１０〜１０５１上の１０００℃で形成さ
れた酸化ＩＩ）と比較して極端に悪い０例えば熱酸化膜
の絶縁破壊強度は、８〜９　ＭＹ１５１１１度であみの
に対して、ｎ多結晶シリコン膜上の低温酸化ＩＩ（〜７
００℃）の絶縁性は１〜２　ＭＹ　／ａｓ　４度である
。さらに、弗酸（Ｈ？）等の耐工、チンダ性も極端に悪
いため、電気的な絶縁性を保持で暑ないことがしばしば
生ずる。

そこで、仁れらＯ諸問題を克服する一手法として、ドラ
イエ、チンダブ四竜スがめる・その中でも特にエツチン
グの際アンガー力、トの起らないＲ，Ｉ、ＩＣ，（Ｒ＠
ａ＠ｔｌｖ＋ｓ　Ｉｏｎ　Ｋｔｅｈｌｍｇ　）技術が最
近、用いられて龜ている・こ・ＯＲ，１，ＩＣ，技術を
上記８・ム・Ｃに応用する場合、まず、基板上に♂多結
晶シリコンとＣＶＤ　Ｂ化膜、窒化膜から成るパターン
を形成後、８００℃のクエ、ト酸化を行う６鳳多結晶シ
リツンΔター′ン上の窒化膜はオーバーハング構造Ｋｅ
うて）Ｊ）・さらに♂多結晶シＩＪ″：Ｉｙパターンｏ
＊ｗｔｃは、酸化膜３５００Ｘが形成される・このと１
基板には４００１＠度の薄い酸化膜が成長畜れる。そこ
で、基板上の薄い酸化膜ｔＲ・！・冨・技術を使って除
去するわけだが、通常酸化農工、チンダの場合、７レオ
ンガスの反応性イオンを加速させて、エツチング技術う
ため、横方向のエツチングが極めて小さい、りｔり、オ
ーバーハンダの窒化膜をマスタ材として使い、基板の酸
化Ｉ［ｔエツチングする九め、−多曽晶シリ冨ン０ＩＩ
ＩＩ面に成長した酸化膜ははとんどエツチング畜れない
。

しかも１オーバーハンダ直下の基板上にｇ長した酸化膜
は残ｐ５これが基板と惠多Ｈ＆シリコンとの絶縁性を高
める役割上はたしている。しかし、このような利点ｔＶ
する反面、Ｒ，１，Ｅ、ｌ使　　−用する場合、半導体
への開孔０＠多くのダメージが発生し、結果として素子
の電気特性を劣化させる。このダメージには後工鴨の熱
感ＩＩＴｏるいはアルカリニ、チ（ＫＯＨ）等で除去さ
れない場合が多い、このダメージ層はシリコン基板費面
１００〜２００１に多く発生しておｐ１従来アルカリエ
ッチ等によりて工、チンダ除去していた。しかし絶縁膜
縁膜會Ｒ，ＩＪ、でエツチングした後、装置の内壁や電
極材料、゛或い紘内壁の付着物に由来する汚染（重金属
）あるいは、ガスエッチャントによる１１７−ｖ−（有
機物）が発生する。％に該ポリマーがシリコン基板に付
着し友場合、ダメージ層の工、チングは全くなされず、
ひいては０．８．Ｆ、　（０ｘｉｄ１ｔｉｏｎ　−１ｎ
ｄｕ＠ｅｄ８ｔａｃｋｉｍｇ　Ｆａｕｌｔｓ　）の発生
、あるいは、コンタクト抵抗の増大、各半導体領域間Ｏ
Ｕ−り電流の発生等の原因Ｋｅる。

このような仁とから前記ポリマーおよび重金属汚染物管
取カ除く方法として次のような方法管用いている。まず
、絶縁膜ｔ−Ｒ，１，ＩＣ，することによって露出した
シリコン基板（：Ｉンタクトホール）を駿素グツズ！雰
囲気で処理することによりて特に前記ｆリマー會完全に
取り除く、続いて希弗酸にディプした後シリコン嵌置の
水キレｔｉｍｕする０以上の工１ｍを２〜３回く）返す
。

その後前記＄ＩＪ−ｙ−會完金に除去した後シリコン基
板上１００〜２００１に発生しているダメージ層をアル
カリエッチ中、ドツイエ、チ等の等号エツチングにて、
完全に除去する。

以上がＲ，１，Ｆ、によるダメージ層を除去する方法で
ある・この方法によりて、素子の特性は大巾に改良され
ている。しかし、このように、ダメージ層除去のため、
希弗酸ディプを数回使用し、場合にようては数多く行う
ことによりて、たとえば前記♂多結晶シＶコンパターン
の側面に形成されたシリコン酸化膜が次第に工、チンダ
され、最終的に１多細晶シリコンが表面に露出してしま
う、このことは、ＭＯ［ｌ）ランジスタにおいては、ソ
ース・ｒ−）間、めるい＃ｉｒ−ト・ドレイン間が電気
的シ■−トになりてしまう、そＯため、従来ＫｓＩ−い
ては？多結晶シリコンの側面を熱酸化処理で、シリコン
酸化膜を比較的厚く形成していた。したがりて轟然？多
結晶シリコン・り一ンが両側端から熱酸化処理石れる九
め、ヤせＪＩＪ）、特に段差がある部分においては断層
することがしばしばめり九・又ＭＯ８１１ｉ）ランジス
タにおいては前記♂多結晶シリコンパターンがｆ−）電
極となるため１上記熱酸化処１１によってｒ−）幅が変
化し、ひいてはＶｔｈ　（Ｄ変動を龜危す。

本発明は、かかる問題に鑑みてなされたもので、半木子
の微細化を可能とし、かつ素子特性を大巾に改良せしｉ
髪華一体装置の製造方法會提供しようとするものである
。

次に、本発明ｔＭＯａ　ｇ半導体装置の製造に適用し比
例について図面を参照して説明する。

実施例１ 〔１〕まず、Ｐｌｊ１シリ；ン基板１円にチャンネルカ
ット用の／ＩＩ不純物層２ｔ−形成し、この上にＰｊ１
シリ；ン迦板１内に埋込まれるようにフィールド酸化１
［Ｊをｙ＃成した。つづいて、熱酸化処理して？−）酸
化膜となる例えば厚さが４００〜１００ＯＸのシリコン
酸化膜４￥を成長させた後１闇値制御のためにＰ臘不純
物、例えバーＩＮロン會約５Ｘ１０”ａ＋″″１のドー
ズ量でイオン注入した（ｊ１１１１図伽）図示）。

（ｉｉ）次いで・全面に例えば厚さ３０００Ｘの砒素ド
ープし九＊’１ｉｌｉ多緒晶シリコン層、例えば厚１８
０００　Ｘ０ｃＶＤ−８１０３ｉ［ｔｌｌ１次堆１１ｌ
後、Ｒｘ］ｃｔ用い九７＃トエッチング技術によりＣＶ
Ｄ−１！ｉｏ、１１１”ターＸＬ７ダしてＣＶＤ−８１
０□膜パターン（ＩＩＩ絶縁ＩＮ＞Ｉｔ影形成、更に誼
パターンＩｔｉスクとしてＲＩＩＣＫよ〉♂厘多結晶シ
リコン層を工、チンダしてｒ−）電極６を形成シｆｔ　
＠　ツづイ”ｃ、ＣＶＤ　−８１０，ｉｌｌ　ｄターン
５及びフィールド酸化膜Ｊ　′ｔＹメクとして砒素管シ
リコン酸化膜４を通してｐ　！ｌｌ＄／リコマ１板１に
イオン注入してムＳイオン注入層ｙ１．ｙ、ｔ−形成し
た（纂１図伽）図示）、なお、この砒素イオン注入を行
なう際、前記ｒ−）電極６道下以外のシリコン基板１１
４に翼、チンダ除去した後、イオン注入管筒してもよい
。

〔田〕次いで、殴素雰囲気中で熱処理してＡｓイオン注
入層１１＊１諺を活性化、拡散して！＋型のノース。ド
レイン領域＃、＃を形成し友、つづいて、全面に例えば
厚−ｆ５２０００１のＣ■−５ｉｏ、、＠　Ｊ　ｏ　（
堆積したｉ、諌ＣＶＤ　−５ｉ０２９１　Ｊ　。

上に例えば厚さ３０００１の多結晶シリ；ン層１）を堆
積した（第１図（ｅ）図示）、なお、ムＳイオンの注入
後にＣＶＤ　−８１０，３１を堆積した後１酸Ｘ雰囲気
中で熱処理を行ない・　！Ｌ＋ｓのソース・ドレイン領
域管形成してもよい、この場合、Ｕ膜条結晶シリコンか
らなるｒ−ト電極ｇｊｉ５囲にも他めて薄いシリプン酸
化属が成長される・（１ｖ）次いで、多結晶シリコン層
１１を例えばＣＣｔ４系のエッチャントによるＲＩＩＣ
法で処理した。

この時、ｊｌｌｌｌｌ）に示す如くダート電極σ及びＣ
■−８１０□膜Δターン５の側端部に対応するｃｙｏ−
ｇｔｏ２膜１０上に多結晶シリコン（珠貿／母ターン）
１ノが残存しえ、つづいて、リングツタ処ａｔ施し良、
この時、アンドーグの残存多結晶シリコ：／’１１’は
ＩＩ＋ｌｌ残存多結晶シリコンとなる。ひ暑つづき・残
存＊＠多結晶シリコン１１′管！スクとして７レオｙ系
の工νチャントによるＲＩＩＣ決で処理した。この時、
ｃｖＤ−ｓｉｏ２膜１０とシリフン酸化膜４とが選択的
にエツチング除去され、ソース、ドレインのコンタクト
ホールｘｘ、１１が開口されるとともに、ダート電極ｇ
ｏ＊ｍ５ｔｃはＣＶＤ−１１１０，１０’カ残１Ｌ７ｔ
（第１図（・）図示）― （Ｖ）次いで％残存１１＋鳳多緒晶シリ；ン１１′を除
去した黴、４に面に電極材ＰＦ腹、例えばムを旋を真空
蒸着し、これｔＡターエンダしてコンタクトホール１１
．１：ｔ＠介してソース、ドレイン領域８．＃と接続し
たソース、ドレイン取出しムＬｔ極ＪＪ、１４ｔｙ＃成
して１チャンネルＭＯｇ屋半導体装置ｔＩＩ造した（第
１図（ｆ）図示）。

しかして、本発１ｊＩＫよれはｌ＋臘多緒晶シリコンか
らなるｒ−ト電＠Ｏ１１面にソース、ドレインの取出し
μ電極１１．１４との絶縁を図るため熱酸化膜ｔｍ成す
為必寮がないので、ダート電極Ｃの県の縮小化を解消で
１、所期目的の閾値（ｖｔｈ）を有するＭＯｇＷｉ半導
体装置を得ることができる・しかもｓ　　ＩＮ＋ｍ多結
晶シリコン層の、ｐ４ターニングによｐ形成されたｆ−
）電極６の形状を最終工１１ｔで維持できるため、所期
目的の１μへ帳のｒ−）電極形成が可能とな）、ひいて
は素子の微細化と共にＶｔｈの向上等の素子性能の向上
を達成できる・ また、ソース、Ｐレイン領域８，９の形成後Ｏ熱処理時
間を短縮できるため・それら領域８゜−七浅くできる。

その結果、チャンネルカット用のＰ＋型不純物層ｇｏ再
拡散によるソース、ドレイン領域８．＃との接触を防止
できるため、容量増大を抑制できる利点含有する。

更に％　ｍ、ｉｉｉ多緒晶シリ；ンからなるゲート電４
に＃の上面及びｌｌｌ端部を絶縁性の優れたＣ■−８１
０゜膜ｌｌｌ−７１及び残存ＣＶＤ−８１０，Ｊ　ｏ’
テ覆うことかで龜るため、充分なΔツシペーシ璽ン効釆
とｆ−）耐圧の向上を達成で亀、かつグロセス上の再現
性も改善できゐ、しかも、ＲＩＩＣ法によ〕多結晶シリ
；ン層１１ｔエツチングしてｒ−）電極Ｃ及び（至）−
８１０□膜Δタ一ン５側増部に対応するＣＶＤ１ｉＯ，
膜１０上に残存多結晶シリフン１１′を形成すみ際、多
結晶シリコン層１１の膜厚にようて残存多結晶シリコン
１１′の形状！プントロールで自る・その結果％特に　
　−ＲＩＢ法により残存Ｉ＋ｍ多緒晶シリコン１１′ｔ
マスクとしてＣＶＤ−８１０，膜會工、チンダすれば、
１Ａ＊！＋ｍ＊緒晶シリコン１１′の形状、つｉシ多結
晶シリコン層１１の膜厚によりてソース、ドレインの；
ンタクトホール１１．１１の距離を決定できる。したが
りて、ＲＩ鳶法による工、チンダ後においてｒ−ト電Ｉ
１ｇは露出しない九め、ｒ−）ｅソース間或いはｒ−ト
・ドレイン間の電気射シ、−ト會確実に防止できる。

実施例２ （１）前記実施例１の〔１〕〜（ｉｖ）の工程に従つて
ｅ−）電＠Ｃ及びＣＶＤ−８１０□展パターン５の側端
部に対応するＣＶＤ　−ｇｔｏ、膜１０上に残存♂鳳多
結晶シリコン１１′管形成し、仁の多緒晶シリコンｙｓ
ｉｘ’ｔマスクとして７レオン系の工。

チャントによるＲＩＢ法で九理してソース、ドレインの
コンタクトホールＩＪ１．１１を開口するりコン基板１
に実施例１のソース、ドレイン領域よシ接合深店が浅く
、低鍛度のｎ飄不純物層Ｉｓ、　　・１６１を形成した
・つづいて、残存ｎ温多結晶シリコン１１′をエツチン
グ除去した・この時％纂２図伽）に示す如く残存♂証多
結晶シリコン１１′が除去されると共にコンタクトホー
ル１２．１１から露出したシリコン基板１の一型不純物
層１５１ａｌｌ冨の大部分が工、チング除去石れ溝＠１
１１　　＊　Ｉ　ＩＩ＠が形成された・（ＩＩ）久いで
、全面にアンドープ多結晶シリコン層を堆積した後、全
面に砒素をイオン注入しり、コの時、ダート電極ｄ上０
ＣＶＤ−８１０□Ｊ［ｊ。

ダート電極側端部の残存ｃｖｎ−ｓｔｏ□１０’及びフ
ィールド酸化膜３がマスクとして作用し、溝部１６１ａ
　Ｊ　ｇ　Ｂ上のアンドーグ多結晶シリコン層七通して
同溝部１ｇ１．１ｇ、下のシリコン基板１に砒素がイオ
ン注入された。つづいて、熱処理を施して１！＋ｍの不
純物層１７凰　、１７！富管形成した。ひきつづき−全
面にｊ−Ｌ　ＩＩ　を真空蒸着し、これｔ＝ター二ユン
してソース、ドレイ／の取出しＵ電極Ｉ　Ｊ’　ｗ　１
４’ｆ形成した後・これらムを電極Ｊ　８’ｅ　Ｊ　４
’ｆｗスクとして砒素ドーグ多結晶シリコン層會Δター
ニングして各電極１１’ｍ１４’下に砒素ドーグ多結晶
シリコン／ダターンＪ　Ｊ　＠　　＃　１１　ｓ　ｔ　
形成し、鳳チャンネルＭＯ８ｆｆｌ半導体装置ｔ−製造
した（累２図（−）図示美しかして、上記実施例２によ
ればチャンネル付近に位置する浅く低ＪｉｌＬＯ＊　ｍ
不純物層１５１゜１５１と、多結晶シリコンΔ−−ン２
０ト。

ｘｏｇ’ｒ７（介してＡＡ電極Ｊ　Ｊ’、　１４’カ接
触する高Ｉ１１度の１！＋麗不純物層１ｒ１．１ｒ、と
からなるソース、ドレイン領域Ｙｔｙ＃成で龜る友め、
高速動作と嵐好なオー建、タ接触會達成し得る鳳チャン
ネルＭＯＢ　ＩＮ半導体装置を製造できる。

なお、上記実施例１では残存多結晶シリコンＩ　ｘ’ｑ
ｌ（エツチング除去する際、予めインダクタ【行ない・
同時に♂鳳多緒晶シリコンに変換することによって、エ
ツチングスピードを増す性質を利用して選択的にエツチ
ング除去し九が、エツチング除去せずにそのまま残して
ムｔｔ極等の金属電＠を形成してもよい、ｔた、そのま
ま残す場合Ｆｉ弐面を熱酸化１６理してソース・ｒ−Ｆ
間或いはドレイン・Ｃ−＞間の容量を減少させるように
してもよい。

上記実施例１．２ではｒ−）電極となるｎ麗多結晶シリ
コン層を堆積と同時に形成したが１これに限らずアンド
ープ多結晶シリコン管形成した後、ムａ、Ｐイオンの注
入或いは拡散上行なってもよい、ｔた、−温多結晶シリ
コンの代りにＭｏ　、　Ｎｉ　、　Ｗなどの高融点金属
、或いはメタルシリサイド、ムｔやムを合金、もしくは
不純物ビーブ非晶質シリコン等の他の導電体材料を用い
てもよい。

上記実施例１．２では第２絶縁膜としてＣＶＤ−８１０
□膜會用いたが、これに限定されずリン添１１ａガラス
膜、Ｉロンリｙ添加ガラス腹、シリコン窒化膜等を用い
てもよい・ 上記実施例では！１１ｉＩ／々ターン材料としてアンド
ーグ多緒晶シリプｙｌ用いたが、この代夛にメタルクリ
ナイド、非晶質シリコン或いハシリコン窒化膜等の冨２
絶縁属に対して選択エツチング性ｔＶするｔのｔ用いる
ことができる。

本発明方法は勤チャンネルＭＯ＠臘牛導体の製造のみな
らず、ｐチャンネルＭｏ８！ｌｌ半導体装置。

１澄１Ｂ、　　、、　ＭＡＯ８眸Ｏ製造にも同様に適用
できる。

以上詳述した如く、本発明によれば素子の微細化と、Ｖ
ｔｈ等の変動やダート耐圧の向上を達成で１、ひいては
高集積度で優れた素子％性含有するＭＩａｍｌ半導体装
置の製造方法を提供できるものでめる・

【図面の簡単な説明】

第１図（＆）〜（ｆ）は本発明の実施例１におけるｎチ
ャンネルＭＯ８２１牛導体装置の製造を示す工程断面図
、纂２図−）〜（＠）は本発明の実施例２における同半
導体装置の製造を示す工程断面図であ、る。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に、上置が纂ｌ絶縁属で被覆畜れてな
   るｒ−ト電極ｔ−肥縁層を介して形成する工程と、この
   全体上に第２絶縁膜を形成する工１と、こＯ上Ｋ１１ｌ
   パターン用材料層會形成する工程と、この材料層を異方
   性工、チンダする仁とによル、前記ｒ−）電極側端のｌ
   Ｅ２絶縁属０１４Ｂに残ｌｌＩパターンを形成する工程
   と、少なくともこの残ｌＩパターンをマスクとして前記
   半導体基板への開孔Ｓｔ−形成する工程とｔ具備したこ
   とｔ４１黴とするＭＩＩ　ｆｉ半導体装置の製造方法・ ′Ｌ　纂２絶縁属が気相成長されたシリコン窒化膜もし
   くはシリコン窒化膜からなる仁とｔ−特徴とする特許請
   求０１１１１１Ｎ１　ｍ記載のＭＸａ飄半導体装置の製
   造方法。 ３、ダート電極が、不純物ドーグ多結晶シリ＝ン、不純
   物ドープ非晶質ｙｙｘン、高融点金属・金属シリディ１
   １Ｐ１或いはムｔｔしくはその合金から選択畜れ良材料
   よ）ＩＩ威されてなることを特徴とする４Ｉ軒請求０１
   １１１第１項記載のＭＩＳ麗半導体装置の製造方法− ４、ｒ−）電ＩＩが〜アンドーグ多結晶シリコンもしく
   は非晶質シリーンｔａＳ発材料とし、その後の工＠によ
   〕不純物ドー１もしくは金属シＶｔイド化されたもＯ″
   ｅあゐことｔ−特徴とする特許請求０１１ＣＩＩＩＩ　
   １１［１ｅ載ＯＭＩＩ　ｍ１Ｍ’ｊ１体装置１の製造方
   法。 Ｓ、＊＊パターンが＃結晶シリ；ンからなること１＊黴
   とする特許請求の範囲纂１項記載０Ｍｌｌ１　ＩＩ半導
   体装置ＯＩＩ造方法。 東　残＠、４ターンが多結晶シリコンからな）、＃パタ
   ーンの形成後熱酸化錫層してシリコン駿化物に変換する
   こと１＊黴とする特許請求の範１ｉｊｌ１５項記載ＯＭ
   ＩＩ　１１半導体装置Ｏ展造方法。 ７、　　Ｗｊ４ｍＡターンが不義物ド、−！多緒晶シリ
   コンから１）、＃パメーｙｏ形成後、熱酸化鵡履してシ
   リコン酸化物に、変換すみことを特徴とする特許請求の
   範Ｂ纂１項記載のｗｘａｍ牛導体装置の製造方法。 ８、残留パターンが耐酸化性絶縁材料からなることｔ４
   Ｉ黴とする特許請求の範囲側１項記載のｎＸｇｊ１Ｍｐ
   導体装置の製造方法・９、残雪パターン管エツチングに
   よ）除去することｔ４Ｉ黴とする特許請求の範１１項記
   載のＭＩＢ証半導体装置Ｏａ造方法。 １０、　　残留パターンに不純物ｔドープした後エツチ
   ング除去することｔ％黴とする特許請求の範囲ＩＩｘｓ
   項記載のＭ１１１１１牛導体装置０製造方法。 １１、　　残留／中ターンをエツチング除去する際、半
   導体基板上面に予め設けられた該基板と送導装置の露出
   する不純物層もエツチング除去することｔ−特徴とする
   特許請求の範囲側１項記載のＭＩ８　ｆｉ半導体装置０
   ｊｌＩｌ遺方法番１２、半導体基板上に、上面がＮｌ絶
   縁膜で被覆されたｒ−）電ｌｉｔ絶縁層管介して形成し
   た後、ｍｌ’−）電１ｉｔ−ｖスクとして前記半導体基
   板に該基板と逆導電ＩＩＯ不純物層を形成することｔ４
   Ｆ黴とする特許請求の範囲側１項記載のＭＩｓＩＩｌ亭
   導体装置の製造方法。