JPS58170119A

JPS58170119A - 半導体アナログスイツチ

Info

Publication number: JPS58170119A
Application number: JP57051107A
Authority: JP
Inventors: Masahiro Ueno; 雅弘上野; Kanman Hamada; 浜田　亘曼; Takashi Sase; 隆志佐瀬; Shoichi Furutoku; 古徳　正一
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-03-31
Filing date: 1982-03-31
Publication date: 1983-10-06
Also published as: JPH0422045B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は半導体アナログスイッチに係シ、特に高精度ア
ナログ回路に好適なスパイクチャージ補償形の半導体ア
ナログスイッチに関する。

従来の半導体アナログスイッチは、接合型電界効果トラ
ンジスタや、金属酸化膜電界効果トランジスタ（以下Ｍ
Ｏ８と称す）が使用されている。

例えば０ＭＯ８ＩＣＫ６けるアナログスイッチの一例を
第１図に、またその応用例を第２図に示す。

第１図においてＱＭＮ、ＱＭＰ　はスイッチを構成する
Ｎチャンネル及びＰチャンネルのＭ　Ｏ８（Ｍｅｔａｌ
Ｏｘｉｄｅ　９ｅｍｉｃｏｎｄｕｃｔｏｒ）形トランジ
スタ、０１１Ｇ、は第１．第２のゲート端子、’ｒ、　
ｅ　’ｒ、はアナログスイッチの入出力端子である。第
２図はこのアナログスイッチをザーンプルホールド回路
に応用した例を示し、５＝ｒｚ第１図に示すアナログス
イッチ、Ｃはコンデンサ、人はオペアンプｖＩは入力電
圧、ｖ、Ｆｉ出力電圧を示す。オペアンプ人扛埋＃１％
性を持つものとすると、第２図においてアナログスイッ
チ８．をオフした場合の出力電圧Ｖ、の波形は、第３図
（ａ）に示すようになる。すなわちアナログスイッチＳ
、がオ／している時、Ｖ　Ｉ−Ｖ　＠でありたものが、
アナログスイッチＳ、を第３図（−に示す様にＶ−をオ
フし友時、第３図（ａ）に示す様にＶ・にスパイク電圧
が発生し、ゲート回路から侵入するスパイクチャージに
よシコンデンサＣの端子電圧が賛化し、入出力電圧間に
ノＶ、の誤差電圧が生ずる。この誤差電圧ノＶ。

は高精度のアナログ回路を構成する場合、重大な障害と
なる。この誤差電圧ΔＶ、を減じる手段として第１図に
おいてトランジスタＱｍｗ、Ｑ皺ｐのチャネル幅を等し
くすることが行なわれる。これはＮ及びＰチャンネルの
両トランジスタＱＩＩｗ。

ＱＭＰ　　のゲート電圧の極性が逆であることから、両
トランジスタのスパイクチャージの極性が逆となり、こ
の相殺効果をねらったものである。この時の入力電圧Ｖ
＋と誤差電圧ｌｖ、の関係を第４図に示す。即ち電源電
圧を正負対称電圧を用い友場合、入力電圧ｖ１＝０の時
誤差電圧Δｖ、　＞Ｑになる。しかし図で明らかなごと
く、誤差電圧ΔＶ、は極端な入力電圧ｖＩ依存性があシ
、スパイクチャージを全入力電圧範囲に亘って相殺する
ことはできない。第５図はこの改善策としてスイッチン
グ用トランジスタＱＭＮ、ＱＭＰに対し、スパイクチャ
ージ補償用のＮ及びＰチャンネルトラ１、　　　　ンジ
スタＱｃ＊ｔＱｃｐを付加し屍もので、これら補償用ト
ランジスタＱｃに、　Ｑ　Ｃ！　Ｐ　は、チャネル幅を
スイッチング用トランジスタＱｍ舅、Ｑｍｐ　の約１／
２にした上、ソース及びドレインを短絡してアナログス
イッチの一方の端子Ｔ、に接続しである。この構成は例
えばＮチャンネルのスイッチングトランジスタＱｍｗ　
　のゲート端子Ｇ、から侵入するスパイクチャージを、
同じＮチャンネルの補償用トランジスタＱｃ翼のＧ、と
は逆極性で動作するゲート端子Ｇ、からのスパイクチャ
ージで相殺することを意図したものである。この場合の
入力電圧Ｖｓと誤差電圧ΔＶ、との関係を第６図に示す
。この方法で誤差電圧ΔＶ、の入力電圧ｖｔ依存性は約
１７１０に改善される。しかし誤差電圧ノＶ、の非直線
性が残る上、第７図に示すごと（誤差電圧ΔＶ、の補償
用トランジスタＱＣ）ｌ　＊Ｑ　ｃ　ｖ　はチャネル幅
ＷＣ？寸法依存性が大きく歩留りの上で問題がある。即
ち第７図は入力電圧ｖ１ロＶｔ。の時の補償用トランジ
スタＱＣＰ　のチャネル幅Ｗｃｐに対する誤差電圧ΔＶ
、の依存性を示したもので、チャネル幅ＷＣＰの変化に
対し、誤差電圧Δｖ、は直線的に変化する。これはプロ
セスにおける製造バラツキに誤差電圧ΔＶ。

が依存することを意味し、最適の製品が得られる確率が
低くなる。また補償用トランジスタＱ　ｃ　ｗに於いて
も同様の問題がおる。

本発明の目的は以上述べた従来技術の欠点を除去し、誤
差電圧ΔＶ、が小さくかつ入力電圧Ｖｔに対する依存性
の少ない半導体アナログスイッチを提供することである
。

上記目的を達成する第１の発明の特徴とするところは、
各ドレインが入力端子に、各ソースが出力端子に、各ゲ
ートが一方のゲート端子にそれぞれ接続される同−導電
形の第１．第２の電界効果トランジスタと、該第１．第
２の電界効果トランジスタと同−導電言でアシ、ソース
とドレインとが上記入力端子と上記出力端子との何れか
一方に、ゲートが他方のゲ・−ト端子にそれぞれ接続さ
れる第３の電界効果トランジスタとを具備し、上記第１
、第２の電界効果トランジスタの各チャネル面積の和の
半分と、上記第３の電界効果トランジスタのチャネル面
積とが略等しいことにある。

さらに、第２の発明の特徴とするところは、各ドレイン
が入力端子に、各ソースが出力端子に、各ゲートが一方
のゲート端子にそれぞれ接続される同−導電形の第１．
第２の電界効果トランジスタと、該第１．第２の電界効
果トランジスタと同−導電形でアク、ソースとドレイン
とが上記出力端子に、ゲートが他方のゲート端子にそれ
ぞれ接続される第３の電界効果トランジスタと、該第１
゜第２．第３の電界効果トランジスタと同−導電形でめ
ｐ１ソースとドレインとが上記入力端子に、ゲートが上
記他方のゲート端子にそれぞれ接続される第４の電界効
果トランジスタとを具備し、上記第１．第２の上記第３
．第４の電界効果トランジスタの各チャネル面積の和と
が略等しいことにある。

本発明は、上記誤差電圧ΔＶ、の原因となるスパイクチ
ャージが、電界効果トランジスタを形成するに不可欠な
チャネルを構成するキャリアに起因し、かつ本キャリア
の総量はトランジスタの平面形状のみならず縦構造にも
依存することに着目し、３次元的キャリア分布を考慮し
たチャネル内キャリアの総量でスパイクチャージを補償
せんとするもので、同一導電形チャネルを有する２測子
列接続されたスイッチング用電界効果トランジスタと、
これと同一導電形を有し、かつソースとドレインを短絡
され九補償用電界効果トランジスタｔｆｅＪ記スイッチ
ング用トランジスタの端子に接続し該補償用電界効果ト
ランジスタのゲートを、前記スイッチング用トランジス
タのゲートと逆極性の信号で駆動するようにしたことで
ある。

以下本発明の第１の実施例を第８図により説明する。

第８図に於いて、ＱＭ翼、＋　ＱＭ）Ｉｔはドレインが
入力端子Ｔ１に、ソースが出力端子Ｔ、に、ゲートが第
１のゲート端子Ｇ１にそれぞれ接続されるスイッチング
用の第１．第２の８ＭＯ８）ランジスタ、Ｑｃ＊１ｔ！
ソースとドレインとが出力端子Ｔ。

に、ゲートが第２のゲート端子Ｇ、にそれぞれ接１　　
　　　　続される補償用の第３の８ＭＯ８）う／ジスタ
で娶る。

ここで、補償用の第３のトランジスタＱ　ｃ　ｗ　ｓの
チャネル面積８ｃｗ１は、式（１）に示す様にトランジ
スタＱ舅叢５．Ｑ舅１のチャネル面積Ｓ　ＭＮｔ、　８
ｗｗＨの和の略半分である。

本実施例に於いては、第１．第２．第３のトランジスタ
Ｑｍｗｓ　ｅ　Ｑｘｘｔ　ａ　ＱＣ）１１のチャネル形
状ヲ略等しくすることによって式（１）を満足している
。

以上の構成において第１のゲー　ト端子Ｇｔと第２のゲ
ート端子Ｇ、は互いに逆極性の信号で駆動される。従っ
て入力端子Ｔｌｅ出力端子Ｔ８間をオン状態にするため
には第１のゲート端子Ｇ１を１（高レベル）、第２のゲ
ート端子Ｇ、を０（低レベル）に駆動する。この時、第
１及び第２のトランジスタＱｗｗ＠　＊ＱＭ）１ｍはオ
ン状態となりチャネルが形成される。第９図はこの時の
第１．第２の８ＭＯ８）ランジスタＱＩＩＷＩ　Ｉ　Ｑ
ｍｙｌのチャネルの形成状態を示す図で、第９図（Ｊｌ
）は平面図、（ｂ）はムー人断面図、（Ｃ）はＢ−ＢＭ
面図である。同図においてハツチングで示す部分がチャ
ネルで、ゲート電圧が印加されたことによシキャリアが
誘起していることを示す。第２図で示したサンプルホー
ルド回路における応用、あるいはスイッチとキャパシタ
等における応用において特徴的な事項は、アナログスイ
ッチがオンからオフに移る一時においてはチャネル内の
電流は零（第２図においてコンデンサＣの充電が完了し
ている状態）であることである。従ってチャネル内には
第９図に示すようにほぼ一様にキャリアが分布している
。しかし第９図にも示す如く、チャネルの境界では徐両
にキャリアが減少している。そζで第１．第２のトラン
ジスタＱｍ＊１　、Ｑｍｘｌがオフされると、チャネル
内に誘起されていたこのキャ、リアが、ソース及びドレ
インを通して消滅する。この時チャネル内から排出され
たキャリアが前述した誤差電圧ΔＶ、の原因となる。第
８図においてアナログスイッチがオフ状態、即ちゲート
Ｇ１が０、Ｇ、が１の状態になると、第１．第２のトラ
ンジスタＱＭＮＩ　Ｉ　Ｑｍｘｌのチャネルが消滅する
代シに、第１のゲート端子と逆極性で駆動される第２の
ゲート端子にゲートが接続された補償用の第３のトラン
ジスタＱ　ｃ　ｗ　１のゲート下にはチャネルが形成さ
れる。即ち、トランジスタＱ　ｃ　＊　１には、第９図
のハツチングで示したトランジスタＱＭ）１１　＊　Ｑ
ｘｘｔと同様にキャリ゛アが誘起する。ここで、前述し
た如くスイッチオフの瞬時にｔ流が零であるので、スイ
ッチング用の第１．第２のトランジスタＱＭＭ＠　ｅ　
ＱＭＷ＠のチャネル内のキャリアは１／２ずクソース側
及びドレイン＠に排出される。式（１）に示される様に
トランジスタＱ「１のチャネル面積Ｓｃｗｔは、トラン
ジスタＱｍｗｔ　＊Ｑｍ＊ｆｆｉのチャネル面積８ｗ＊
ｔｌ、８ＭＷ１の和の略半分であるのでスイッチング用
の第１．第２のトランジスタＱｍｙｔ＊Ｑｍｗｔのチャ
ネルから排出されたキャリアは、はぼ完全に補償用の第
３のトランジスタＱｃｗｓのチャネルに吸収され、スイ
ッチ外部に対しての出入ｂｅｔない。即ちスパイクチャ
ージは補償用の第３の＋ランジスタによシはぼ完全に補
償される。この補償効果はスイッチング用の第１゜第２
のトランジスタＱ０１．ＱＭ）ｔｌと補償用の第３のト
ランジスタＱｃｗ１とのチャネル形状がそれぞれ略同−
形状の時、微妙なキャリア分布を示すチャネルの境果長
も等しくなるので最も大きく現われる。また、従来に比
して、スイッチング用トランジスタ数が２つになるが、
それぞれの大きさは半分でよいので、専有面積は変わら
ない。さらに、スイッチング用トランジスタＱ　Ｍｌｌ
ｌ　＃　ＱＭ）Ｉｔと、補償用トランジスタＱｃｗｔと
は同一の大きさなので、製造し易くなり、信頼性も上が
る。

この結果、第１０図に示す如く、入力電圧ｖＩに対する
誤差電圧ΔＶ、はほぼ平坦となシ入力電圧依存性はほと
んどなくなり、高精度のアナログ回路に十分使用可能な
半導体アナログスイッチが得られる。

伺本実施例ではスイッチング用の第１．第２のトランジ
スタＱ　ＭＮＩ　、　ＱＭ）ＩＩの負荷側に対応する出
力端子Ｔ、にのみ補償用の第３のトランジスタＱｃｗｌ
ｔ接続したが、この場合には、補償作用がスイッチ内部
で閉じていないため、入力端子ＴＩの駆動側及び出力端
子Ｔ、の負荷側に接続されるインピーダンスを略勢しく
する必要がある。

第１１図は本発明の第２の実施例を示す図である。

第１１図に於いて、Ｑｃｗ＊はソースとドレインとが入
力端子ＴｔＫ＝　ゲートが第２のゲート端子Ｇ、にそれ
ぞれ接続される補償用の第４のトランジスタであシ、そ
の他は、第８図に示す第１の実施例と同一構成である。

ここで、補償用の第３．第４のトランジスタＱｍｘｔ　
ｅＱＭ＊１のチャネル面積８ｃｗＨ，８ｃｍｇの和は、
式（２）に示す様に、スイッチング用の第１゜第２のト
ランジスタＱＭＷＩ、ＱｗｗＨのチャネル面積ＳＭＷＩ
　、　８１１１１の和に略等しくする。

Ｓ　ｅｅｌ　＋　Ｓｃｗ１＝　８　ｉ＊ｘｔ　＋　Ｓ　
ＭＮＩ　””・（２）従って、駆動側及び負荷側のイン
ピーダンスが異なる場合に於いても、スイッチング用の
第１゜第２のトランジスタＱＭＮｌ、ＱＭ１のチャネル
からソース側及びドレイ／側に排出されたキャリアは、
略完全に補償用の第３．第４のトランジスタＱｃｍ、ｔ
Ｑｃｗ１のチャネルに吸収され、スパイクチャージは補
償用の第３．第４のトランジスタによシ略完全に補償さ
れる。

さらに、本実施例に於いては、第１．第２．第３、第４
のトランジスタのチャネル形状を略勢しくすることによ
って、式は）を満足すると共に、喧述したように、微妙
なキャリア分布を示すチャネルの境界長も等しくなるの
で、この補償効果が最大となる。さらに１入力端子Ｔ１
１出力端子Ｔ。

の両方に補償用トランジスタが設けられているので、入
力端子ＴＩ　、　Ｔ、　Ｋ接続される回路の内部インピ
ーダンスには依存せず、適用回路にかかわらず常に良好
な補償効果が得られる。

上記第１．第２の実施例に於いてはＮＭＯ８）ランジス
タを例にとって説明し九が、本発明はこれに限定される
ことな（、ＰｕＯ２）ランジスタにも、さらには、第１
２図、第１３図に示す様なＣＭＯＳトランジスタにも適
用できる。

第１２図は本発明の第３の実施例を示す図である。

第１２図に於いて、スイッチング用の第１．第２のＮＭ
Ｏ８）ランジスタロ輩買ｔ＊ＱＭｘｌ及び補償用の第３
のＮＭＯ８）う／ジスタＱ　ｃ　Ｍ　Ｉ　Ｆｉ第８図に
示される第１の実施例と同一構成であ”）、ＱＭ？＋＋
Ｑ菖りはドレインが入力端子Ｔ、に、ソースが出力端子
Ｔ８に、ゲートが第２のゲート端子ＧＬにそれぞれ接続
されるスイッチング用の第５．第６のＰｕＯ２）う／ジ
スタ、Ｑ　ｃ　ｐ　ｔはソースとドレイ／とが出力端子
Ｔ、に、ゲートが第１のゲート端子Ｇ１にそれぞれ接続
される補償用の第７の−ＭＯ８）ランジスタである。

ここで、式（３）に示す様に補償用の第３のトランジス
タＱ　ｃ　ｗ　ｌのチャネル面積８ｃに、と補償用の第
７のトランジスタＱ　ｃ　ｐ　ｔのチャネル面積８ａｐ
ｌと、スイッチング用の第１．第２のトランジスタＱ蓋
ｗｔｅＱｗｗ＠のチャネル面積８ｗｗ＠　、８ｗｗ＠の
和の半分と、スイッチング用の第５．第６のトランジス
タＱｍｐｔ　＊Ｑｗｖｌのチャネル面積８ｗｐ１　。

８　Ｍ　Ｆ　ｍの和の半分とは略等しい。

第５．第６．第７のトランジスタＱＭｌｌｌ＃Ｑ誠１゜
Ｑ　ｃｗｔ　＋　Ｑｍｐｔ　＋　Ｑｍｐｔ　ｅ　Ｑｃｐ
ｌのチャネル形状を略等しくすることによって式（１）
弐〇）を満足すると共に周囲長も略等しくなる。

従って本実施例に於いても、前述した第１の実施例と同
様の効果がある。

さらに本実施例に於いては、０ＭＯ８構成であるために
、スパイクチャージの補償効果は単チヤンネル構成であ
る第１の実施例に比べて大きくなる。

即ち、第１のゲート端子ＧＫ　と第２のゲート端子Ｇ、
とは逆極性の信号で駆動されるので鵞えば、スイッチン
グ用の第１．第２の８ＭＯ８）ランジスタＱｍ＊ｔｅＱ
ｍ＊＊ではゲートからドレイン、ソースにスパイクチャ
ージが注入されると、スイッチング用の第５．第６のＰ
ＭＯ８）ランジスタＱ［１゜ＱＭＰＩではソースドレイ
ンからゲートにスパイクチャージが排出され、その和は
零に近くなる。本１　　　　　　実施例は、この零に近
いスパイクチャージを補償するので、よシ大きな補償効
果があり、よシ高性能の半導体アナログスイッチを構成
することができ、る。

第１３図は本発明の第４の実施例を示す図であり、スイ
ッチング用の第１．第２の８ＭＯ８）　５７ジスタＱＭ
Ｉｆｔ＊Ｑ賦１及び、補償用のｌｌ：３．第４の８ＭＯ
８）ランジスタＱ　ｃ　ｒ　＠　−ｅ　Ｑ　ｃ　ｙ　！
は第１１図に示される第２の実施例と同一構成でアリ、
スイッチング用の第５．第６のＰＭＯ８）ランンスタＱ
ＭＰ１ｅＱｗｖ＠及び補償用の第７のＰＭＯεトランジ
スタＱ　ＣＰ　Ｉ　Ｆｉ第１２図に示される第３の実施
例と同一構成である。

第１３図に於いて、Ｑｃｐ＠ｕンースとドレインとが人
力端子Ｔ１に、ゲートが第１のゲート端子ＧｔＫそれぞ
れ接続される補償用の第８のトランジスタである。

ここで、式（４）に示す様に、補償用の第３．第４のト
ランジスタＱｃｗ＠＊ＱｃＮｔのチャネル面積８ｃｗｔ
　ｅ　８ｃｍｍの和と、補償用の第７．第８のトランジ
スタＱｃ１１ＱＣＰ、のチャネル面積５ｃ１ｓ８ｃｔｌ
の和とスイッチング用の第１．第２のトランジスタＱｗ
ｗ＊　ｅＱｗｗ＠のチャネル面積８ＭＷ１゜ＳＭｌの和
とスイッチング用の第５．第６のトランジスタＱＭＰＩ
　ｅ　Ｑｍｐｔのチャネル面積８ｗｐ１゜８ＭＰ１の和
とは略等しくする。

Ｓ　ＣＭ、　＋　８　ｃａｔ　＝　８　ｃＰ％　＋　Ｓ
　ｅｌｌ　＝　Ｓ　ＭＮＩ　＋　Ｓ　１ｏｌｌ　＝　Ｓ
　Ｍａｌ　＋　Ｓ　ＭＮ・・・・・・・・・（４）さらに、本実施例に於いては、第１〜第８のトランジス
タのチャネル形状を略等しくする仁とによって、式（２
）式ら）を満足する。

従って、本実施例に於いても、前述した第１゜第２．第
３の実施例と同様な効果がある。

冑、本発明の実施例に於いては、ＭＯＳ）ランジスタを
例にとって説明したが、接合型電界効果トランジスタに
も本発明は適用できうる。

以上述べたように本発明によれば、誤差電圧ΔＶ、が小
さく、かつ入力電圧ｖＩＫ対する依存性の少ない半導体
アナログスイッチを得ることができる。

【図面の簡単な説明】

第１図は従来の半導体アナログスイッチ構成図、第２図
は半導体アナログスイッチの一応用例、第３図、第４図
は、第１図の回路の動作及び％性を示す図、第５図は他
の従来の半導体アナログスイッチ構成図、第６図、第７
図は第５図の回路の特性を示す図、第８図は本発明の第
１の実施例を示す構成図、第９図及び第１０図は第８図
の回路の動作及び特性を示す図、ｔＪＸ１１図、第１２
図、第１３図は本発明の第２．ｗＪ３．第４の実施例を
示す構惑図でめる。Ｑｗｗｔ　＊Ｑｗｗ＊”・スイッチング用ＮＭＯ８）う
／ジスタ、Ｑｃｗｔ＊ＱＣＮ！・・・補償用ＮＭＯ８）
ランジスタ、ＱＮＰＩ　ｔＱｗｘ・・・スイッチング用
ＰＭＯ８）ランジスタ、Ｑｃｐｔ　ｅ　ＱＣ？！　・・
・補償用ＰＭＯ８）ランジスタ、ＴＩ・・・入力端子、
ＴＩ・・・出力端子、Ｇ１−４７８第２図第１ＱＣ Δη

Claims

【特許請求の範囲】１、各ドレインが入力端子に、各ソースが出力端子に、
各ゲートが一方のゲート端子にそれぞれ接続される同−
導電形の第１．第２の電界効果トランジスタと、該＠１
．第２の電界効果トランジスタと同−導電形でメク、ソ
ースとドレインとが上記入力端子と上記出力端子との何
れか一方に１ゲートが他方のゲート端子にそれぞれ接続
される第３の電界効果トランジスタとを具備し、上記第
１゜ｔＡ２の電界効果トランジスタの各チャネル面積の
和の手分と、上記＃Ｉ３の電界効果トランジスタのチャ
ネル面積とが略等しいことを特徴とする半導体アナログ
スイッチ。２、特許請求の範囲第１項に於いて、上記第１゜第２．
第３の電界効果トランジスタの各チャネル形状は略等し
いことを特徴とする半導体アナログスイッチ。３、各ドレインが入力端子に、各ソースが出力端子に、
各ゲートが一方のゲート端子にそれぞれ接続される同−
導電形の第１．第２の電界効果トランジスタと、ａＩ＃
１．第２の電界効果トランジスタと同−導電形でアシ、
ソースとドレインとが、上記出力端子に、ゲートが他方
のゲート端子にそれぞれ接続される第３の電界効果トラ
７ジスタと、該第１．第２．第３の電界効果トランジス
タと同−導電形でアシ、ソースとドレインとが上記入力
端子に、ゲートが上記他方のゲート端子にそれぞれ接続
される第４の電界効果トランジスタとを具備し、上記第
１．第２の電界効果トランジスタの各チャネル面積の和
と、上記第３．第４の電界効果ト２ンジスメの各チャネ
ル面積の和とが略等しいことを特徴とする半導体アナロ
グスイッチ。表　特許請求の範囲第３項に於いて、上記第１゜第２．
＄３．＄４の電界効果トランジスタの各チャネル形状は
略等しいことを特徴とする半導体アナログスイッチ。＆　各ドレインが入力端子に、各ソースが出力端子に、
各ゲートカ一方のゲート端子にそれぞれ接続される第１
導電形の第１．第２の電界効果トランジスタと、ソース
とドレインとが上記入力端子と上記出力端子との何れか
一方に、ゲートが他方のゲート端子にそれぞれ接続され
る第１導電形の第３の電界効果トランジスタと、各ドレ
インが上記入力端子に、各ソースが上記出力端子に、各
ゲートが上記他方のゲート端子にそれぞれ接続される第
２４箋形のＩＩＥ５．第６の電界効果トランジスタと、
ツースとドレインとが上記入力端子と出力端子との何れ
か一方に、ゲートが上記一方のゲート端子にそれぞれ接
続される第２導電形の第７の電界効果トランジスタとを
具備し、上記第１．第２の電界効果トランジスタの各チ
ャネル面積の和の半分と、上記第３の電界効果トランジ
スタのチャネル面積と、上記第５．第６の電界効果トラ
ンジスタの各チャネル面積の和の半分と、上記第７１　
　　　　　　の電界効果トランジスタ□のチャネル面積
とが略等し匹ことを特徴とする半導体アナログスイッチ
。６、特許請求の範囲第５項に於いて、上記第１゜第２．
第３．＠５．第６．第７の電界効果トランジスタの各チ
ャネル形状は略等しいことを特徴とする半導体アナ１グ
スイツチ。７、各ドレインが入力端子に１各ソースが出力端子に、
各ゲートが一方のゲート端子にそれぞれ接続される第１
導電形の第１．第２の電界効果トランジスタと、ソース
とドレインとが上記出力端子に、ゲートが他方のゲート
端子にそれぞれ接続される第１導電形の第３の電界効果
トランジスタと、ソースとドレインとが上記入力端子に
、ゲートが上記他方のゲート端子にそれぞれ接続される
第１導電形の第４の電界効果トランジスタと、各ドレイ
ンが上記入力端子に、各ソースが上記出力端子に、各ゲ
ートが上記他方のゲート端子にそれぞれ接続される第２
導電形の第５．第６の電界効果トランジスタと、ソース
とドレインとが上記出力端子に、ゲートが上記一方のゲ
ート端子にそれぞれ接続される第２導電形の第７の電界
効果トランジスタと、ソースとドレインとが上記入力端
子に、ゲートが上記一方のゲート端子にそれぞれ接続さ
れる第２導電形の第８の電界効果トランジスタとを具備
し、上記第１．第２の電界効果トランジスタの各チャネ
ル面積の和と、上記第３．第４の電界効果トランジスタ
の各チャネル面積の和と、上記第５．第６の電界効果ト
ランジスタの各チャネル面積の和と、上記第７．第８の
電界効果トランジスタの各チャネル面積の和とが略勢し
いことを特徴とする半導体アナログスイッチ。＆　特許請求の範囲第７項に於いて、上記第１゜第２．
第３．第４．第５．第６．第７．第８の電界効果トラン
ジスタの各チャネル形状社略等しいことを特徴とする半
導体アナログスイッチ。