JPH01120117A - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPH01120117A JPH01120117A JP27860487A JP27860487A JPH01120117A JP H01120117 A JPH01120117 A JP H01120117A JP 27860487 A JP27860487 A JP 27860487A JP 27860487 A JP27860487 A JP 27860487A JP H01120117 A JPH01120117 A JP H01120117A
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- inverter
- channel
- switch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、相補形ＭＯＳトランジスタで構成された比較
回路に関するものである。
回路に関するものである。
従来の技術
通常、ＭＯ８型トランジスタでＡ／Ｄ変換器を構成する
場合、内部の比較回路にはコンデンサを用いて信号を結
合した交流結合型比較回路若しくはチョッパ型比較回路
と呼ばれる方式のものがよく用いられる。交流結合型比
較回路の回路図を第２図に示す。第２図の交流結合型比
較回路はインバータ１．コンデンサ２．スイッチ３〜５
及びインバータ６により構成されている。実際の比較回
路ではスイッチ３〜５はＭＯ３型トランジスタで構成さ
れているが図面においては説明のため単なるスイッチと
して表わした。第２図の比較回路において、まず、スイ
ッチ３，５がオン、スイッチ４がオフであったとする。
場合、内部の比較回路にはコンデンサを用いて信号を結
合した交流結合型比較回路若しくはチョッパ型比較回路
と呼ばれる方式のものがよく用いられる。交流結合型比
較回路の回路図を第２図に示す。第２図の交流結合型比
較回路はインバータ１．コンデンサ２．スイッチ３〜５
及びインバータ６により構成されている。実際の比較回
路ではスイッチ３〜５はＭＯ３型トランジスタで構成さ
れているが図面においては説明のため単なるスイッチと
して表わした。第２図の比較回路において、まず、スイ
ッチ３，５がオン、スイッチ４がオフであったとする。
このときインバータ１の入力と出力とがショートするた
めにインバータ１の大力電圧ｖ１と出力電圧ｖ０は等し
く、バイアス電圧Ｖｂ＝Ｖｉ＝Ｖｏとなる。参考のため
、第３図に、インバータ１の入力電圧対出力電圧特性を
示した。インバータ１が相補形ＭＯ８）ランジスタで構
成されている場合、インバータの反転電圧を電源電圧ｖ
ＤＤの１／２近傍にする場合が多いため、バイアス電圧
ｖｂもＶｂ＝１／２Ｖｏｏである場合が多い。また、第
２図に示す比較回路において、スイッチ３がオンしてい
るのでコンデンサ２の入力電圧Ｖ、は、比較基準電位入
力端子７に与えられている基準電圧ｖＲであり、コンデ
ンサ２の充電電圧ｖｃはｖ、＝ｖＲ−Ｖｂとなる。次に
スイッチ５，３をオフにしてからスイッチ４をオンにす
る。するとコンデンサ２の入力電圧Ｖ、・は信号入力端
子８に与えられている入力信号電圧ＶＳとなる。ところ
がコンデンサ２のインバータ１の入力に接続されている
端子は、スイッチ５がオフしているため、高インピーダ
ンスであり、コンデンサ２の充放電は基本的に行なわれ
ない。（実際には寄性容量やリーク電流の影響により、
コンデンサ２はわずかに充放電を行なうが、ここではこ
れは問題とはならない程小さいものとする。）するとコ
ンデンサ２の入力電圧は △Ｖ−＝Ｖａ・ Ｖａ＝ｖｓ ＶＲの変化かあ’）
、’ｃ（７）変化がそのままインバータ１の入力に現わ
れるため、インバータ１の出力はインバータ１の増幅度
−Ｇ、に応じた出力電圧変化、すなわち△Ｖｏ＝ Ｇ
ａＸΔＶ；＝−Ｇ＊Ｘ△Ｖａ＋（△ｖｉ＝ΔＶ、）、ゆ
えに △ＶＯ＝−ＧａＸ（Ｖｓ ＶＲ）が現われる。サラニ
、インバータ１の出力電圧変化はインバータ６の増幅度
−〇ｂに応じて増幅され、比較結果出力端子９に現れる
。このようにして第２図に示した比較回路では、比較基
準電圧ｖＲと入力信号電圧Ｖｓとの大小関係が判定され
ることとなる。（参考文献米山寿−「図解Ａ／Ｄコンバ
ータ入門」（昭５８゜９．２５）、オーム社、Ｐ６５） 発明が解決しようとする問題点 このような従来の交流結合型比較回路には以下に述べる
問題点があった。第２図交流結合型比較回路が相補型Ｍ
ｏＳトランジスタで構成されている場合、バイアス発生
状態すなわちスイッチ５がオンしている状態では、イン
バータ１及び６の出力に電源電圧ｖＤＤの約１７２の電
圧が現れる。この時インバータ１及び６の内部ではイン
バータを構成するＰチャネルトランジスタ及びＮチャネ
ルトランジスタが共にオン状態となっており、貫通電流
が流れている。特に並列型Ａ／Ｄ変換器では、Ｎビット
の分解能の場合（２Ｎ−１）個もの比較回路を並列に用
いているために消費電流が増大する原因となっている。
めにインバータ１の大力電圧ｖ１と出力電圧ｖ０は等し
く、バイアス電圧Ｖｂ＝Ｖｉ＝Ｖｏとなる。参考のため
、第３図に、インバータ１の入力電圧対出力電圧特性を
示した。インバータ１が相補形ＭＯ８）ランジスタで構
成されている場合、インバータの反転電圧を電源電圧ｖ
ＤＤの１／２近傍にする場合が多いため、バイアス電圧
ｖｂもＶｂ＝１／２Ｖｏｏである場合が多い。また、第
２図に示す比較回路において、スイッチ３がオンしてい
るのでコンデンサ２の入力電圧Ｖ、は、比較基準電位入
力端子７に与えられている基準電圧ｖＲであり、コンデ
ンサ２の充電電圧ｖｃはｖ、＝ｖＲ−Ｖｂとなる。次に
スイッチ５，３をオフにしてからスイッチ４をオンにす
る。するとコンデンサ２の入力電圧Ｖ、・は信号入力端
子８に与えられている入力信号電圧ＶＳとなる。ところ
がコンデンサ２のインバータ１の入力に接続されている
端子は、スイッチ５がオフしているため、高インピーダ
ンスであり、コンデンサ２の充放電は基本的に行なわれ
ない。（実際には寄性容量やリーク電流の影響により、
コンデンサ２はわずかに充放電を行なうが、ここではこ
れは問題とはならない程小さいものとする。）するとコ
ンデンサ２の入力電圧は △Ｖ−＝Ｖａ・ Ｖａ＝ｖｓ ＶＲの変化かあ’）
、’ｃ（７）変化がそのままインバータ１の入力に現わ
れるため、インバータ１の出力はインバータ１の増幅度
−Ｇ、に応じた出力電圧変化、すなわち△Ｖｏ＝ Ｇ
ａＸΔＶ；＝−Ｇ＊Ｘ△Ｖａ＋（△ｖｉ＝ΔＶ、）、ゆ
えに △ＶＯ＝−ＧａＸ（Ｖｓ ＶＲ）が現われる。サラニ
、インバータ１の出力電圧変化はインバータ６の増幅度
−〇ｂに応じて増幅され、比較結果出力端子９に現れる
。このようにして第２図に示した比較回路では、比較基
準電圧ｖＲと入力信号電圧Ｖｓとの大小関係が判定され
ることとなる。（参考文献米山寿−「図解Ａ／Ｄコンバ
ータ入門」（昭５８゜９．２５）、オーム社、Ｐ６５） 発明が解決しようとする問題点 このような従来の交流結合型比較回路には以下に述べる
問題点があった。第２図交流結合型比較回路が相補型Ｍ
ｏＳトランジスタで構成されている場合、バイアス発生
状態すなわちスイッチ５がオンしている状態では、イン
バータ１及び６の出力に電源電圧ｖＤＤの約１７２の電
圧が現れる。この時インバータ１及び６の内部ではイン
バータを構成するＰチャネルトランジスタ及びＮチャネ
ルトランジスタが共にオン状態となっており、貫通電流
が流れている。特に並列型Ａ／Ｄ変換器では、Ｎビット
の分解能の場合（２Ｎ−１）個もの比較回路を並列に用
いているために消費電流が増大する原因となっている。
このため、本来相補型ＭＯＳトランジスタ構成の集積回
路は低消費電力が特長となっているのにかかわらず並列
型Ａ／Ｄ変換器では、他の方式２例えばバイポーラ集積
回路や単チャネルＭＯＳ集積回路と同程度の消費電力と
なってしまう。また、Ａ／Ｄ変換器において消費電流の
増大はノイズ発生の原因となるため、Ａ／Ｄ変換精度の
低下という問題にも関連する。
路は低消費電力が特長となっているのにかかわらず並列
型Ａ／Ｄ変換器では、他の方式２例えばバイポーラ集積
回路や単チャネルＭＯＳ集積回路と同程度の消費電力と
なってしまう。また、Ａ／Ｄ変換器において消費電流の
増大はノイズ発生の原因となるため、Ａ／Ｄ変換精度の
低下という問題にも関連する。
問題点を解決するための手段
以上の問題点を解決するために本発明は、インバータの
入力と出力との間に第１のスイッチ手段を接続しさらに
前記インバータの入力にコンデンサを接続したものを少
なくとも１段以上の直列接続とした交流結合アンプの入
力と、比較基準電位入力端子及び信号入力端子との間に
それぞれ第２、第３のスイッチ手段を接続し、前記交流
結合アンプの出力を第１のＰチャネルトランジスタ及び
第１のＮチャネルトランジスタのゲートと接続し、前記
第１のＰチャネルトランジスタのソースは電源と接続し
さらにドレインは第２のＰチャネルトランジスタのソー
スと接続し、前記第１のＮチャネルトランジスタのソー
スは接地と接続しさらにドレインは第２のＮチャネルト
ランジスタのソースと接続し、前記第２のＰチャネルト
ランジスタを前記第２のＮチャネルトランジスタとは少
な（とも前記第１のスイッチ手段のオンしている間にオ
フとなる制御信号をゲート入力とし、前記第２のＰチャ
ネルトランジスタのドレインと前記第２のＮチャネルト
ランジスタのドレインとを接統して比較結果出力と成す
相補形ＭＯ８）ランジスタで構成された比較回路である
。
入力と出力との間に第１のスイッチ手段を接続しさらに
前記インバータの入力にコンデンサを接続したものを少
なくとも１段以上の直列接続とした交流結合アンプの入
力と、比較基準電位入力端子及び信号入力端子との間に
それぞれ第２、第３のスイッチ手段を接続し、前記交流
結合アンプの出力を第１のＰチャネルトランジスタ及び
第１のＮチャネルトランジスタのゲートと接続し、前記
第１のＰチャネルトランジスタのソースは電源と接続し
さらにドレインは第２のＰチャネルトランジスタのソー
スと接続し、前記第１のＮチャネルトランジスタのソー
スは接地と接続しさらにドレインは第２のＮチャネルト
ランジスタのソースと接続し、前記第２のＰチャネルト
ランジスタを前記第２のＮチャネルトランジスタとは少
な（とも前記第１のスイッチ手段のオンしている間にオ
フとなる制御信号をゲート入力とし、前記第２のＰチャ
ネルトランジスタのドレインと前記第２のＮチャネルト
ランジスタのドレインとを接統して比較結果出力と成す
相補形ＭＯ８）ランジスタで構成された比較回路である
。
作用
本発明の構成により、交流結合型比較回路のバイアス発
生状態における消費電流の低減が図れるため、特に本発
明による比較回路を並列型Ａ／Ｄ変換器に用いた場合に
は、性能を低下させることな（低消費電力が実現できる
。
生状態における消費電流の低減が図れるため、特に本発
明による比較回路を並列型Ａ／Ｄ変換器に用いた場合に
は、性能を低下させることな（低消費電力が実現できる
。
実施例
本発明の実施例を図面に基づいて説明する。第１図は本
発明の一実施例による交流結合型比較回路の回路図であ
る。第１図において、インバータ１の入力と出力との間
にスイッチ５を接続し、このインバータ１の入力にコン
デンサ２を接続したものを一般に交流結合アンプと呼び
、比較回路の精度や感度を向上させるために、この交流
結合アンプを数段直列接続することもある。第１図の実
施例では、１段の交流結合アンプの入力であるコンデン
サ２と、比較基準電位入力端子７及び信号入力端子８と
の間にそれぞれスイッチ３，４が接続され、同交流結合
アンプの出力であるインバータｌの出力にはＰチャネル
トランジスタ１０及びＮチャネルトランジスタ１１の両
ゲートが共通接続され、Ｐチャネルトランジスタ１０お
よびＮチャネルトランジスタの各ソースは、各々、電源
端子１２および接地端子に接続され、互いのドレイン間
にはＰチャネルトランジスタ１３とＮチャネルトランジ
スタ１４とが直列接続されている。
発明の一実施例による交流結合型比較回路の回路図であ
る。第１図において、インバータ１の入力と出力との間
にスイッチ５を接続し、このインバータ１の入力にコン
デンサ２を接続したものを一般に交流結合アンプと呼び
、比較回路の精度や感度を向上させるために、この交流
結合アンプを数段直列接続することもある。第１図の実
施例では、１段の交流結合アンプの入力であるコンデン
サ２と、比較基準電位入力端子７及び信号入力端子８と
の間にそれぞれスイッチ３，４が接続され、同交流結合
アンプの出力であるインバータｌの出力にはＰチャネル
トランジスタ１０及びＮチャネルトランジスタ１１の両
ゲートが共通接続され、Ｐチャネルトランジスタ１０お
よびＮチャネルトランジスタの各ソースは、各々、電源
端子１２および接地端子に接続され、互いのドレイン間
にはＰチャネルトランジスタ１３とＮチャネルトランジ
スタ１４とが直列接続されている。
そして、Ｐチャネルトランジスタ１３とＮチャネルトラ
ンジスタ１４とは、少なくともスイッチ５のオンしてい
る間にそれぞれオフ動作となるｉｌ制御信号が、それら
の各ゲートの入力端子１５．１６に印加され、Ｐチャネ
ルトランジスタ１３とＮチャネルトランジスタとの共通
ドレインから比較結果を出力端子９に引き出している。
ンジスタ１４とは、少なくともスイッチ５のオンしてい
る間にそれぞれオフ動作となるｉｌ制御信号が、それら
の各ゲートの入力端子１５．１６に印加され、Ｐチャネ
ルトランジスタ１３とＮチャネルトランジスタとの共通
ドレインから比較結果を出力端子９に引き出している。
第１図に記載された交流結合型比較回路の動作原理につ
いて説明する。インバータｌ、コンデンサ２．スイッチ
３〜５．比較基準電位入力端子７、信号入力端子８で構
成されている部分は第２図に示す従来例による交流結合
型比較回路と同様であり、その動作についても従来の技
術で説明した通りである。Ｐチャネルトランジスタ１０
．１３゜Ｎチャネルトランジスタ１１．１４が直列接続
（カスケード接続）された構成は、インバータ回路であ
り、Ｐチャネルトランジスタ１３のゲートに接続されて
いる制御信号入力端子１５からは、少なくともスイッチ
５がオンしている期間は”Ｈ”となる信号を与えてＰチ
ャネルトランジスタ１３をオフとし、同様にＮチャネル
トランジスタ１４のゲートに接続されているｉｌＪ御信
号入力端子１６からは、少なくともスイッチ５がオンし
ている期間は“Ｌ”となる信号を与えてＮチャネルトラ
ンジスタ１４をオフとする。これにより、１′ンバータ
１がバイアス電圧Ｖｂを発生している期間は、Ｐチャネ
ルトランジスタ１０，１３．Ｎチャネルトランジスタ１
１．１４で構成するインバータ回路は停止状態となり、
貫通電流が流れることを防止できる。スイッチ５がオフ
でスイッチ４がオンとなった状態、すなわち、比較動作
の状態では、制御信号入力端子１５には′Ｌ“、制御信
号入力端子１６にはＨ”となる信号を与える。これによ
り、Ｐチャネルトランジスタ１０．１３．Ｎチャネルト
ランジスタ１１．１４で構成するインバータ回路は反転
動作状態となり、出力端子９に”Ｈ“またはＬ”の比較
結果が出力される。第１図に示す実施例による比較回路
を並列型Ａ／Ｄ変換器に用いた場合には、比較基準電位
と入力信号との電位差が小さい部分に位置するＰチャネ
ルトランジスタ１０，１３．Ｎチャネルトランジスタ１
１．１４で構成するインバータ回路のみ、比較基準電位
と入力信号との電位差に応じた貫通電流が流れることと
なるが、これは、従来例の第２図インバータ６の動作も
同様である。つまり、本実施例の交流結合型比較回路で
は交流結合アンプがバイアス発生動作をしている期間の
消費電流を低減することができる。しかし従来例による
第２図インバータ６のバイアス発生動作時の消費電流は
大であったので、本発明による改善効果は大きい。
いて説明する。インバータｌ、コンデンサ２．スイッチ
３〜５．比較基準電位入力端子７、信号入力端子８で構
成されている部分は第２図に示す従来例による交流結合
型比較回路と同様であり、その動作についても従来の技
術で説明した通りである。Ｐチャネルトランジスタ１０
．１３゜Ｎチャネルトランジスタ１１．１４が直列接続
（カスケード接続）された構成は、インバータ回路であ
り、Ｐチャネルトランジスタ１３のゲートに接続されて
いる制御信号入力端子１５からは、少なくともスイッチ
５がオンしている期間は”Ｈ”となる信号を与えてＰチ
ャネルトランジスタ１３をオフとし、同様にＮチャネル
トランジスタ１４のゲートに接続されているｉｌＪ御信
号入力端子１６からは、少なくともスイッチ５がオンし
ている期間は“Ｌ”となる信号を与えてＮチャネルトラ
ンジスタ１４をオフとする。これにより、１′ンバータ
１がバイアス電圧Ｖｂを発生している期間は、Ｐチャネ
ルトランジスタ１０，１３．Ｎチャネルトランジスタ１
１．１４で構成するインバータ回路は停止状態となり、
貫通電流が流れることを防止できる。スイッチ５がオフ
でスイッチ４がオンとなった状態、すなわち、比較動作
の状態では、制御信号入力端子１５には′Ｌ“、制御信
号入力端子１６にはＨ”となる信号を与える。これによ
り、Ｐチャネルトランジスタ１０．１３．Ｎチャネルト
ランジスタ１１．１４で構成するインバータ回路は反転
動作状態となり、出力端子９に”Ｈ“またはＬ”の比較
結果が出力される。第１図に示す実施例による比較回路
を並列型Ａ／Ｄ変換器に用いた場合には、比較基準電位
と入力信号との電位差が小さい部分に位置するＰチャネ
ルトランジスタ１０，１３．Ｎチャネルトランジスタ１
１．１４で構成するインバータ回路のみ、比較基準電位
と入力信号との電位差に応じた貫通電流が流れることと
なるが、これは、従来例の第２図インバータ６の動作も
同様である。つまり、本実施例の交流結合型比較回路で
は交流結合アンプがバイアス発生動作をしている期間の
消費電流を低減することができる。しかし従来例による
第２図インバータ６のバイアス発生動作時の消費電流は
大であったので、本発明による改善効果は大きい。
さらに、Ｐチャネルトランジスタ１０，１３゜Ｎチャネ
ルトランジスタ１１．１４で構成するインバータ回路に
は、付加的に次の利点も生じる。
ルトランジスタ１１．１４で構成するインバータ回路に
は、付加的に次の利点も生じる。
すなわち、Ｐチャネルトランジスタ１０，１３゜Ｎチャ
ネルトランジスタ１１．１４で構成するインバータ回路
は、動作時にはカスケード接続となっているために、第
１にＰチャネルトランジスタ１３．Ｎチャネルトランジ
スタ１４によるゲート接地増幅効果が加わること、第２
にＰチャネルトランジスタ１３．Ｎチャネルトランジス
タ１４のゲート・ドレイン間容量によって発生する負帰
還作用（ミラー効果）を取り除けるために、電圧利得を
高い周波数領域まで拡張することができることである。
ネルトランジスタ１１．１４で構成するインバータ回路
は、動作時にはカスケード接続となっているために、第
１にＰチャネルトランジスタ１３．Ｎチャネルトランジ
スタ１４によるゲート接地増幅効果が加わること、第２
にＰチャネルトランジスタ１３．Ｎチャネルトランジス
タ１４のゲート・ドレイン間容量によって発生する負帰
還作用（ミラー効果）を取り除けるために、電圧利得を
高い周波数領域まで拡張することができることである。
つまり本発明による交流結合型比較回路では、消費電力
低減の他に精度や感度（増幅度）及び動作速度の向上も
図れることとなる。
低減の他に精度や感度（増幅度）及び動作速度の向上も
図れることとなる。
発明の効果
本発明の比較回路によると、消費電流の低減を図ること
ができるという効果が得られ、特に、本発明の比較回路
を並列型Ａ／Ｄ変換器に用いた場合の消費電力低減効果
は大である。また、本発明の比較回路は、精度や感度及
び動作速度の向上効果もあわせ持ち、消費電流の減少に
伴なう発生ノイズの低減効果と相乗的に、Ａ／Ｄ変換特
性の教養にも寄与できる。
ができるという効果が得られ、特に、本発明の比較回路
を並列型Ａ／Ｄ変換器に用いた場合の消費電力低減効果
は大である。また、本発明の比較回路は、精度や感度及
び動作速度の向上効果もあわせ持ち、消費電流の減少に
伴なう発生ノイズの低減効果と相乗的に、Ａ／Ｄ変換特
性の教養にも寄与できる。
【図面の簡単な説明】
第１図は本発明の一実施例比較回路の回路図、第２図は
従来例比較回路の回路図、第３図は交流結合アンプの動
作の説明のためのインバータの入力電圧対出力電圧特性
図である。 １．６・・・・・・インバータ、２・・・・・・コンデ
ンサ、３〜５・・・・・・スイッチ、７・・・・・・比
較基準電位入力端子、８・・・・・・信号入力端子、９
・・・・・・比較結果出力端子、１０．１３・・・・・
・Ｐチャネルトランジスタ、１１゜１４・・・・・・Ｎ
チャネルトランジスタ、１２・・・・・・電源端子、１
５．１６・・・・・・制御信号入力端子。
従来例比較回路の回路図、第３図は交流結合アンプの動
作の説明のためのインバータの入力電圧対出力電圧特性
図である。 １．６・・・・・・インバータ、２・・・・・・コンデ
ンサ、３〜５・・・・・・スイッチ、７・・・・・・比
較基準電位入力端子、８・・・・・・信号入力端子、９
・・・・・・比較結果出力端子、１０．１３・・・・・
・Ｐチャネルトランジスタ、１１゜１４・・・・・・Ｎ
チャネルトランジスタ、１２・・・・・・電源端子、１
５．１６・・・・・・制御信号入力端子。
Claims (1)
- 入力と出力との間を第１のスイッチ手段で接続したイン
バータの入力に、コンデンサと第２、第３のスイッチ手
段とを介して比較基準電位入力及び信号入力を結合し、
同インバータの出力に第１のＰチャネルトランジスタ及
び第１のＮチャネルトランジスタの共通ゲートを接続し
、前記第１のＰチャネルトランジスタおよび前記第１の
Ｎチャネルトランジスタの各ソースを各々、電源の一端
および同他端に接続し、さらに互いのドレイン間に第２
のＰチャネルトランジスタおよび第２のＮチャネルトラ
ンジスタを直列接続し、前記第２のＰチャネルトランジ
スタと前記第２のＮチャネルトランジスタの各ゲートに
は少なくとも前記第１のスイッチ手段のオンしている間
にオフとなる制御信号を入力し、前記第２のＰチャネル
トランジスタと前記第２のＮチャネルトランジスタとの
共通ドレインを比較結果出力端子となしたことを特徴と
する比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27860487A JPH01120117A (ja) | 1987-11-04 | 1987-11-04 | 比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27860487A JPH01120117A (ja) | 1987-11-04 | 1987-11-04 | 比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01120117A true JPH01120117A (ja) | 1989-05-12 |
Family
ID=17599587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27860487A Pending JPH01120117A (ja) | 1987-11-04 | 1987-11-04 | 比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120117A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03107211A (ja) * | 1989-09-20 | 1991-05-07 | Nec Corp | 電圧比較回路 |
| JPH0414312A (ja) * | 1990-05-08 | 1992-01-20 | Matsushita Electric Ind Co Ltd | チョッパ型コンパレータ |
| JP2006310931A (ja) * | 2005-04-26 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 逐次比較型ａ／ｄコンバータ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202118A (en) * | 1981-06-08 | 1982-12-10 | Nippon Denso Co Ltd | Chopper type mos comparator |
| JPS58182913A (ja) * | 1982-04-21 | 1983-10-26 | Toshiba Corp | 電圧比較回路 |
-
1987
- 1987-11-04 JP JP27860487A patent/JPH01120117A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202118A (en) * | 1981-06-08 | 1982-12-10 | Nippon Denso Co Ltd | Chopper type mos comparator |
| JPS58182913A (ja) * | 1982-04-21 | 1983-10-26 | Toshiba Corp | 電圧比較回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03107211A (ja) * | 1989-09-20 | 1991-05-07 | Nec Corp | 電圧比較回路 |
| JPH0414312A (ja) * | 1990-05-08 | 1992-01-20 | Matsushita Electric Ind Co Ltd | チョッパ型コンパレータ |
| JP2006310931A (ja) * | 2005-04-26 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 逐次比較型ａ／ｄコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103973273B (zh) | 一种高速、高精度、低失调全差分动态比较器 | |
| CN111200402B (zh) | 一种能够提升增益的高线性度动态残差放大器电路 | |
| US11658625B2 (en) | Amplifier circuit, corresponding comparator device and method | |
| US4253033A (en) | Wide bandwidth CMOS class A amplifier | |
| CN112653433B (zh) | 一种混合双尾动态锁存比较器 | |
| JPH07117559B2 (ja) | 電圧比較回路 | |
| JP2002290230A (ja) | Ｃｍｏｓインバータ | |
| CN111800101A (zh) | 用于运算放大器的转换升压电路 | |
| CN115412077A (zh) | 一种高速低功耗的前置锁存比较器 | |
| CN111313871B (zh) | 动态预放大电路和动态比较器 | |
| JPH01120117A (ja) | 比較回路 | |
| CN112003594A (zh) | 一种低功耗的动态比较器电路 | |
| JPS62269512A (ja) | 電圧比較器 | |
| CN110247661A (zh) | 一种全差分高速低功耗比较器 | |
| JPS6458106A (en) | Differential input stage, digital differential line receiver and operational amplifier | |
| CN112953420A (zh) | 一种输入管处于线性区的动态运算放大器电路 | |
| JP2765331B2 (ja) | レベル変換回路 | |
| US5751167A (en) | CMOS output buffer circuit which converts CMOS logic signals to ECL logic signals and which discharges parasitic load capacitances | |
| JP3276512B2 (ja) | 差動増幅回路 | |
| JPH0834391B2 (ja) | 演算増幅回路 | |
| US5113091A (en) | Apparatus and method for comparing signals | |
| JPH0638573B2 (ja) | 半導体集積回路装置 | |
| JP2833968B2 (ja) | Ｃｍｏｓ出力バッファ回路 | |
| KR100265335B1 (ko) | 집적회로의 비교기 | |
| SU1552366A1 (ru) | Интегральный компаратор на КМОП-транзисторах |