JPS58124262A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS58124262A JPS58124262A JP57006948A JP694882A JPS58124262A JP S58124262 A JPS58124262 A JP S58124262A JP 57006948 A JP57006948 A JP 57006948A JP 694882 A JP694882 A JP 694882A JP S58124262 A JPS58124262 A JP S58124262A
- Authority
- JP
- Japan
- Prior art keywords
- output buffer
- terminal
- terminals
- chip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
- H10D84/998—Input and output buffer/driver structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路装置に関する。
従来よシ多数のＴＴＬ出力バッ７７回路、エミッタフォ
ロア出力回路を有する集積回路チップに於ては、同出力
回路のオン・オフに伴う瞬間大電流による他回路へのノ
イズの影曽を減する為、これらへの電源供給を他回路、
特に内部論理回路と分離するべくチップ端子を別に設け
、同出力回路までの布線を全く別に行うか、或いはチッ
プ端子は共通でも布線は分岐させるという方法がとられ
てきた○しかしながら、集積回路が大規模化されるにつ
れて、１チツプに搭載される出力バッファ回路数も増加
し、この為、伺ビットもの出力回路が同時にオン又はオ
フした時の瞬間電流は非常に大きく、前述の如く出力回
路用に分岐された配線自体にも大きな電位変動が生じて
、静止状態にある他の出力回路の出力電圧に無視できな
い大き々ゆらぎが生じる。これを防止するには、電源配
線の幅を大きくとり、配線抵抗を減するが又は電源端子
を多く設けて電流の方向を分散させれは良いが、この様
にすると前者の場合チップサイズが増大して好ましくな
く、後者の場合、電源端子が増加し、その分信号用端子
が減るのでこれも好ましくないという欠点がめった。
ロア出力回路を有する集積回路チップに於ては、同出力
回路のオン・オフに伴う瞬間大電流による他回路へのノ
イズの影曽を減する為、これらへの電源供給を他回路、
特に内部論理回路と分離するべくチップ端子を別に設け
、同出力回路までの布線を全く別に行うか、或いはチッ
プ端子は共通でも布線は分岐させるという方法がとられ
てきた○しかしながら、集積回路が大規模化されるにつ
れて、１チツプに搭載される出力バッファ回路数も増加
し、この為、伺ビットもの出力回路が同時にオン又はオ
フした時の瞬間電流は非常に大きく、前述の如く出力回
路用に分岐された配線自体にも大きな電位変動が生じて
、静止状態にある他の出力回路の出力電圧に無視できな
い大き々ゆらぎが生じる。これを防止するには、電源配
線の幅を大きくとり、配線抵抗を減するが又は電源端子
を多く設けて電流の方向を分散させれは良いが、この様
にすると前者の場合チップサイズが増大して好ましくな
く、後者の場合、電源端子が増加し、その分信号用端子
が減るのでこれも好ましくないという欠点がめった。
本発明は上記欠点を除去し、出力バッファ回路を含み核
出力バッファ回路用の電源供給配線布線に要する面積を
低減することによりチップ面積を小さくした集積回路装
置を提供するものである。
出力バッファ回路用の電源供給配線布線に要する面積を
低減することによりチップ面積を小さくした集積回路装
置を提供するものである。
本発明は、出力バッファ回路と少くとも該出力バッファ
回路に電源を供給する為の布線とを有する集積回路装置
において、前記出力バッファ回路に接続する同電位電源
端子を複数個有し、かつ、前記電源端子の一方とこれに
接続する出力バッファ回路の配線系列は前記電源端子の
他方とこれに接続する出力バッファ回路の配線系列とチ
ップ内部の配線にて相互に接続されていないことを％徴
とする。
回路に電源を供給する為の布線とを有する集積回路装置
において、前記出力バッファ回路に接続する同電位電源
端子を複数個有し、かつ、前記電源端子の一方とこれに
接続する出力バッファ回路の配線系列は前記電源端子の
他方とこれに接続する出力バッファ回路の配線系列とチ
ップ内部の配線にて相互に接続されていないことを％徴
とする。
本発明の実施例について図面を用いて説明する０第１図
は本発明の一実施例の平面図である。
は本発明の一実施例の平面図である。
第１図において、１．２は’Ｉ’ＴＬ出力バッファ回路
用ＧＮＤＩ端子、３．４は同じ（ＴＴＩ、出力バッファ
回路用ＶＣＣＩ端子、５．６．７．８ は主に内部論
理回路に用いられるＧＮＤ２端子、９．１０は同じく主
に内部論理回路に用いられるＶｃｃ２４子、１１及びそ
れと同形でチップ周辺に配列されたものは、人、出力端
子、１２ 、１２’ 、 １３ 、１３’は出力バラフ
ッ回路で、チップ左右透失々に於て電源為子１．２．３
．４の位置を除く１２から１２′までの間、１３から１
３′までの間の各人、出力端子に対応する位置全てに配
置されている。但し第１図では、図が複雑になることを
避るため省略しである。一方、１４はＶＣＣＩ端子２と
同電位の第１増配軸、１７はＶｃｃ １端子２と同電位
の第２１−配線でチップ左辺の出力バッファ回路に接続
する。１５は同第１層配線と第２層配線とを接続するた
めの開孔を表わし、別の’Ｊｃｃ １端子４についても
これとｈ様で、特にＶｃｃ Ｉ Ｍ子４はチップ右辺の
出力バッフ７回路に接続する。又、１６はＣ＋ＮＤ１ｍ
子１と同電位の第２層配線でチップ左辺の出力バッファ
回路に接続し、別のＧＮＤＩ端子２についてもこれと同
様で特にＧＮＤ 端子２は、チップ右辺の出力バラフッ
回路に接続する。又、１８はＧＮＤ２端子５．６，７，
８と同電位のＧＮＤ２配線、１９１ｄＶＣＣ２端子９．
１０と同電位のＶＣＣ２配線である。
用ＧＮＤＩ端子、３．４は同じ（ＴＴＩ、出力バッファ
回路用ＶＣＣＩ端子、５．６．７．８ は主に内部論
理回路に用いられるＧＮＤ２端子、９．１０は同じく主
に内部論理回路に用いられるＶｃｃ２４子、１１及びそ
れと同形でチップ周辺に配列されたものは、人、出力端
子、１２ 、１２’ 、 １３ 、１３’は出力バラフ
ッ回路で、チップ左右透失々に於て電源為子１．２．３
．４の位置を除く１２から１２′までの間、１３から１
３′までの間の各人、出力端子に対応する位置全てに配
置されている。但し第１図では、図が複雑になることを
避るため省略しである。一方、１４はＶＣＣＩ端子２と
同電位の第１増配軸、１７はＶｃｃ １端子２と同電位
の第２１−配線でチップ左辺の出力バッファ回路に接続
する。１５は同第１層配線と第２層配線とを接続するた
めの開孔を表わし、別の’Ｊｃｃ １端子４についても
これとｈ様で、特にＶｃｃ Ｉ Ｍ子４はチップ右辺の
出力バッフ７回路に接続する。又、１６はＣ＋ＮＤ１ｍ
子１と同電位の第２層配線でチップ左辺の出力バッファ
回路に接続し、別のＧＮＤＩ端子２についてもこれと同
様で特にＧＮＤ 端子２は、チップ右辺の出力バラフッ
回路に接続する。又、１８はＧＮＤ２端子５．６，７，
８と同電位のＧＮＤ２配線、１９１ｄＶＣＣ２端子９．
１０と同電位のＶＣＣ２配線である。
このように出力パッファ回路１２．１２’、及び１３．
１３′とこの出力バッファ回路に電源を供給する為の布
線１４．１６．１７とを有する集積回路装置において、
出力バッファ回路１２ 、１２’ 、 １３ 、１３’
に接続する同電位電源端子、即ちＣ＋ＮＤ１１４子１，
２、！： Ｖｃｃ １ ｉ子３ 、４ ｋ有し、カッコ
ノ同電位■ｊ５源端子の一方（これをＶＣＣＩ端子、Ｇ
ＮＤ端子１とする）とこれに接続する出力バッファ回路
の系列（図で１２から１２′までの系列）は、他方の電
源端子（ＶＣＣＩ端子４、ＧＮＤ１１４子２）とこれに
接続する出力バッ７アの系列（図で１３から１３′まで
の系列）とチップ内部の配線にて相互に接続されてい々
い。
１３′とこの出力バッファ回路に電源を供給する為の布
線１４．１６．１７とを有する集積回路装置において、
出力バッファ回路１２ 、１２’ 、 １３ 、１３’
に接続する同電位電源端子、即ちＣ＋ＮＤ１１４子１，
２、！： Ｖｃｃ １ ｉ子３ 、４ ｋ有し、カッコ
ノ同電位■ｊ５源端子の一方（これをＶＣＣＩ端子、Ｇ
ＮＤ端子１とする）とこれに接続する出力バッファ回路
の系列（図で１２から１２′までの系列）は、他方の電
源端子（ＶＣＣＩ端子４、ＧＮＤ１１４子２）とこれに
接続する出力バッ７アの系列（図で１３から１３′まで
の系列）とチップ内部の配線にて相互に接続されてい々
い。
更に１出力ツゝソフア回路１２．１２’、１３．１３’
がオンオフする時に生ずる電源ノイズが他の回路、特に
内部論理回路に影響することを避るため、出力バッファ
回路用のＶｃｃ１＠子３，４、ＧＮＤＩ端子１．２は玉
に内部論理回路に接続するＧＮＤ２輪子５．６．７．８
及びＶＣＣ２端子９．１０とチップ内部で互いに接続さ
れていない。
がオンオフする時に生ずる電源ノイズが他の回路、特に
内部論理回路に影響することを避るため、出力バッファ
回路用のＶｃｃ１＠子３，４、ＧＮＤＩ端子１．２は玉
に内部論理回路に接続するＧＮＤ２輪子５．６．７．８
及びＶＣＣ２端子９．１０とチップ内部で互いに接続さ
れていない。
５−
このように出力バッファ回路用電源をチップ内部で分離
した結果、それらを相互に接続する為の配線スペースが
全く不要になシ、このためチップサイズが効果的に縮小
できる。特に、チップ左右夫々に分離された電源配線が
互いに接続されている場合、左右辺の出力バッファ回路
の動作状態の偏夛によって同接続線に流れる電流はかな
シ大きく、エレクトロマイグレーションによる配線寿命
を考慮して決定される同接続の為の配線幅はかなシ大き
くなるので、ｒＷＪ接続接続子した本発明の効果は非常
に大きい。
した結果、それらを相互に接続する為の配線スペースが
全く不要になシ、このためチップサイズが効果的に縮小
できる。特に、チップ左右夫々に分離された電源配線が
互いに接続されている場合、左右辺の出力バッファ回路
の動作状態の偏夛によって同接続線に流れる電流はかな
シ大きく、エレクトロマイグレーションによる配線寿命
を考慮して決定される同接続の為の配線幅はかなシ大き
くなるので、ｒＷＪ接続接続子した本発明の効果は非常
に大きい。
一般に、所望数の出力バッファ（ロ）路をそのバッファ
回路用として使用できる電源端子の数以下のグループに
分け、少くともグループ内では、出力バッファ回路を互
いに近い距離に配置し、出力バッファ回路への電源供給
は最低１つのグループの単位で独立に行ないグループ間
のあるものはチップ内部の配線にて相互に接続しないよ
うにする・ことでチップサイズの組手化を計れるという
効果か得られる。
回路用として使用できる電源端子の数以下のグループに
分け、少くともグループ内では、出力バッファ回路を互
いに近い距離に配置し、出力バッファ回路への電源供給
は最低１つのグループの単位で独立に行ないグループ間
のあるものはチップ内部の配線にて相互に接続しないよ
うにする・ことでチップサイズの組手化を計れるという
効果か得られる。
６一
以上詳細に説明したように、本発明によれは、チップ面
積を縮小した集積回路装置が得られるのでその効果は大
きい。
積を縮小した集積回路装置が得られるのでその効果は大
きい。
第１図は本発明の一実施例の平ｍ１図である。
１．２・・・・・・出力バッファ回路用ＧＮＤ 】端子
、３．４・・・・・・出力バッファ回路用ＶＣＣＩ端子
、５．６゜７．８ ・・・・・・内部論理回路用ＧへＤ
２端子、９．１０・・・・・・内部論理回路用Ｖｃｃｚ
ｙ＆子、１１・・・・・・人、出力用端子、１２．１２
’、１３．１３’・・・・・・出力バッファ回路、１４
・・・・・・Ｖｃｃ １端子２と同電位の第１層配線、
１５・・・・・・開孔、１６・・・・・・ＧへＤ１端子
と同電位の第２層配線、１７・・・・・・ｖｃｃ １廟
子２と同電位の第２ｔ＝ ｆｉｔ 線、１ｇ ・−・−
ＧＩＶＩＩＤ配置ａ、１装９−・・・−Ｖｃｃ ２ ｎ
ｔ線。 ２
、３．４・・・・・・出力バッファ回路用ＶＣＣＩ端子
、５．６゜７．８ ・・・・・・内部論理回路用ＧへＤ
２端子、９．１０・・・・・・内部論理回路用Ｖｃｃｚ
ｙ＆子、１１・・・・・・人、出力用端子、１２．１２
’、１３．１３’・・・・・・出力バッファ回路、１４
・・・・・・Ｖｃｃ １端子２と同電位の第１層配線、
１５・・・・・・開孔、１６・・・・・・ＧへＤ１端子
と同電位の第２層配線、１７・・・・・・ｖｃｃ １廟
子２と同電位の第２ｔ＝ ｆｉｔ 線、１ｇ ・−・−
ＧＩＶＩＩＤ配置ａ、１装９−・・・−Ｖｃｃ ２ ｎ
ｔ線。 ２
Claims (1)
- 出力パッ７７回路と少くとも該出力バッファ回路に電源
を供給する為の布線とを有する集積回路装置において、
前記出力バッファ回路に接続する同電位電源端子を複数
個有し、かつ、前記電源端子の一方とこれに接続する出
力バッファ回路配線系列は、前記電源端子の他方とこれ
に接続する出力バッファ回路の配線系列とチップ内部の
配線にて相互に接続されていないことを特徴とする集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57006948A JPS58124262A (ja) | 1982-01-20 | 1982-01-20 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57006948A JPS58124262A (ja) | 1982-01-20 | 1982-01-20 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58124262A true JPS58124262A (ja) | 1983-07-23 |
| JPH0416944B2 JPH0416944B2 (ja) | 1992-03-25 |
Family
ID=11652451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57006948A Granted JPS58124262A (ja) | 1982-01-20 | 1982-01-20 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58124262A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60143647A (ja) * | 1983-09-09 | 1985-07-29 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | 回路のインダクタンスを減少させ且つ制御した電圧勾配を与える集積回路チツプ配線構成 |
| JPS62263654A (ja) * | 1986-05-12 | 1987-11-16 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| EP0367060A2 (en) * | 1988-10-31 | 1990-05-09 | Motorola, Inc. | Microprocessor having high current drive |
| EP0412561A2 (en) * | 1989-08-11 | 1991-02-13 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| JPH06140578A (ja) * | 1992-10-29 | 1994-05-20 | Mitsubishi Electric Corp | 半導体集積装置 |
| EP1179848A3 (en) * | 1989-02-14 | 2005-03-09 | Koninklijke Philips Electronics N.V. | Supply pin rearrangement for an I.C. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5420680A (en) * | 1977-07-18 | 1979-02-16 | Hitachi Ltd | Large scale integrated circuit |
-
1982
- 1982-01-20 JP JP57006948A patent/JPS58124262A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5420680A (en) * | 1977-07-18 | 1979-02-16 | Hitachi Ltd | Large scale integrated circuit |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60143647A (ja) * | 1983-09-09 | 1985-07-29 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | 回路のインダクタンスを減少させ且つ制御した電圧勾配を与える集積回路チツプ配線構成 |
| JPS62263654A (ja) * | 1986-05-12 | 1987-11-16 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| EP0367060A2 (en) * | 1988-10-31 | 1990-05-09 | Motorola, Inc. | Microprocessor having high current drive |
| EP0367060A3 (en) * | 1988-10-31 | 1991-11-21 | Motorola, Inc. | Microprocessor having high current drive |
| EP1179848A3 (en) * | 1989-02-14 | 2005-03-09 | Koninklijke Philips Electronics N.V. | Supply pin rearrangement for an I.C. |
| EP0412561A2 (en) * | 1989-08-11 | 1991-02-13 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| JPH06140578A (ja) * | 1992-10-29 | 1994-05-20 | Mitsubishi Electric Corp | 半導体集積装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0416944B2 (ja) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646451A (en) | Multifunctional chip wire bonds | |
| JPH04307943A (ja) | 半導体装置 | |
| US5751051A (en) | Semiconductor device equipped with electrostatic breakdown protection circuit | |
| JPS58124262A (ja) | 集積回路装置 | |
| JPH0870090A (ja) | 半導体集積回路 | |
| JP2681427B2 (ja) | 半導体装置 | |
| EP0662716A2 (en) | Improvements in or relating to gate array cells | |
| JPH01111342A (ja) | 集積回路用パッケージ | |
| JPH01307243A (ja) | 半導体集積回路装置 | |
| JPH03192759A (ja) | 半導体装置 | |
| JPH0726841Y2 (ja) | 半導体集積回路 | |
| JP2829994B2 (ja) | 半導体集積回路 | |
| JPS6022327A (ja) | 半導体装置 | |
| JPH0260164A (ja) | 集積回路のレイアウト方式 | |
| JPS641052B2 (ja) | ||
| JPH03148132A (ja) | スタンダードセル方式の半導体集積回路装置 | |
| JPH0419807Y2 (ja) | ||
| JPH05175414A (ja) | 集積回路の実装方法 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPS6298631A (ja) | 半導体装置 | |
| JPH01257348A (ja) | スタンダード・セル集積回路装置 | |
| JPS6231132A (ja) | 半導体装置 | |
| JPH01145842A (ja) | 半導体装置 | |
| JPS61119071A (ja) | 半導体集積回路 | |
| JPS6119151A (ja) | 半導体装置 |