JPH11177019A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11177019A JPH11177019A JP33987997A JP33987997A JPH11177019A JP H11177019 A JPH11177019 A JP H11177019A JP 33987997 A JP33987997 A JP 33987997A JP 33987997 A JP33987997 A JP 33987997A JP H11177019 A JPH11177019 A JP H11177019A
- Authority
- JP
- Japan
- Prior art keywords
- stiffener
- semiconductor device
- solder ball
- mounting
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】スティフナーを使用したＢＧＡ型の半導体装置
において、従来技術で問題となっていた実装時の低い放
熱性を改善し、さらに高い実装密度を確保することを可
能とする。 【解決手段】スティフナー１の平面方向の両側の面にＴ
ＡＢテープ３を設け、各々に半導体チップ５を実装し、
当該ＴＡＢテープの半田ボール面９をスティフナーの厚
み面の１つである下面Ｅに設け、垂直に実装できるよう
にして、実装密度と放熱性の向上を図る。
において、従来技術で問題となっていた実装時の低い放
熱性を改善し、さらに高い実装密度を確保することを可
能とする。 【解決手段】スティフナー１の平面方向の両側の面にＴ
ＡＢテープ３を設け、各々に半導体チップ５を実装し、
当該ＴＡＢテープの半田ボール面９をスティフナーの厚
み面の１つである下面Ｅに設け、垂直に実装できるよう
にして、実装密度と放熱性の向上を図る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、特に、
半田ボールにより基板実装を行なうＢＧＡ（ボールグリ
ッドアレイ）構造の半導体装置に関するものである。
半田ボールにより基板実装を行なうＢＧＡ（ボールグリ
ッドアレイ）構造の半導体装置に関するものである。
【０００２】
【従来の技術】近年、半導体チップが高集積化してきて
おり、その多ピン化、高速化に伴い、半導体装置の実装
も高密度化が要求されてきている。そこで、多ピンパッ
ケージの主流であったＱＦＰ（Quad Flat Package ）型
の半導体装置に替わり、パッケージ裏面に格子状にボー
ルバンプを配置したＢＧＡ（Ball Grid Array ）型の半
導体装置の実用化が盛んに進められている。
おり、その多ピン化、高速化に伴い、半導体装置の実装
も高密度化が要求されてきている。そこで、多ピンパッ
ケージの主流であったＱＦＰ（Quad Flat Package ）型
の半導体装置に替わり、パッケージ裏面に格子状にボー
ルバンプを配置したＢＧＡ（Ball Grid Array ）型の半
導体装置の実用化が盛んに進められている。
【０００３】図５は従来技術によるＢＧＡ型の半導体装
置の断面を示したものである。スティフナー（金属板）
２１の平面部分に、ＴＡＢ（Tape Automated Bonding）
テープ２３が接着剤２４で配設されると共に、そのデバ
イスホールにおいてスティフナー２１にＡｇペースト２
６を介して半導体チップ２５が配設される。そして、Ｔ
ＡＢテープ２３の裏面には実装基板との電気的接合をな
すための半田ボール２８が設けられ、そのＴＡＢテープ
２３のランドと半導体チップ２５とはリード又はＡＵワ
イヤ２９で電気的に接続される。
置の断面を示したものである。スティフナー（金属板）
２１の平面部分に、ＴＡＢ（Tape Automated Bonding）
テープ２３が接着剤２４で配設されると共に、そのデバ
イスホールにおいてスティフナー２１にＡｇペースト２
６を介して半導体チップ２５が配設される。そして、Ｔ
ＡＢテープ２３の裏面には実装基板との電気的接合をな
すための半田ボール２８が設けられ、そのＴＡＢテープ
２３のランドと半導体チップ２５とはリード又はＡＵワ
イヤ２９で電気的に接続される。
【０００４】この半田ボール２８を使用して基板へ表面
実装を行なうＢＧＡ構造の半導体装置の利点は、パッケ
ージの平面全面で基板との電気的接続が可能となるた
め、ＱＦＰ等パッケージの各辺で接続するものと比較し
て、端子（リード）間ピッチを狭くすることなく、多ピ
ン化（多端子化）を図ることができる点である。また、
この利点を生かしパッケージの小型化が可能となること
である。
実装を行なうＢＧＡ構造の半導体装置の利点は、パッケ
ージの平面全面で基板との電気的接続が可能となるた
め、ＱＦＰ等パッケージの各辺で接続するものと比較し
て、端子（リード）間ピッチを狭くすることなく、多ピ
ン化（多端子化）を図ることができる点である。また、
この利点を生かしパッケージの小型化が可能となること
である。
【０００５】
【発明が解決しようとする課題】上記のように、ＢＧＡ
型半導体装置における特徴は、パッケージの平面全体に
半田ボールを付けて電気的接続端子とした構造にあり、
その長所は比較的広いピッチのまま多ピン化が可能とな
ることにある。しかしながら、次のような課題がある。
型半導体装置における特徴は、パッケージの平面全体に
半田ボールを付けて電気的接続端子とした構造にあり、
その長所は比較的広いピッチのまま多ピン化が可能とな
ることにある。しかしながら、次のような課題がある。
【０００６】（１）ＢＧＡ型の利点を生かすために、従
来技術では、ＩＣチップの電極と半田ボールを接続する
ためのガラスエポキシ樹脂又はポリイミド樹脂等を基材
とした多層配線板を用いなければならない。
来技術では、ＩＣチップの電極と半田ボールを接続する
ためのガラスエポキシ樹脂又はポリイミド樹脂等を基材
とした多層配線板を用いなければならない。
【０００７】多層配線板を用いない例としては、フレキ
シブル基板をチップの三つの面の周りに沿って折り曲
げ、片面側のチップパッドを中間面にあるＩ／Ｏバンプ
と電気的に接続した構造が知られている（特開平６−１
２０２８５号）。これは垂直チップ実装をなす形態のも
のであるが、スティフナーを具備しないため剛性の点で
不十分となり易く、またパッケージのマルチチップ化に
適さない。
シブル基板をチップの三つの面の周りに沿って折り曲
げ、片面側のチップパッドを中間面にあるＩ／Ｏバンプ
と電気的に接続した構造が知られている（特開平６−１
２０２８５号）。これは垂直チップ実装をなす形態のも
のであるが、スティフナーを具備しないため剛性の点で
不十分となり易く、またパッケージのマルチチップ化に
適さない。
【０００８】（２）次に、パッケージの剛性及び放熱性
を確保するために、上記図５のように頂面にスティフナ
ー（金属板）を貼るのが普通であるが、スティフナーを
パッケージに貼合わせると、パッケージのマルチチップ
化を考えた場合、基板（半田ボール）側にしかチップを
搭載出来なくなるため、高密度実装を達成する上で問題
がある。
を確保するために、上記図５のように頂面にスティフナ
ー（金属板）を貼るのが普通であるが、スティフナーを
パッケージに貼合わせると、パッケージのマルチチップ
化を考えた場合、基板（半田ボール）側にしかチップを
搭載出来なくなるため、高密度実装を達成する上で問題
がある。
【０００９】この点に関しては、長方形のＴＡＢテープ
下に、金属板をその各辺がＴＡＢテープ四隅に対向する
ように配置し、金属板を包むようにＴＡＢテープの四隅
を折り曲げ且つ金属板の裏面を四方から包み、その裏面
側部分のＴＡＢテープに半田ボールを配置した構造が知
られている（特開平９−９７８５７号）。しかし、この
構造も金属板の裏面側が完全にＴＡＢテープで覆われる
ため、パッケージのマルチチップ化には適さない。
下に、金属板をその各辺がＴＡＢテープ四隅に対向する
ように配置し、金属板を包むようにＴＡＢテープの四隅
を折り曲げ且つ金属板の裏面を四方から包み、その裏面
側部分のＴＡＢテープに半田ボールを配置した構造が知
られている（特開平９−９７８５７号）。しかし、この
構造も金属板の裏面側が完全にＴＡＢテープで覆われる
ため、パッケージのマルチチップ化には適さない。
【００１０】（３）また、ＢＧＡ型のパッケージは、平
面方向の実装となるため、実装基板上の占有面積でも広
くならざるを得ない。
面方向の実装となるため、実装基板上の占有面積でも広
くならざるを得ない。
【００１１】（４）更に、放熱の点でも、ＩＣチップは
片面からしか放熱ができないため、自然風では限界があ
り、ＩＣチップの発熱量によっては送風ファンもしくは
ヒートシンクが必要とならざるをえない。
片面からしか放熱ができないため、自然風では限界があ
り、ＩＣチップの発熱量によっては送風ファンもしくは
ヒートシンクが必要とならざるをえない。
【００１２】本発明の目的は、前記した従来技術の欠点
を解消し、パッケージ及び実装基板の両方で高い実装密
度を実現することが可能で、かつ高い放熱性を呈する半
導体装置を提供することにある。
を解消し、パッケージ及び実装基板の両方で高い実装密
度を実現することが可能で、かつ高い放熱性を呈する半
導体装置を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、半田ボールを使用して基板へ実装を行な
うＢＧＡ構造の半導体装置において、スティフナーの厚
さ方向の両側の面に配線パターンを設け、各々に半導体
チップを実装し、当該配線パターンの半田ボール面をス
ティフナーの厚み面に設け、前記半田ボール面を実装面
として基板に対して垂直に実装できるようにしたもので
ある（請求項１）。
め、本発明は、半田ボールを使用して基板へ実装を行な
うＢＧＡ構造の半導体装置において、スティフナーの厚
さ方向の両側の面に配線パターンを設け、各々に半導体
チップを実装し、当該配線パターンの半田ボール面をス
ティフナーの厚み面に設け、前記半田ボール面を実装面
として基板に対して垂直に実装できるようにしたもので
ある（請求項１）。
【００１４】この半導体装置は、スティフナーを備えて
いるため所望の剛性を有すると共に、配線パターンに単
層配線板を用いることができ、またスティフナーの両面
にそれぞれ１以上の半導体チップを配置し、複数の半導
体チップを高密度に搭載することができるため、パッケ
ージのマルチチップ化に適する。また半田ボール面を実
装面として基板に対して垂直に実装されるため、両面か
ら放熱することができる。従って、実装密度と放熱性の
向上を図ることができる。
いるため所望の剛性を有すると共に、配線パターンに単
層配線板を用いることができ、またスティフナーの両面
にそれぞれ１以上の半導体チップを配置し、複数の半導
体チップを高密度に搭載することができるため、パッケ
ージのマルチチップ化に適する。また半田ボール面を実
装面として基板に対して垂直に実装されるため、両面か
ら放熱することができる。従って、実装密度と放熱性の
向上を図ることができる。
【００１５】上記請求項１記載の半導体装置において、
半導体チップは、スティフナーの厚さ方向両側の面に設
けた半導体チップ搭載用の凹部内に、その頂部を前記ス
ティフナーに接着して設けると（請求項２）、高密度実
装ができ且つ放熱性が良くなるので、有利である。
半導体チップは、スティフナーの厚さ方向両側の面に設
けた半導体チップ搭載用の凹部内に、その頂部を前記ス
ティフナーに接着して設けると（請求項２）、高密度実
装ができ且つ放熱性が良くなるので、有利である。
【００１６】また請求項１又は２記載の半導体装置にお
いて、前記配線パターンは半導体チップの搭載されたＴ
ＡＢテープから成り、前記スティフナーの厚み面の１つ
に設けられた前記半田ボール面に向けて入出力配線が一
方向に配線され、前記半田ボール面においては、スティ
フナーの一方の平坦面からのＴＡＢテープ部分と他方の
平坦面からのＴＡＢテープ部分とがほぼ中央で対峙して
いる構成とすると（請求項３）、製造が容易となる。
いて、前記配線パターンは半導体チップの搭載されたＴ
ＡＢテープから成り、前記スティフナーの厚み面の１つ
に設けられた前記半田ボール面に向けて入出力配線が一
方向に配線され、前記半田ボール面においては、スティ
フナーの一方の平坦面からのＴＡＢテープ部分と他方の
平坦面からのＴＡＢテープ部分とがほぼ中央で対峙して
いる構成とすると（請求項３）、製造が容易となる。
【００１７】請求項１、２又は３記載の半導体装置にお
いて、前記半導体チップは前記スティフナーの厚さ方向
の両側の面に各々少なくとも１個以上搭載すると（請求
項４）、高密度実装ができる。
いて、前記半導体チップは前記スティフナーの厚さ方向
の両側の面に各々少なくとも１個以上搭載すると（請求
項４）、高密度実装ができる。
【００１８】さらに請求項１、２、３又は４記載の半導
体装置において、前記半田ボール面の設けられた厚み面
を通らないように、前記スティフナーの肉厚内に少なく
とも１本以上の貫通穴を設けると、スティフナー内部の
熱が効率良く汲み出され、放熱作用を向上させることが
できる。
体装置において、前記半田ボール面の設けられた厚み面
を通らないように、前記スティフナーの肉厚内に少なく
とも１本以上の貫通穴を設けると、スティフナー内部の
熱が効率良く汲み出され、放熱作用を向上させることが
できる。
【００１９】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００２０】本発明の第１の実施形態に係る半導体装置
の垂直実装形態を図１〜図３に示す。図１は本半導体装
置の装置側面（図２の左右方向の側面）に沿った縦断面
図、図２はその装置を右側より見た正面図、そして図３
は下側より見た底面図である。但し、ここで使用されて
いる半導体装置又はスティフナーに関する上下、左右の
区別は、半導体装置を実装する基板（図示せず）が水平
に置かれている場合を想定したものであり、絶対的なも
のではない。
の垂直実装形態を図１〜図３に示す。図１は本半導体装
置の装置側面（図２の左右方向の側面）に沿った縦断面
図、図２はその装置を右側より見た正面図、そして図３
は下側より見た底面図である。但し、ここで使用されて
いる半導体装置又はスティフナーに関する上下、左右の
区別は、半導体装置を実装する基板（図示せず）が水平
に置かれている場合を想定したものであり、絶対的なも
のではない。
【００２１】図において、１は補強板及び放熱板を兼ね
る長方形の金属板から成るスティフナーであり、そのス
ティフナー１の厚さ方向（図１の左右方向）両側の面で
ある平坦面Ａ、Ａには、それぞれの中央部に、半導体チ
ップ搭載用の凹部１ａが半導体チップ５を収容できる深
さで長方形に設けられている。また、このスティフナー
１の厚さ方向の中間部（この例では中央部）には、ステ
ィフナー１の幅方向（図２の左右方向）である一方の側
面Ｃから他方の側面Ｄにかけて、すなわちスティフナー
１の幅方向又は長手方向に、放熱用の複数の貫通穴２が
形成されている。この貫通穴２は、スティフナー１の表
面積を増加させ、放熱性能を向上させることを目的とす
るものである。同じ目的で、スティフナー１の材質には
放熱性を考慮して銅が用いられている。
る長方形の金属板から成るスティフナーであり、そのス
ティフナー１の厚さ方向（図１の左右方向）両側の面で
ある平坦面Ａ、Ａには、それぞれの中央部に、半導体チ
ップ搭載用の凹部１ａが半導体チップ５を収容できる深
さで長方形に設けられている。また、このスティフナー
１の厚さ方向の中間部（この例では中央部）には、ステ
ィフナー１の幅方向（図２の左右方向）である一方の側
面Ｃから他方の側面Ｄにかけて、すなわちスティフナー
１の幅方向又は長手方向に、放熱用の複数の貫通穴２が
形成されている。この貫通穴２は、スティフナー１の表
面積を増加させ、放熱性能を向上させることを目的とす
るものである。同じ目的で、スティフナー１の材質には
放熱性を考慮して銅が用いられている。
【００２２】上記した各放熱用の貫通穴２は、この例で
は、スティフナー１の肉厚内の中心をスティフナー１の
下面Ｅ及び上面Ｆと平行に計９本走っており、また各貫
通穴２は、スティフナー１の側面Ｃ、Ｄの中心におい
て、スティフナー１の高さ方向すなわち図１の上下方向
に一列に配列され、且つ、それぞれ側面Ｃ、Ｄにおいて
開口されている。
は、スティフナー１の肉厚内の中心をスティフナー１の
下面Ｅ及び上面Ｆと平行に計９本走っており、また各貫
通穴２は、スティフナー１の側面Ｃ、Ｄの中心におい
て、スティフナー１の高さ方向すなわち図１の上下方向
に一列に配列され、且つ、それぞれ側面Ｃ、Ｄにおいて
開口されている。
【００２３】しかし、この貫通穴２は、後述する半田ボ
ール面の設けられた厚み面であるスティフナー１の下面
Ｅを通らないように、スティフナー１の肉厚内に少なく
とも１本以上を設けることができ、１本のみ設けた形態
でも、放熱効果を格段に向上させることができる。これ
らの貫通穴２の配列の仕方は自由であり、例えばスティ
フナー１の側面Ｃ、Ｄの面積内において、スティフナー
１の下面Ｅ側及び上面Ｆ側で数を増加させたＩ字状配列
や複数列或いは千鳥状配列とすることができる。また貫
通穴２の断面形状も自由であって、この実施形態例で採
用している長方形断面の他、円形断面などとして形成す
ることができる。
ール面の設けられた厚み面であるスティフナー１の下面
Ｅを通らないように、スティフナー１の肉厚内に少なく
とも１本以上を設けることができ、１本のみ設けた形態
でも、放熱効果を格段に向上させることができる。これ
らの貫通穴２の配列の仕方は自由であり、例えばスティ
フナー１の側面Ｃ、Ｄの面積内において、スティフナー
１の下面Ｅ側及び上面Ｆ側で数を増加させたＩ字状配列
や複数列或いは千鳥状配列とすることができる。また貫
通穴２の断面形状も自由であって、この実施形態例で採
用している長方形断面の他、円形断面などとして形成す
ることができる。
【００２４】スティフナー１の厚さ方向の両側の平坦面
Ａ、Ｂには、半導体チップ（ＩＣチップ）５が実装され
た配線パターンとしてのＴＡＢテープ３が設けられてい
る。
Ａ、Ｂには、半導体チップ（ＩＣチップ）５が実装され
た配線パターンとしてのＴＡＢテープ３が設けられてい
る。
【００２５】詳述するに、このＴＡＢテープ３は単層の
配線板から成り、上記スティフナー１の厚さ方向両側の
平坦面Ａ、Ｂに設けた凹部１ａに対応する開口３ａを有
すると共に、この開口３ａから引き出され当該開口を迂
回してＴＡＢテープ３の一端側（底面Ｅ側）に向けて引
き回された入出力配線３ｂを有する。このＴＡＢテープ
３の開口３ａの入出力配線３ｂの部分、すなわちインナ
ーリード部分は、半導体チップ５のボンディングパッド
とギャングボンディング法により電気的に接合され、こ
れにより半導体チップ５がＴＡＢテープ３に実装されて
いる。
配線板から成り、上記スティフナー１の厚さ方向両側の
平坦面Ａ、Ｂに設けた凹部１ａに対応する開口３ａを有
すると共に、この開口３ａから引き出され当該開口を迂
回してＴＡＢテープ３の一端側（底面Ｅ側）に向けて引
き回された入出力配線３ｂを有する。このＴＡＢテープ
３の開口３ａの入出力配線３ｂの部分、すなわちインナ
ーリード部分は、半導体チップ５のボンディングパッド
とギャングボンディング法により電気的に接合され、こ
れにより半導体チップ５がＴＡＢテープ３に実装されて
いる。
【００２６】そして、このＴＡＢテープ３は、スティフ
ナー１の厚さ方向の両側の平坦面Ａ、Ｂのほぼ全面を被
うと共に、その下側のＴＡＢテープ部分３ｃはスティフ
ナー１の厚み面の１つである底面Ｅの側に折り曲げら
れ、底面Ｅの約半分をそれぞれ被っている。すなわちＴ
ＡＢテープ３は、平坦面Ａ、Ｂと底面Ｅの二つの面の周
りに沿って配置され、且つテープ端部まで接着剤４によ
り貼合わせられている。
ナー１の厚さ方向の両側の平坦面Ａ、Ｂのほぼ全面を被
うと共に、その下側のＴＡＢテープ部分３ｃはスティフ
ナー１の厚み面の１つである底面Ｅの側に折り曲げら
れ、底面Ｅの約半分をそれぞれ被っている。すなわちＴ
ＡＢテープ３は、平坦面Ａ、Ｂと底面Ｅの二つの面の周
りに沿って配置され、且つテープ端部まで接着剤４によ
り貼合わせられている。
【００２７】このＴＡＢテープ３の貼合わせと同時に、
半導体チップ５の頂部がＡｇペースト６によってスティ
フナー１の凹部１ａの底面に接着される。さらに、半導
体チップ５の機能面（ボンディング面）は、半導体チッ
プ５上の配線を保護する目的で、封止樹脂７により充填
コートされる。
半導体チップ５の頂部がＡｇペースト６によってスティ
フナー１の凹部１ａの底面に接着される。さらに、半導
体チップ５の機能面（ボンディング面）は、半導体チッ
プ５上の配線を保護する目的で、封止樹脂７により充填
コートされる。
【００２８】一方、上記スティフナー１の底面Ｅを被っ
ているＴＡＢテープ部分３ｃにおいて、ＴＡＢテープ３
の各入出力配線３ｂの配線部分に、各々１つの半田ボー
ル８から成るバンプが接合され、全体として半田ボール
８が散点状に配置された半田ボール面９を形成してい
る。この半田ボール面９における各半田ボール８の散点
状の配置は、互いに位置が重ならず底面Ｅを有効に利用
できるように千鳥状に、正確には厚み方向に位置をずら
せた３つ又は２つの半田ボール８を１つの群としてそれ
らを幅方向に配列した形態となっている。
ているＴＡＢテープ部分３ｃにおいて、ＴＡＢテープ３
の各入出力配線３ｂの配線部分に、各々１つの半田ボー
ル８から成るバンプが接合され、全体として半田ボール
８が散点状に配置された半田ボール面９を形成してい
る。この半田ボール面９における各半田ボール８の散点
状の配置は、互いに位置が重ならず底面Ｅを有効に利用
できるように千鳥状に、正確には厚み方向に位置をずら
せた３つ又は２つの半田ボール８を１つの群としてそれ
らを幅方向に配列した形態となっている。
【００２９】なお、この実施形態の場合、スティフナー
１の厚み面の１つに設けられた半田ボール面９に向けて
入出力配線３ｂが一方向に配線され、半田ボール面９に
おいては、スティフナー１の一方の平坦面ＡからのＴＡ
Ｂテープ部分３ｃと他方の平坦面ＢからのＴＡＢテープ
部分３ｃとが、ほぼ半田ボール面９の中央で、分離隙間
１０を残して互いに対峙している。そして、半田ボール
８の配列の仕方も左右のＴＡＢテープ部分３ｃ、３ｃに
おいて同じになっており、分離隙間１０を中心として左
右対称形に配置されている。これは左右のＴＡＢテープ
３を共通にして製造コストの低減を図るものである。
１の厚み面の１つに設けられた半田ボール面９に向けて
入出力配線３ｂが一方向に配線され、半田ボール面９に
おいては、スティフナー１の一方の平坦面ＡからのＴＡ
Ｂテープ部分３ｃと他方の平坦面ＢからのＴＡＢテープ
部分３ｃとが、ほぼ半田ボール面９の中央で、分離隙間
１０を残して互いに対峙している。そして、半田ボール
８の配列の仕方も左右のＴＡＢテープ部分３ｃ、３ｃに
おいて同じになっており、分離隙間１０を中心として左
右対称形に配置されている。これは左右のＴＡＢテープ
３を共通にして製造コストの低減を図るものである。
【００３０】上記構成の半導体装置は、スティフナーを
備えているため所望の剛性を有すると共に、ＴＡＢテー
プ３に単層配線板を用いることができ、またスティフナ
ーの両面にそれぞれ１以上の半導体チップを配置し、複
数の半導体チップを高密度に搭載することができるた
め、パッケージのマルチチップ化に適する。
備えているため所望の剛性を有すると共に、ＴＡＢテー
プ３に単層配線板を用いることができ、またスティフナ
ーの両面にそれぞれ１以上の半導体チップを配置し、複
数の半導体チップを高密度に搭載することができるた
め、パッケージのマルチチップ化に適する。
【００３１】また半田ボール面９を実装面として、図示
してない基板に対して垂直に実装されるため、両面から
放熱することができ、また、スティフナー内部を貫通す
る放熱用の貫通孔の存在によって効率良く熱が汲み出さ
れる。従って、実装密度と放熱性の向上を図ることがで
きる。
してない基板に対して垂直に実装されるため、両面から
放熱することができ、また、スティフナー内部を貫通す
る放熱用の貫通孔の存在によって効率良く熱が汲み出さ
れる。従って、実装密度と放熱性の向上を図ることがで
きる。
【００３２】つまり、スティフナーを使用したＢＧＡ型
の半導体装置において、スティフナーの厚さ方向の両側
に半導体チップを搭載し、半田ボール面（基板実装面）
をスティフナーの厚み面に設け、垂直に実装するように
したことにより、先の従来技術で問題となっていた実装
時の低い放熱性を改善し、さらに高い実装密度を確保す
ることが可能となる。
の半導体装置において、スティフナーの厚さ方向の両側
に半導体チップを搭載し、半田ボール面（基板実装面）
をスティフナーの厚み面に設け、垂直に実装するように
したことにより、先の従来技術で問題となっていた実装
時の低い放熱性を改善し、さらに高い実装密度を確保す
ることが可能となる。
【００３３】これに対し、従来のＢＧＡ型の半導体装置
（図５）の場合、ＩＣチップ５の動作時に発生した熱
は、スティフナー１の非半田ボール面側だけから即ち片
面側からのみ放散されるにすぎない。このため、発熱量
の大きなＩＣチップに対してはシステムに送風ファンな
どの取り付けが必須となり、小型化の妨げとなる可能性
がある。
（図５）の場合、ＩＣチップ５の動作時に発生した熱
は、スティフナー１の非半田ボール面側だけから即ち片
面側からのみ放散されるにすぎない。このため、発熱量
の大きなＩＣチップに対してはシステムに送風ファンな
どの取り付けが必須となり、小型化の妨げとなる可能性
がある。
【００３４】図４は本発明の他の実施形態に係る半導体
装置の構造を示したもので、図１と同様の断面図であ
る。
装置の構造を示したもので、図１と同様の断面図であ
る。
【００３５】この実施形態は、半導体チップ５とＴＡＢ
テープ３の電気的接合にＡｕワイヤ１１を用いたもので
あり、その他の構成は、上記図１〜図３の実施形態の場
合と同じである。このＡｕワイヤ１１を用いた構成例に
おいても、スティフナー１を立てて基板実装しているた
め、半導体装置の放熱性が格段に向上し、また両側の平
坦面Ａ、Ｂに１個以上の半導体チップ５を配置して複数
個実装したことにより、シスチム全体としての実装面積
の縮小が可能となっている。
テープ３の電気的接合にＡｕワイヤ１１を用いたもので
あり、その他の構成は、上記図１〜図３の実施形態の場
合と同じである。このＡｕワイヤ１１を用いた構成例に
おいても、スティフナー１を立てて基板実装しているた
め、半導体装置の放熱性が格段に向上し、また両側の平
坦面Ａ、Ｂに１個以上の半導体チップ５を配置して複数
個実装したことにより、シスチム全体としての実装面積
の縮小が可能となっている。
【００３６】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００３７】（１）請求項１に記載の発明は、半田ボー
ルを使用して基板へ実装を行なうＢＧＡ構造の半導体装
置において、スティフナーの厚さ方向の両側の面に配線
パターンを設け、各々に半導体チップを実装し、当該配
線パターンの半田ボール面をスティフナーの厚み面に設
け、前記半田ボール面を実装面として基板に対して垂直
に実装できるようにしたものである（請求項１）。
ルを使用して基板へ実装を行なうＢＧＡ構造の半導体装
置において、スティフナーの厚さ方向の両側の面に配線
パターンを設け、各々に半導体チップを実装し、当該配
線パターンの半田ボール面をスティフナーの厚み面に設
け、前記半田ボール面を実装面として基板に対して垂直
に実装できるようにしたものである（請求項１）。
【００３８】この半導体装置は、スティフナーを備えて
いるため所望の剛性を有すると共に、配線パターンに単
層配線板を用いることができ、またスティフナーの両面
にそれぞれ１以上の半導体チップを配置し、複数の半導
体チップを高密度に搭載することができるため、パッケ
ージのマルチチップ化に適する。また半田ボール面を実
装面として基板に対して垂直に実装されるため、両面か
ら放熱することができ。従って、実装密度と放熱性の向
上を図ることができる。
いるため所望の剛性を有すると共に、配線パターンに単
層配線板を用いることができ、またスティフナーの両面
にそれぞれ１以上の半導体チップを配置し、複数の半導
体チップを高密度に搭載することができるため、パッケ
ージのマルチチップ化に適する。また半田ボール面を実
装面として基板に対して垂直に実装されるため、両面か
ら放熱することができ。従って、実装密度と放熱性の向
上を図ることができる。
【００３９】（２）請求項２に記載の発明は、上記半導
体装置において、スティフナーの厚さ方向両側の面に設
けた半導体チップ搭載用の凹部内に、半導体チップを、
その頂部を前記スティフナーに接着して設けるものであ
り、半導体チップの占有空間をなくして高密度実装がで
き且つ放熱性を良くすることができる。
体装置において、スティフナーの厚さ方向両側の面に設
けた半導体チップ搭載用の凹部内に、半導体チップを、
その頂部を前記スティフナーに接着して設けるものであ
り、半導体チップの占有空間をなくして高密度実装がで
き且つ放熱性を良くすることができる。
【００４０】（３）請求項３に記載の発明は、前記配線
パターンが半導体チップの搭載されたＴＡＢテープから
成り、前記スティフナーの厚み面の１つに設けられた前
記半田ボール面に向けて入出力配線が一方向に配線さ
れ、前記半田ボール面においては、スティフナーの一方
の平坦面からのＴＡＢテープ部分と他方の平坦面からの
ＴＡＢテープ部分とがほぼ中央で対峙している構成とす
るものであり、ＴＡＢテープを用いているため製造が容
易であり、また左右のＴＡＢテープを同じに構成した場
合は、製造コストの削減を図ることができる。
パターンが半導体チップの搭載されたＴＡＢテープから
成り、前記スティフナーの厚み面の１つに設けられた前
記半田ボール面に向けて入出力配線が一方向に配線さ
れ、前記半田ボール面においては、スティフナーの一方
の平坦面からのＴＡＢテープ部分と他方の平坦面からの
ＴＡＢテープ部分とがほぼ中央で対峙している構成とす
るものであり、ＴＡＢテープを用いているため製造が容
易であり、また左右のＴＡＢテープを同じに構成した場
合は、製造コストの削減を図ることができる。
【００４１】（４）請求項４に記載の発明は、前記半導
体チップを前記スティフナーの厚さ方向の両側の面に各
々少なくとも１個以上搭載するものであり、パッケージ
のマルチチップ化を実現し、高密度実装を図ることがで
きる。
体チップを前記スティフナーの厚さ方向の両側の面に各
々少なくとも１個以上搭載するものであり、パッケージ
のマルチチップ化を実現し、高密度実装を図ることがで
きる。
【００４２】（５）請求項５に記載の発明は、前記半田
ボール面の設けられた厚み面を通らないように、前記ス
ティフナーの肉厚内に少なくとも１本以上の貫通穴を設
けるものであり、スティフナー内部の熱を効率良く汲み
出し、放熱作用を向上させることができる。
ボール面の設けられた厚み面を通らないように、前記ス
ティフナーの肉厚内に少なくとも１本以上の貫通穴を設
けるものであり、スティフナー内部の熱を効率良く汲み
出し、放熱作用を向上させることができる。
【図１】本発明の一実施形態に係る半導体装置の構造を
示した縦断面図である。
示した縦断面図である。
【図２】本発明の一実施形態に係る半導体装置の正面図
である。
である。
【図３】本発明の一実施形態に係る半導体装置の下面図
である。
である。
【図４】本発明の他の実施形態に係る半導体装置の構造
を示した縦断面図である。
を示した縦断面図である。
【図５】従来技術によるＢＧＡ型の半導体装置の断面を
示した図である。
示した図である。
１ スティフナー １ａ 半導体チップ搭載用の凹部 ２ 貫通孔 ３ ＴＡＢテープ ３ａ 開口 ３ｂ 入出力配線 ３ｃ ＴＡＢテープ部分 ４ 接着剤 ５ 半導体チップ ６ Ａｇペースト ７ 封止樹脂 ８ 半田ボール ９ 半田ボール面 １０ 分離隙間 １１ Ａｕワイヤ Ａ、Ｂ 平坦面（スティフナーの厚さ方向両側の面） Ｃ、Ｄ 側面（スティフナーの幅方向の側面） Ｅ 下面 Ｆ 上面
Claims (5)
- 【請求項１】半田ボールを使用して基板へ実装を行なう
ＢＧＡ構造の半導体装置において、スティフナーの厚さ
方向の両側の面に配線パターンを設け、各々に半導体チ
ップを実装し、当該配線パターンの半田ボール面をステ
ィフナーの厚み面に設け、前記半田ボール面を実装面と
して基板に対して垂直に実装できるようにしたことを特
徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、前記
半導体チップは、スティフナーの厚さ方向両側の面に設
けた半導体チップ搭載用の凹部内に、その頂部が前記ス
ティフナーに接着して設けられていることを特徴とする
半導体装置。 - 【請求項３】請求項１又は２記載の半導体装置におい
て、前記配線パターンは半導体チップの搭載されたＴＡ
Ｂテープから成り、前記スティフナーの厚み面の１つに
設けられた前記半田ボール面に向けて入出力配線が一方
向に配線され、前記半田ボール面においては、スティフ
ナーの一方の平坦面からのＴＡＢテープ部分と他方の平
坦面からのＴＡＢテープ部分とがほぼ中央で対峙してい
ることを特徴とする半導体装置。 - 【請求項４】請求項１、２又は３記載の半導体装置にお
いて、前記半導体チップは前記スティフナーの厚さ方向
の両側の面に各々少なくとも１個以上搭載されているこ
とを特徴とする半導体装置。 - 【請求項５】請求項１、２、３又は４記載の半導体装置
において、前記半田ボール面の設けられた厚み面を通ら
ないように、前記スティフナーの肉厚内に少なくとも１
本以上の貫通穴を設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33987997A JP3648957B2 (ja) | 1997-12-10 | 1997-12-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33987997A JP3648957B2 (ja) | 1997-12-10 | 1997-12-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177019A true JPH11177019A (ja) | 1999-07-02 |
| JP3648957B2 JP3648957B2 (ja) | 2005-05-18 |
Family
ID=18331690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33987997A Expired - Fee Related JP3648957B2 (ja) | 1997-12-10 | 1997-12-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3648957B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010024343A1 (ja) * | 2008-08-28 | 2010-03-04 | トヨタ自動車株式会社 | 半導体装置 |
-
1997
- 1997-12-10 JP JP33987997A patent/JP3648957B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010024343A1 (ja) * | 2008-08-28 | 2010-03-04 | トヨタ自動車株式会社 | 半導体装置 |
| JP2010056279A (ja) * | 2008-08-28 | 2010-03-11 | Toyota Motor Corp | 半導体装置 |
| US8503181B2 (en) | 2008-08-28 | 2013-08-06 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device with a zigzag radiator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3648957B2 (ja) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563217B2 (en) | Module assembly for stacked BGA packages | |
| US5708567A (en) | Ball grid array semiconductor package with ring-type heat sink | |
| US7446408B2 (en) | Semiconductor package with heat sink | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| JP2992814B2 (ja) | 半導体パッケージ | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US20050133897A1 (en) | Stack package with improved heat radiation and module having the stack package mounted thereon | |
| US20010045644A1 (en) | Semiconductor package having heat sink at the outer surface | |
| US20030176020A1 (en) | Grooved heat spreader for stress reduction in IC package | |
| JPH05206338A (ja) | ヒートシンクを備えた半導体装置アセンブリ | |
| JP2881733B2 (ja) | ボトムリード型半導体パッケージ | |
| US6972483B1 (en) | Semiconductor package with improved thermal emission property | |
| US5910686A (en) | Cavity down HBGA package structure | |
| KR20060060605A (ko) | 반도체 장치 | |
| JP2570645B2 (ja) | 半導体装置 | |
| JP3648957B2 (ja) | 半導体装置 | |
| KR20040078807A (ko) | 볼 그리드 어레이 적층 패키지 | |
| JP2001085604A (ja) | 半導体装置 | |
| KR100195504B1 (ko) | 열 방출형 볼 그리드 어레이(bga) 패키지 | |
| US20090096070A1 (en) | Semiconductor package and substrate for the same | |
| US20080087999A1 (en) | Micro BGA package having multi-chip stack | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JPH11176873A (ja) | Ｂｇａ形半導体装置およびその実装構造体 | |
| JPH06232327A (ja) | フレキシブルプリンティングサーキットテープとこれを用いた半導体装置用パッケージ | |
| JPH06260530A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20041019 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050207 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080225 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |