[go: up one dir, main page]

JPH11163047A - 半導体装置の製造方法及びその装置 - Google Patents

半導体装置の製造方法及びその装置

Info

Publication number
JPH11163047A
JPH11163047A JP9325940A JP32594097A JPH11163047A JP H11163047 A JPH11163047 A JP H11163047A JP 9325940 A JP9325940 A JP 9325940A JP 32594097 A JP32594097 A JP 32594097A JP H11163047 A JPH11163047 A JP H11163047A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
substrate
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9325940A
Other languages
English (en)
Inventor
Motojiro Shibata
元二郎 芝田
Yukihiro Iketani
之宏 池谷
Tetsuya Kubo
哲也 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9325940A priority Critical patent/JPH11163047A/ja
Priority to TW087119204A priority patent/TW403976B/zh
Priority to US09/197,704 priority patent/US6193132B1/en
Priority to KR1019980051360A priority patent/KR100283834B1/ko
Publication of JPH11163047A publication Critical patent/JPH11163047A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/04—Heating appliances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】本発明は、半導体チップをフェースダウンで基
板上にボンディングしてもボンディング精度の異常を確
実に検出できる。 【解決手段】ボンディング前における半導体チップ１３
の側面を検出し、ボンディング後に基板１１上の半導体
チップ１３の側面と基準パターン２８との距離を第１の
検出部２３で求め、これら各相対位置と距離とに基づい
て位置ずれ判定用の基準値を登録部２４で登録し、実際
のボンディング中、ボンディング前の半導体チップ１３
の側面とボンディング後の半導体チップ１３の側面と基
準パターン２８との距離とに基づいて測定値を第２の検
出部２５で求め、この測定値と基準値とを検査部２６で
比較して半導体チップ１３と基板１１との位置ずれを検
査する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板に対して例え
ばＩＣなどの半導体チップをフェースダウン（電極を下
向き）でボンディングした半導体装置における半導体チ
ップと基板との位置ずれを検査することのできる半導体
装置の製造方法及びその装置に関する。
【０００２】
【従来の技術】基板に対して例えばＩＣなどの半導体チ
ップをボンディングする場合、図１０に示すように基板
１に対し、半導体チップ２の電極（又はバンプ）を下向
きにしたフェースダウンでボンディングする方法があ
る。
【０００３】このようなボンディング方法では、半導体
チップ２をフェースダウンした状態で位置合わせし、基
板１にボンディングしたときのボンディング精度を監視
する必要がある。
【０００４】
【発明が解決しようとする課題】しかしながら、特にボ
ンディング精度を確認する方法はなく、サンプルとして
半導体チップ２がボンディングされた基板１に対し、Ｘ
線透過装置などを用いて確認する方法が行われている程
度である。
【０００５】すなわち、基板１としては例えばセラミッ
クス基板やガラス基板があるが、このうちセラミックス
基板では光の透過量が非常に少なく、撮像カメラで撮像
してもフェースダウンで基板１上にボンディングされた
半導体チップ２を確認することは殆ど困難である。この
セラミックス基板では、たとえＸ線透過装置を用いたと
しても半導体チップ２の位置をぼんやりと確認できる程
度である。
【０００６】又、基板１としてガラス基板では、撮像カ
メラで撮像して半導体ウエハ２を捕らえることができる
が、画像が鮮明でなく半導体チップ２の位置が何となく
分かる程度であり、正確な位置ずれ量を検出することは
困難である。
【０００７】そのうえ、半導体チップ２をフェースダウ
ンで基板１上にボンディングする装置上で位置ずれ量を
検出することができない。又、１サンプル毎にＸ線透過
装置などを用いてボンディング精度を確認しては、時間
がかかってしまい、効率がよくない。
【０００８】そこで本発明は、半導体チップをフェース
ダウンで基板上にボンディングしてもボンディング精度
の異常を確実に検出できる半導体装置の製造方法及びそ
の装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１によれば、バン
プ電極を有する半導体チップが基板に対して接続された
半導体装置の製造方法において、半導体チップを基板に
対してフェースダウン・ボンディングするボンディング
工程と、基板に対する半導体チップの位置ずれを予め設
定された基準値との比較結果に基づいて検査する位置ず
れ検査工程と、を備えた半導体装置の製造方法である。
【００１０】請求項２によれば、請求項１記載の半導体
装置の製造方法において、ボンディング工程前に、半導
体チップのバンプ電極が設けられた面上の特定部位の半
導体チップの側面に対する相対位置を検出する第１検出
工程と、ボンディング工程後に、半導体チップの側面の
基板に対する相対位置を検出する第２検出工程と、第１
検出工程及び第２検出工程における相対位置検出結果に
基づいて基板に対する半導体チップの位置ずれを検査す
る位置ずれ検査工程とを備ている。
【００１１】請求項３によれば、請求項１記載の半導体
装置の製造方法において、基準値は、ボンディング工程
においてボンディングが位置ずれ無く行われたときの第
１検出工程及び第２検出工程の相対位置検出結果に基づ
いて算出する。
【００１２】請求項４によれば、請求項１記載の半導体
装置の製造方法において、バンプ電極が設けられた面上
の特定部位はバンプ電極である。請求項５によれば、請
求項１記載の半導体装置の製造方法において、位置ずれ
検査工程における検査結果に基づいて警報発信又はボン
ディング動作停止を行う。
【００１３】請求項６によれば、バンプ電極を有する半
導体チップが基板に対して接続された半導体装置の製造
装置において、 半導体チップを基板に対してフェースダウン・ボンディ
ングするボンディング手段と、 ボンディング手段によるボンディング前に半導体チップ
のバンプ電極が設けられた面上の特定部位の半導体チッ
プの側面に対する相対位置を検出する第１検出手段と、 ボンディング手段によるボンディング後に半導体チップ
の側面の基板に対する相対位置を検出する第２検出手段
と、 第１検出手段及び第２検出手段における相対位置検出結
果に基づいて基板に対する半導体チップの位置ずれを検
査する位置ずれ検査手段と、を備えた半導体装置の製造
装置である。
【００１４】請求項７によれば、請求項５記載の半導体
装置の製造装置において、位置ずれ検査手段において
は、予め登録手段にて登録された基準値との比較結果に
基づいて位置ずれの有無を判定する。
【００１５】請求項８によれば、請求項６記載の半導体
装置の検査装置において、基準値は、ボンディングが位
置ずれ無く行われたときの第１位置手段及び第２検出手
段の相対位置検出結果に基づいて算出する。
【００１６】請求項９によれば、請求項５記載の半導体
装置の検査装置において、バンプ電極が設けられた面上
の特定部位はバンプ電極である。請求項１０によれば、
請求項５記載の半導体装置の製造装置において、位置ず
れ検査手段における検査結果に基づいて警報発信又はボ
ンディング動作停止を行う警報部を具備する。
【００１７】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。図１は半導体装置の製造
装置の全体構成図である。ボンディングステージ１０上
には、基板１１が載置されている。このボンディングス
テージ１０の上方には、ボンディングツール１２が配置
され、その先端部にＩＣ等の半導体チップ１３が吸着さ
れている。
【００１８】このうちボンディングステージ１０の隣で
ボンディングツール１２の通過する下方には、第１の認
識カメラ１４が設けられている。この第１の認識カメラ
１４は、ボンディングする前の半導体チップ１３の下面
を半導体チップ１３の下方、すなわち半導体チップ１３
の電極（バンプ）１５の設けられている側から撮像して
その画像信号を出力する機能を有している。
【００１９】又、ボンディングツール１２の隣には、こ
のボンディングツール１２と一体的に移動する第２の認
識カメラ１６が設けられている。この第２の認識カメラ
１６は、半導体チップ１３が基板１１上にボンディング
された後、半導体チップ１３の上面と基板１１上に形成
されている基準パターンとを撮像してその画像信号を出
力する機能を有している。
【００２０】一方、製造装置全体の主制御部２０が設け
られ、この主制御部２０に画像メモリ２１が接続され、
かつ主制御部２０から発せられる指令により入力部２
２、第１の検出部２３、登録部２４、第２の検出部２
５、検査部２６及び警報部２７が作動するものとなって
いる。
【００２１】このうち入力部２２は、第１及び第２の認
識カメラ１４、１６からそれぞれ出力される各画像信号
を入力し、これらを画像データとして画像メモリ２１に
記憶する機能を有している。
【００２２】第１の検出部２３は、画像メモリ２１に記
憶されている画像テータを読み取り、この画像データか
らボンディング前における半導体チップ１３の側面に基
づく位置を検出する機能を有している。
【００２３】例えば、ボンディング前の半導体チップ１
３の側面に基づく相対位置は、図２(a) に示すように電
極（バンプ）１５と半導体チップ１３のコーナとの間隔
Ｘ1、Ｙ1 を検出し、これら間隔Ｘ1 、Ｙ1 から距離ｌ1
、傾きθ1 を求める機能を有している。
【００２４】又、第１の検出部２３は、画像メモリ２１
に記憶されている画像データを読み取り、この画像デー
タからボンディング後における半導体チップ１３の側面
と基板１１上に形成された基準パターンとの距離を検出
する機能を有している。
【００２５】例えば、ボンディング後における半導体チ
ップ１３の側面と基板１１上に形成された基準パターン
との距離は、図３(a) に示すように半導体チップ１３の
側面と基準パターン２８との間隔Ｘ2 、Ｙ2 を検出し、
これら間隔Ｘ2 、Ｙ2 から距離ｌ2 、傾きθ2 を求める
機能を有している。
【００２６】登録部２４は、第１の検出部２３により検
出した半導体チップ１３の側面に基づく相対位置の情報
すなわちＸ1 、Ｙ1 、ｌ1 、θ1 、及び半導体チップ１
３の側面と基準パターン２８との距離の情報すなわちＸ
2 、Ｙ2 、ｌ2 、θ2 から位置ずれ判定用の基準値、す
なわち Ｘ＝Ｘ1 ＋Ｘ2 Ｙ＝Ｙ1 ＋Ｙ2 を求め、この基準値を登録する機能を有している。
【００２７】第２の検出部２５は、実際のボンディング
中、第１及び第２の認識カメラ１４、１６によりそれぞ
れ得られる各画像データからボンディング前の半導体チ
ップ１３の側面に基づく相対位置を検出し、かつボンデ
ィング後に半導体チップ１３の側面と基板１１上の基準
パターン２８との距離を検出する機能を有している。
【００２８】例えば、ボンディング前の半導体チップ１
３の側面に基づく相対位置は、図２(b) に示すように電
極（バンプ）１５と半導体チップ１３のコーナとの間隔
Ｘ1´、Ｙ1 ´を検出し、これら間隔Ｘ1 ´、Ｙ1 ´か
ら距離ｌ1 ´、傾きθ1 ´を求める機能を有している。
【００２９】又、ボンディング後における半導体チップ
１３の側面と基板１１上に形成された基準パターン２８
との距離は、図３(b) に示すように半導体チップ１３の
側面と基準パターン２８との間隔Ｘ2 ´、Ｙ2 ´を検出
し、これら間隔Ｘ2 ´、Ｙ2´から距離ｌ2 ´、傾きθ2
´を求め、さらに測定値 Ｘ´＝Ｘ1 ´＋Ｘ2 ´ Ｙ´＝Ｙ1 ´＋Ｙ2 を求める機能を有している。
【００３０】又、この第２の検出部２５は、実際のボン
ディング中、半導体チップ１３の１サンプル毎、又は数
個に１個の割合で検出動作を行う機能を有している。検
査部２６は、第２の検出部２５により検出された相対位
置及び距離に基づいて求められる測定値と基準値とを比
較して半導体チップ１３と基板１１との位置ずれを検査
する機能を有している。
【００３１】警報部２７は、検査部２６による比較の結
果、測定値と基準値とのずれ量が閾値を越えると、警告
又は半導体装置の製造を停止する機能を有している。次
に上記の如く構成された装置の作用について図４に示す
検査フローチャートに従って説明する。
【００３２】先ず、位置ずれ判定用の基準値を登録する
ためのティーチングが行われる。ボンディングステージ
１０上には、基板１１が載置され、ボンディングツール
１２の先端には、フェースダウンの状態で半導体チップ
１３が吸着される。
【００３３】第１の認識カメラ１４は、ステップ＃１に
おいて、図５に示すようにボンディングする前、ボンデ
ィングツール１２に吸着されている半導体チップ１３を
視野内に入れ、図６に示すように半導体チップ１３の下
面を半導体チップ１３の下方側から撮像してその画像信
号を出力する。
【００３４】この画像信号は、入力部２２を通して画像
データとして画像メモリ２１に記憶される。第１の検出
部２３は、画像メモリ２１に記憶された画像テータを読
み取り、この画像データからボンディング前における半
導体チップ１３の側面に基づく相対位置、例えば、図２
(a) に示すように電極（バンプ）１５と半導体チップ１
３のコーナとの間隔Ｘ1 、Ｙ1 を検出し、これら間隔Ｘ
1 、Ｙ1 から距離ｌ1 、傾きθ1 を求める。
【００３５】この場合、電極（バンプ）１５は、半導体
チップ１３のコーナに最も接近している電極（バンプ）
が検出される。この後、ボンディングツール１２は、基
板１１の上方に移動し、この後下降して半導体チップ１
３をフェースダウンで基板１１上にボンディングする。
【００３６】このボンディングの後、第２の認識カメラ
１６は、図７に示すように半導体チップ１３がマウント
された基板１１の上方に移動する。この第２の認識カメ
ラ１６は、ステップ＃２において、図８に示すようにボ
ンディングの終了した半導体チップ１３の上面と基板１
１上に形成されている基準パターンとを撮像してその画
像信号を出力する。
【００３７】この画像信号は、入力部２２を通して画像
データとして画像メモリ２１に記憶される。第１の検出
部２３は、画像メモリ２１に記憶された画像データを読
み取り、この画像データからボンディング後における半
導体チップ１３の側面と基板１１上に形成された基準パ
ターンとの距離、例えば図３(a) に示すように半導体チ
ップ１３の端面と基準パターン２８との間隔Ｘ2 、Ｙ2
を検出し、これら間隔Ｘ2 、Ｙ2 から距離ｌ2 、傾きθ
2 を求める。
【００３８】次に登録部２４は、ステップ＃３におい
て、第１の検出部２３により検出した半導体チップ１３
の側面に基づく位置の情報すなわちＸ1 、Ｙ1 、ｌ1 、
θ1 、及び半導体チップ１３の側面と基準パターン２８
との距離の情報すなわちＸ2 、Ｙ2 、ｌ2 、θ2 から位
置ずれ判定用の基準値、すなわち Ｘ＝Ｘ1 ＋Ｘ2 Ｙ＝Ｙ1 ＋Ｙ2 を求め、この基準値を登録する。
【００３９】この後、ボンディング動作中にボンディン
グ精度の検出動作が行われる。実際のボンディング動作
が開始されると、第２の検出部２５は、半導体チップ１
３の１サンプル毎、又は数個に１個の割合で、ボンディ
ング精度の検出動作を行う。
【００４０】例えば、半導体チップ１３のサンプル数個
に１個の割合で、第１の認識カメラ１４は、ステップ＃
５において、ボンディングツール１２にフェースダウン
状態で吸着されている半導体チップ１３を視野内に入
れ、半導体チップ１３の下面を半導体チップ１３の下方
側から撮像してその画像信号を出力する。この画像信号
は、入力部２２を通して画像データとして画像メモリ２
１に記憶される。
【００４１】第２の検出部２５は、画像メモリ２１に記
憶された画像データを読み取り、この画像データからボ
ンディング前における半導体チップ１３の側面に基づく
相対位置、例えば、図２(b) に示すように電極（バン
プ）１５と半導体チップ１３のコーナとの間隔Ｘ1 ´、
Ｙ1 ´を検出し、これら間隔Ｘ1 ´、Ｙ1 ´から距離ｌ
1 ´、傾きθ1 ´を求める。
【００４２】ボンディングの終了の後、第２の認識カメ
ラ１６は、ステップ＃６において、ボンディングの終了
した半導体チップ１３の上面と基板１１上に形成されて
いる基準パターンとを撮像してその画像信号を出力す
る。この画像信号は、入力部２２を通して画像データと
して画像メモリ２１に記憶される。
【００４３】第２の検出部２５は、画像メモリ２１に記
憶された画像データを読み取り、この画像データからボ
ンディング後における半導体チップ１３の側面と基板１
１上に形成された基準パターンとの距離、例えば図３
(b) に示すように半導体チップ１３の側面と基準パター
ン２８との間隔Ｘ2 ´、Ｙ2 ´を検出し、これら間隔Ｘ
2 ´、Ｙ2 ´から距離ｌ2 ´、傾きθ2 ´を求め、さら
に測定値 Ｘ´＝Ｘ1 ´＋Ｘ2 ´ Ｙ´＝Ｙ1 ´＋Ｙ2 ´ を求める。
【００４４】次に検査部２６は、ステップ＃７におい
て、第２の検出部２５により検出された相対位置及び距
離に基づいて求められる測定値Ｘ´、Ｙ´と基準値Ｘ、
Ｙとを比較し、これらの位置ずれ量が閾値を越えている
かを検査し、越えていなければ精度よくボンディングさ
れたと判定する。
【００４５】この場合、検査部２６は、ボンディング前
の距離ｌ1 、ｌ1 ´、傾きθ1 、θ1 ´と、ボンディン
グ後の距離ｌ2 、ｌ2 ´、傾きθ2 、θ2 ´を用いて位
置ずれ量を求めてもよい。
【００４６】ところが、検査部２７による比較の結果、
測定値と基準値との位置ずれ量が閾値を越えると、警報
部２７は、ステップ＃８からステップ＃９に移り、警告
を発したり、又は半導体装置の製造を停止する。
【００４７】このように上記一実施の形態においては、
ボンディング前における半導体チップ１３の側面を検出
し、ボンディング後に基板１１上の半導体チップ１３の
端面と基準パターン２８との距離を求め、これら各相対
位置と距離とに基づいて位置ずれ判定用の基準値を登録
し、実際のボンディング中、ボンディング前の半導体チ
ップ１３の側面とボンディング後の半導体チップ１１の
側面と基準パターン２８との距離とに基づいて測定値を
求め、この測定値と基準値とを比較して半導体チップ１
３と基板１１との位置ずれを検査するので、半導体チッ
プ１３をフェースダウンの状態で基板１１上にボンディ
ングしてもボンディング精度の異常を確実に検出でき
る。
【００４８】従って、基板１１としては例えばセラミッ
クス基板やガラス基板があるが、これら基板１１上に半
導体チップ１３をフェースダウンの状態でボンディング
しても、半導体チップ１３の位置を正確に検出し、基板
１１上にボンディングする装置上で位置ずれ量を精度高
く検出できる。
【００４９】そのうえ、ボンディング動作中に検査がで
きるので、精度の悪いボンディングを検出すると直ぐに
警告を発したり、半導体装置の製造を停止でき、不良品
の半導体装置を製造し続けることがない。
【００５０】なお、本発明は、上記一実施の形態に限定
されるものでなく次の通り変形してもよい。例えば、図
９に示すように基板１１と半導体チップ１３との間にビ
ームスプリッタ３０を配置し、その分岐方向に１つの認
識カメラ３１を配置し、基板１１と半導体チップ１３と
の撮像を１つの認識カメラ３１で行うようにしてもよ
い。
【００５１】又、基板１１上の基準パターン２８は、例
えば図８に示すように半導体チップ１３を中心として対
称に位置に形成されているので、いずれか一方又は両方
の基準パターン２８を用いて検査を行ってもよい。
【００５２】
【発明の効果】以上詳記したように本発明の半導体装置
の製造方法によれば、半導体チップをフェースダウンで
基板上にボンディングしてもボンディング精度の異常を
確実に検出できるようになる。
【００５３】又、本発明の半導体装置の製造装置によれ
ば、精度の悪いボンディングを検出すると直ぐに警告を
発したり、半導体装置の製造を停止でき、不良品の半導
体装置を製造し続けることがなくなる。
【図面の簡単な説明】
【図１】本発明に係わる半導体装置の製造装置の一実施
の形態を示す構成図。
【図２】同装置による半導体チップの側面検出の作用を
示す模式図。
【図３】同装置による半導体チップの側面と基準マーク
との間隔の検出作用を示す模式図。
【図４】同装置における検査フローチャート。
【図５】半導体チップの側面の検出作用を示す図。
【図６】半導体チップの側面の撮像状態を示す外観図。
【図７】基板上の基準パターンの撮像状態を示す図。
【図８】基板上の基準パターンの撮像状態を示す外観
図。
【図９】本発明装置の変形例を示す構成図。
【図１０】半導体チップをフェースダウンでボンディン
グした半導体装置を示す図。
【符号の説明】
１０…ボンディングステージ、 １１…基板、 １２…ボンディングツール、 １３…半導体チップ、 １４…第１の認識カメラ、 １５…電極（バンプ）、 １６…第２の認識カメラ、 ２１…画像メモリ、 ２３…第１の検出部、 ２４…登録部、 ２５…第２の検出部、 ２６…検査部、 ２７…警報部、 ２８…基準パターン。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 バンプ電極を有する半導体チップが基板
    に対して接続された半導体装置の製造方法において、 前記半導体チップを前記基板に対してフェースダウン・
    ボンディングするボンディング工程と、 前記基板に対する前記半導体チップの位置ずれを予め設
    定された基準値との比較結果に基づいて検査する位置ず
    れ検査工程と、を具備することを特徴とする半導体装置
    の製造方法。
  2. 【請求項２】 前記ボンディング工程前に、前記半導体
    チップの前記バンプ電極が設けられた面上の特定部位の
    前記半導体チップの側面に対する相対位置を検出する第
    １検出工程と、 前記ボンディング工程後に、前記半導体チップの側面の
    前記基板に対する相対位置を検出する第２検出工程と、 前記第１検出工程及び前記第２検出工程における相対位
    置検出結果に基づいて前記基板に対する前記半導体チッ
    プの位置ずれを検査する位置ずれ検査工程と、を具備す
    ることを特徴とする請求項１記載の半導体装置の製造方
    法。
  3. 【請求項３】 前記基準値は、前記ボンディング工程に
    おいて前記ボンディングが位置ずれ無く行われたときの
    前記第１検出工程及び前記第２検出工程の相対位置検出
    結果に基づいて算出することを特徴とする請求項１記載
    の半導体装置の製造方法。
  4. 【請求項４】 前記バンプ電極が設けられた面上の特定
    部位は前記バンプ電極であることを特徴とする請求項１
    記載の半導体装置の製造方法。
  5. 【請求項５】 前記位置ずれ検査工程における検査結果
    に基づいて警報発信又はボンディング動作停止を行うこ
    とを特徴とする請求項１記載の半導体装置の製造方法。
  6. 【請求項６】 バンプ電極を有する半導体チップが基板
    に対して接続された半導体装置の製造装置において、 前記半導体チップを前記基板に対してフェースダウン・
    ボンディングするボンディング手段と、 前記ボンディング手段によるボンディング前に前記半導
    体チップの前記バンプ電極が設けられた面上の特定部位
    の前記半導体チップの側面に対する相対位置を検出する
    第１検出手段と、 前記ボンディング手段によるボンディング後に前記半導
    体チップの側面の前記基板に対する相対位置を検出する
    第２検出手段と、 前記第１検出手段及び前記第２検出手段における相対位
    置検出結果に基づいて前記基板に対する前記半導体チッ
    プの位置ずれを検査する位置ずれ検査手段と、を具備す
    ることを特徴とする半導体装置の製造装置。
  7. 【請求項７】 前記位置ずれ検査手段においては、予め
    登録手段にて登録された基準値との比較結果に基づいて
    位置ずれの有無を判定することを特徴とする請求項５記
    載の半導体装置の製造装置。
  8. 【請求項８】 前記基準値は、前記ボンディングが位置
    ずれ無く行われたときの前記第１位置手段及び前記第２
    検出手段の相対位置検出結果に基づいて算出することを
    特徴とする請求項６記載の半導体装置の検査装置。
  9. 【請求項９】 前記バンプ電極が設けられた面上の特定
    部位は前記バンプ電極であることを特徴とする請求項５
    記載の半導体装置の検査装置。
  10. 【請求項１０】 前記位置ずれ検査手段における検査結
    果に基づいて警報発信又はボンディング動作停止を行う
    警報部を具備することを特徴とする請求項５記載の半導
    体装置の製造装置。
JP9325940A 1997-11-27 1997-11-27 半導体装置の製造方法及びその装置 Pending JPH11163047A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9325940A JPH11163047A (ja) 1997-11-27 1997-11-27 半導体装置の製造方法及びその装置
TW087119204A TW403976B (en) 1997-11-27 1998-11-19 Method for flip-chipping the semiconductor chip and the device of the same
US09/197,704 US6193132B1 (en) 1997-11-27 1998-11-23 Method for bonding semiconductor chip and device therefor
KR1019980051360A KR100283834B1 (ko) 1997-11-27 1998-11-27 반도체칩의 본딩방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9325940A JPH11163047A (ja) 1997-11-27 1997-11-27 半導体装置の製造方法及びその装置

Publications (1)

Publication Number Publication Date
JPH11163047A true JPH11163047A (ja) 1999-06-18

Family

ID=18182306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9325940A Pending JPH11163047A (ja) 1997-11-27 1997-11-27 半導体装置の製造方法及びその装置

Country Status (4)

Country Link
US (1) US6193132B1 (ja)
JP (1) JPH11163047A (ja)
KR (1) KR100283834B1 (ja)
TW (1) TW403976B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180232A (ja) * 2005-12-27 2007-07-12 Toshiba Corp ボンディング装置及び半導体装置の製造方法
JP2010251415A (ja) * 2009-04-13 2010-11-04 Hitachi High-Technologies Corp 作業処理装置あるいは表示基板モジュール組立ラインまたは表示基板モジュール組立方法
WO2023181346A1 (ja) * 2022-03-25 2023-09-28 株式会社Fuji 検査支援装置、生産管理システム、および検査支援方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051018A (ja) * 1999-08-17 2001-02-23 Nec Machinery Corp Ｉｃ試験装置
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
KR20030060898A (ko) * 2000-09-25 2003-07-16 이비덴 가부시키가이샤 반도체소자,반도체소자의 제조방법,다층프린트배선판 및다층프린트배선판의 제조방법
JP2002157582A (ja) * 2000-11-21 2002-05-31 Matsushita Electric Ind Co Ltd 半導体ウエハ上のｉｃ傾き補正方法、及びｉｃ傾き補正装置
JP4615117B2 (ja) * 2000-11-21 2011-01-19 パナソニック株式会社 半導体ウエハへのバンプ形成方法及びバンプ形成装置
TW503683B (en) * 2000-12-21 2002-09-21 Shibaura Mechatronics Corp Heat bonding method and heat bonding device
JP2002198398A (ja) * 2000-12-27 2002-07-12 Shibuya Kogyo Co Ltd ボンディング装置
JP4119098B2 (ja) * 2001-02-27 2008-07-16 芝浦メカトロニクス株式会社 部品保持ヘッド、及びそれを用いた部品実装装置並びに部品実装方法
US6776327B2 (en) * 2002-11-05 2004-08-17 Palomar Technologies, Inc. High-accuracy placement method utilizing double pick and place
JP4128513B2 (ja) * 2003-10-07 2008-07-30 株式会社新川 ボンディング用パターン識別方法、ボンディング用パターン識別装置及びボンディング用パターン識別プログラム
JP4088232B2 (ja) * 2003-10-07 2008-05-21 株式会社新川 ボンディング方法、ボンディング装置及びボンディングプログラム
KR101133936B1 (ko) * 2008-11-03 2012-04-13 미래산업 주식회사 반도체소자의 실장장치, 실장시스템 및 실장방법
JP5501696B2 (ja) * 2009-08-19 2014-05-28 オリンパス株式会社 実装装置および実装方法
US20130133172A1 (en) * 2010-06-02 2013-05-30 Waldemar Kiener Method for the automated mounting of modules on receiving devices, in particular solar modules on stands and mobile mounting device for such modules
KR102238649B1 (ko) * 2014-09-16 2021-04-09 삼성전자주식회사 반도체 칩 본딩 장치
KR102247600B1 (ko) 2015-03-16 2021-05-03 한화정밀기계 주식회사 본딩 장치 및 본딩 방법
US9847313B2 (en) * 2015-04-24 2017-12-19 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding
JP6538596B2 (ja) * 2016-03-14 2019-07-03 東芝メモリ株式会社 電子部品の製造方法及び電子部品の製造装置
KR102425309B1 (ko) * 2016-10-12 2022-07-26 삼성전자주식회사 본딩 헤드와 스테이지 사이의 평행도 보정 장치 및 이를 포함하는 칩 본더
KR20190091018A (ko) 2018-01-26 2019-08-05 한화정밀기계 주식회사 부품 실장 장치
KR102122038B1 (ko) * 2018-05-28 2020-06-11 세메스 주식회사 본딩 툴과 이를 포함하는 다이 본딩 장치 및 이를 이용하는 다이 본딩 방법
KR102568389B1 (ko) 2018-06-04 2023-08-18 한화정밀기계 주식회사 본딩 장치
KR102568388B1 (ko) 2018-06-04 2023-08-18 한화정밀기계 주식회사 본딩 장치
KR20200005334A (ko) 2018-07-06 2020-01-15 한화정밀기계 주식회사 본딩 장치
KR102528016B1 (ko) 2018-10-05 2023-05-02 삼성전자주식회사 솔더 부재 실장 방법 및 시스템

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838274A (en) * 1973-03-30 1974-09-24 Western Electric Co Electro-optical article positioning system
US3946931A (en) * 1974-11-27 1976-03-30 Western Electric Company, Inc. Methods of and apparatus for bonding an article to a substrate
JPS5211774A (en) * 1975-07-17 1977-01-28 Canon Inc Method of detecting relative position of patterns
JPS55154740A (en) * 1979-05-23 1980-12-02 Hitachi Ltd Wire bonding device
US4671446A (en) * 1982-12-02 1987-06-09 Stanley Electric Company, Ltd. Method and system for automatically bonding a leadwire on a semiconductor
US4899921A (en) * 1988-10-28 1990-02-13 The American Optical Corporation Aligner bonder
US5342460A (en) * 1989-06-13 1994-08-30 Matsushita Electric Industrial Co., Ltd. Outer lead bonding apparatus
JPH0793340B2 (ja) * 1989-08-18 1995-10-09 株式会社東芝 半導体装置の配線接続装置
AU634334B2 (en) * 1990-01-23 1993-02-18 Sumitomo Electric Industries, Ltd. Packaging structure and method for packaging a semiconductor device
CA2044649A1 (en) * 1990-06-19 1991-12-20 Masanori Nishiguchi Method and apparatus for packaging a semiconductor device
US5042709A (en) * 1990-06-22 1991-08-27 International Business Machines Corporation Methods and apparatus for precise alignment of objects
US5113565A (en) * 1990-07-06 1992-05-19 International Business Machines Corp. Apparatus and method for inspection and alignment of semiconductor chips and conductive lead frames
JPH05251535A (ja) 1992-03-05 1993-09-28 Fujitsu Ltd バンプ検査装置
JPH06268050A (ja) * 1993-03-15 1994-09-22 Matsushita Electron Corp ダイスボンディング装置
JPH06310569A (ja) * 1993-04-27 1994-11-04 Seikosha Co Ltd 半導体素子のフェースダウンボンディング法
JPH07142545A (ja) 1993-11-22 1995-06-02 Matsushita Electric Ind Co Ltd フリップチップ部品の実装装置
US5628660A (en) * 1994-04-28 1997-05-13 Matsushita Electric Industrial Co., Ltd. Bonding apparatus and bonding method of devices
JPH0878479A (ja) * 1994-08-31 1996-03-22 Toshiba Corp アウタリ−ドボンディング装置およびアウタリ−ドボンディング方法
US5590456A (en) * 1994-12-07 1997-01-07 Lucent Technologies Inc. Apparatus for precise alignment and placement of optoelectric components
JP2663921B2 (ja) * 1995-06-08 1997-10-15 日本電気株式会社 半導体装置の製造方法
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
JP2930093B2 (ja) * 1995-08-18 1999-08-03 澁谷工業株式会社 ボンディング方法
JP3658110B2 (ja) * 1995-11-27 2005-06-08 キヤノン株式会社 画像表示装置のための製造方法及び製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180232A (ja) * 2005-12-27 2007-07-12 Toshiba Corp ボンディング装置及び半導体装置の製造方法
JP2010251415A (ja) * 2009-04-13 2010-11-04 Hitachi High-Technologies Corp 作業処理装置あるいは表示基板モジュール組立ラインまたは表示基板モジュール組立方法
WO2023181346A1 (ja) * 2022-03-25 2023-09-28 株式会社Fuji 検査支援装置、生産管理システム、および検査支援方法

Also Published As

Publication number Publication date
KR100283834B1 (ko) 2001-04-02
KR19990045650A (ko) 1999-06-25
TW403976B (en) 2000-09-01
US6193132B1 (en) 2001-02-27

Similar Documents

Publication Publication Date Title
JPH11163047A (ja) 半導体装置の製造方法及びその装置
JPH07111998B2 (ja) ワイヤボンディング検査装置
US5012523A (en) Dimension checking method
JPH10242219A (ja) バンプ検査方法
JPS63126242A (ja) 外観検査方法および装置
US20050099196A1 (en) Semiconductor inspection device based on use of probe information, and semiconductor inspection method
KR20090092426A (ko) 다이 본딩 방법 및 장치
JPH08327658A (ja) 基板検査装置
JPH0737946A (ja) プローブ装置
KR102462567B1 (ko) 와이어 상호 접속부의 높이를 측정하는 방법
JPH07312382A (ja) プローブ装置
JPH033941B2 (ja)
CN112158797A (zh) 一种晶片键合过程中对准检测方法
JP2939665B2 (ja) 半導体ウエハの測定方法
JPS62233746A (ja) チツプ搭載基板チエツカ
JPS6272134A (ja) 針跡検出方法
JPH11118423A (ja) ボンディングワイヤの高さ検査装置及び高さ検査方法
JP2008192809A (ja) 半導体基板の検査方法
JP2979917B2 (ja) Ｉｃチップの位置決め方法
JP3700486B2 (ja) 密着型イメージセンサｉｃ実装位置検査方法及び密着型イメージセンサｉｃ実装位置検査装置
JPH04305950A (ja) 半導体ウエハの測定方法
JP3226712B2 (ja) 半導体ペレット高さ計測装置およびその計測方法
JPS6239822B2 (ja)
JPH0256812B2 (ja)
JP2000121333A (ja) 外観検査装置及び外観検査方法