JPH11154482A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH11154482A JPH11154482A JP9318785A JP31878597A JPH11154482A JP H11154482 A JPH11154482 A JP H11154482A JP 9318785 A JP9318785 A JP 9318785A JP 31878597 A JP31878597 A JP 31878597A JP H11154482 A JPH11154482 A JP H11154482A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- impurity
- ion beam
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 48
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 40
- 238000002513 implantation Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 30
- 230000005684 electric field Effects 0.000 claims description 21
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 239000002994 raw material Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 239000011148 porous material Substances 0.000 abstract description 8
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 26
- 239000010410 layer Substances 0.000 description 20
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 12
- 239000007789 gas Substances 0.000 description 9
- 230000001629 suppression Effects 0.000 description 9
- 230000001133 acceleration Effects 0.000 description 8
- 238000000605 extraction Methods 0.000 description 8
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010790 dilution Methods 0.000 description 4
- 239000012895 dilution Substances 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置、あるい
は、液晶表示装置(LCD)、エレクトロルミネッセン
ス(EL)表示装置等、アクティブマトリクス型ディス
プレイ装置に用いられる薄膜トランジスタ(TFT:th
in film tansistor)の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (TFT) used in an active matrix type display device such as a semiconductor device or a liquid crystal display (LCD) or an electroluminescence (EL) display.
in film tansistor).
【0002】[0002]
【従来の技術】近年、LCD、有機ELディスプレイ、
プラズマディスプレイ等、のフラットパネルディスプレ
イの開発が盛んに行われ、実用化が進められている。中
でも、LCDや有機ELディスプレイは薄型、低消費電
力などの点で優れており、OA機器、AV機器の分野で
実用化されている。特に、各画素に画素情報の書き換え
タイミングを制御するスイッチング素子としてTFTを
配したアクティブマトリクス型LCDは、大画面、高精
細の動画表示が可能となるため、各種テレビジョン、パ
ーソナルコンピュータ、更には、携帯コンピュータ、デ
ジタルスチルカメラ、ビデオカメラ等のモニターに多く
用いられている。2. Description of the Related Art In recent years, LCDs, organic EL displays,
2. Description of the Related Art Flat panel displays such as plasma displays have been actively developed and put into practical use. Among them, LCDs and organic EL displays are excellent in thinness, low power consumption, and the like, and have been put to practical use in the fields of OA equipment and AV equipment. In particular, an active matrix type LCD in which a TFT is disposed as a switching element for controlling rewriting timing of pixel information in each pixel can display a large screen and a high-definition moving image. It is widely used for monitors such as portable computers, digital still cameras, and video cameras.
【0003】TFTは絶縁性基板上に金属層とともに半
導体層を所定の形状に形成することにより得られる電界
効果型トランジスタ(FET:field effect transisto
r)である。アクティブマトリクス型LCDにおいて
は、TFTは、液晶を挟んだ一対の基板間に形成され
た、液晶を駆動するための各キャパシタンスに接続され
ている。A TFT is a field effect transistor (FET) obtained by forming a semiconductor layer in a predetermined shape together with a metal layer on an insulating substrate.
r). In an active matrix type LCD, the TFT is connected to each capacitance for driving the liquid crystal formed between a pair of substrates sandwiching the liquid crystal.
【0004】特に、半導体層として、それまで多用され
てきた非晶質シリコン(a−Si)の代わりに多結晶シ
リコン(p−Si)を用いたTFTは動作速度が速く、
画素部のみならず、周辺の駆動回路をも同一基板上に一
体形成することが可能となり、駆動回路内蔵型LCDが
作製されるに至っている。図5にTFTの断面図を示
す。透明な基板(10)上に、Cr、Ti、Ta等のゲ
ート電極(11)が形成され、これを覆ってゲート絶縁
膜(12)が形成されている。ゲート絶縁膜(12)上
には、p−Si膜(13)が、ゲート電極(11)の上
方を通過するように、島状に形成されている。これらの
p−Si膜(13)は、ゲート電極(11)の直上領域
がノンドープのチャンネル領域(CH)となっている。
チャンネル領域(CH)の両側は、燐等の不純物が低濃
度にドーピングされたLD(lightly doped)領域(L
D)、更にその外側は、同じ不純物が高濃度にドーピン
グされたソース領域(S)及びドレイン領域(D)とな
っている。In particular, a TFT using polycrystalline silicon (p-Si) as a semiconductor layer instead of amorphous silicon (a-Si), which has been widely used, has a high operation speed.
Not only the pixel portion but also peripheral driving circuits can be integrally formed on the same substrate, and an LCD with a built-in driving circuit has been manufactured. FIG. 5 shows a sectional view of the TFT. A gate electrode (11) of Cr, Ti, Ta or the like is formed on a transparent substrate (10), and a gate insulating film (12) is formed to cover the gate electrode (11). On the gate insulating film (12), a p-Si film (13) is formed in an island shape so as to pass above the gate electrode (11). In these p-Si films (13), the region immediately above the gate electrode (11) is a non-doped channel region (CH).
Both sides of the channel region (CH) are lightly doped (LD) regions (L) in which impurities such as phosphorus are lightly doped.
D) and further outside are a source region (S) and a drain region (D) doped with the same impurity at a high concentration.
【0005】チャンネル領域(CH)の上には、LD領
域(LD)を形成する際に、イオン注入時のマスクとし
て用いられた注入ストッパー(14)が残されている。
p−Si膜(13)を覆って層間絶縁膜(15)が形成
され、層間絶縁膜(15)上にはソース電極(16)及
びドレイン電極(17)が形成され、各々層間絶縁膜
(15)に開口されたコンタクトホール(CT)を介し
て、p−Si膜(13)のソース領域(S)及びドレイ
ン領域(D)に接続されている。[0005] Above the channel region (CH), an implantation stopper (14) used as a mask for ion implantation when forming the LD region (LD) is left.
An interlayer insulating film (15) is formed covering the p-Si film (13), and a source electrode (16) and a drain electrode (17) are formed on the interlayer insulating film (15). ) Is connected to the source region (S) and the drain region (D) of the p-Si film (13) through a contact hole (CT) opened.
【0006】図6は、上述のソース領域(S)、ドレイ
ン領域(D)及びLD領域(LD)に不純物イオンをド
ーピングするための装置の概念図である。(1)は装置
の外壁、(2)はRF電極、(3)は加速電極、(4)
は引き出し電極、(5)は抑制電極、(6)は接地電極
である。これら第2電極(3)、引き出し電極(4)、
抑制電極(5)及び接地電極(6)は、800mm程度
の径を有し、直径4mm程度の微孔が5000個から6
000個設けられ、イオンが通過するようにされてい
る。また、(7)はイオンドーピングすべき半導体層が
形成された被処理基板である。(8)はイオン源である
プラズマソースである。FIG. 6 is a conceptual diagram of an apparatus for doping impurity ions into the above-mentioned source region (S), drain region (D) and LD region (LD). (1) is the outer wall of the device, (2) is the RF electrode, (3) is the accelerating electrode, (4)
Is an extraction electrode, (5) is a suppression electrode, and (6) is a ground electrode. These second electrode (3), extraction electrode (4),
Each of the suppression electrode (5) and the ground electrode (6) has a diameter of about 800 mm, and has 5000 to 6 micropores of about 4 mm in diameter.
000 are provided so that ions can pass therethrough. (7) is a substrate to be processed on which a semiconductor layer to be ion-doped is formed. (8) is a plasma source which is an ion source.
【0007】装置内には、ドーピングすべき元素、例え
ば燐を含んだ原料ガスとしてホスフィンPH3が供給さ
れる。RF電極(2)と加速電極(3)間には高周波電
圧が印加され、プラズマが生成された状態が作られる。
ここでは、原料ガスが分解されてドーピングすべき正イ
オンを含んだ数種類のイオンが発生されている。このイ
オンは引き出し電極(4)に印加された引き出し電圧V
extにより引き出される。引き出されたイオンは加速電
圧Vaccにより加速されて図の下方へ向かう。抑制電極
(5)は装置中最も低い電圧が与えられており、抑制電
極(5)を通過後、イオンは逆電界を進み、接地電極
(6)を通過してイオンビームとして取り出され、被処
理基板(7)へ照射される。なお、負イオンは接地電極
(6)に吸収される。[0007] In the apparatus, phosphine PH3 is supplied as a source gas containing an element to be doped, for example, phosphorus. A high-frequency voltage is applied between the RF electrode (2) and the accelerating electrode (3) to create a state in which plasma is generated.
Here, the source gas is decomposed to generate several types of ions including positive ions to be doped. This ion is generated by the extraction voltage V applied to the extraction electrode (4).
Pulled by ext. The extracted ions are accelerated by the accelerating voltage Vacc and move downward in the drawing. The suppression electrode (5) is given the lowest voltage in the apparatus. After passing through the suppression electrode (5), the ions proceed in a reverse electric field, pass through the ground electrode (6), are extracted as an ion beam, and are processed. The substrate (7) is irradiated. The negative ions are absorbed by the ground electrode (6).
【0008】図6に示す装置を用いたイオンドーピング
には次のような利点がある。まず、イオンビームがプラ
ズマソースと同じ大きさのイオン電流として得られる。
上述の寸法の電極を有した装置では、イオンビームの電
流密度は10μA/cm2程度で、ビーム径500mm
以上が得られ、かつ、加速電圧と引き出し電圧の最適な
設定によりビーム電流の均一性を±10%以下にまで抑
えることができる。このため、最大500mm×500
mmの基板を一度に処理することができ、ビーム線の走
査も不要で、スループットが極めて高い。[0008] The ion doping using the apparatus shown in FIG. 6 has the following advantages. First, an ion beam is obtained as an ion current of the same magnitude as the plasma source.
In an apparatus having electrodes having the above dimensions, the current density of the ion beam is about 10 μA / cm 2 and the beam diameter is 500 mm.
The above is obtained, and the uniformity of the beam current can be suppressed to ± 10% or less by optimally setting the acceleration voltage and the extraction voltage. Therefore, a maximum of 500 mm x 500
mm substrate can be processed at a time, and beam line scanning is unnecessary, and the throughput is extremely high.
【0009】[0009]
【発明が解決しようとする課題】図6に示す装置を用い
たイオンドーピング法は、10の15乗以上の高ドーズ
量のドーピングには極めて有用であるが、10の13乗
以下の低ドーズ量のドーピングでは、ドーズ量の制御性
に難がある。即ち、注入速度が極めて速いため、時間管
理によるドーズ量の微調整が難しかった。このため、燐
をドーピングする場合には、PH3を水素H2により1%
程度以下に希釈した原料ガスを用いてイオンビームの濃
度を十分に下げることで、ドーピング時間を20〜40
秒程度とすることでドーズ量の時間制御を行っていた。The ion doping method using the apparatus shown in FIG. 6 is extremely useful for doping with a high dose of 10 15 or more, but a low dose of 10 13 or less. Is difficult to control the dose. That is, since the injection speed is extremely high, it is difficult to finely adjust the dose by time management. Therefore, when doping with phosphorus, PH3 is changed to 1% with hydrogen H2.
By sufficiently lowering the concentration of the ion beam using a raw material gas diluted to about
Time control of the dose amount was performed by setting the time to about second.
【0010】しかしながら、このような希釈率の高い原
料ガスを用いた場合、電極や装置内壁に付着した残留物
の影響が大きくなり、処理数が増えるに従ってイオンビ
ームの濃度の不安定性が顕著になり、ドーズ量がばらつ
く。即ち、イオンビームの濃度に対するイオンビームの
濃度の変動率が大きくなる。この結果、図5に示すTF
Tにおいて、LD領域(LD)のドーピングを行うと、
抵抗が変化してオン電流値が変動する問題を招く。従来
では、クリーニングを行うことにより、あらかじめ電極
や装置内壁との平衡状態を作り出しておき、処理中にイ
オンビーム濃度が変動することを防いでいた。しかしな
がら、このような平衡状態を作り出すには5時間程度も
かかり、また、定期的に行うとなると、スループットが
大幅に低下する問題があった。However, when such a raw material gas having a high dilution ratio is used, the influence of the residue adhering to the electrodes and the inner wall of the apparatus increases, and the instability of the ion beam concentration becomes remarkable as the number of treatments increases. , The dose varies. That is, the fluctuation rate of the ion beam density with respect to the ion beam density increases. As a result, the TF shown in FIG.
In T, when the LD region (LD) is doped,
This causes a problem that the resistance changes and the on-current value fluctuates. Conventionally, by performing cleaning, an equilibrium state with the electrodes and the inner wall of the apparatus has been created in advance to prevent the ion beam density from fluctuating during processing. However, it takes about 5 hours to create such an equilibrium state, and there is a problem in that if it is performed periodically, the throughput is greatly reduced.
【0011】[0011]
【課題を解決するための手段】本発明はこの課題を解決
するために成され、目的の不純物を少なくとも含む原料
に高周波電界を印加して前記不純物をイオン化し、前記
高周波電界の外部に備えられ第1の微孔を多数有した単
数または複数の第1の電極により前記不純物のイオンに
電界を与え、前記不純物のイオンを含んだイオンビーム
を所定の方向に取り出して目標の基板へ照射することに
より、前記基板上の半導体層に前記不純物を所定量注入
する半導体装置の製造方法において、前記第1の電極と
ともに、前記第1の微孔よりも径の小さな第2の微孔を
有した第2の電極が備えられ、前記第2の微孔を少なく
とも通過したイオンビームは、その電流密度が前記半導
体層に注入すべき量を注入時間により制御可能な範囲に
小さくされた状態で照射される構成である。SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and a high-frequency electric field is applied to a raw material containing at least a target impurity to ionize the impurity, and the material is provided outside the high-frequency electric field. An electric field is applied to the impurity ions by one or more first electrodes having a large number of first pores, and an ion beam containing the impurity ions is extracted in a predetermined direction and irradiated to a target substrate. Accordingly, in the method of manufacturing a semiconductor device in which the impurity is injected into the semiconductor layer on the substrate by a predetermined amount, the second electrode having the second electrode having a smaller diameter than the first electrode together with the first electrode. An ion beam that has at least passed through the second micropores and has a current density reduced to a range where the amount to be implanted into the semiconductor layer can be controlled by the implantation time. It is configured to be irradiated.
【0012】このように、半導体層に注入すべき不純物
のイオンを含んだイオンビームの電流密度を小さくする
ことで、イオンビームの濃度を下げることなく注入時間
が適度に長くなるので、注入時間を調整することにより
注入量を安定に制御することができる。特に、前記基板
は、薄膜トランジスタを形成すべく絶縁基板上に多結晶
半導体層が形成されてなり、前記不純物は、前記多結晶
半導体層の所定の領域に比較的低濃度に注入される構成
である。As described above, by reducing the current density of the ion beam containing the ions of the impurities to be implanted into the semiconductor layer, the implantation time becomes appropriately long without lowering the ion beam concentration. By adjusting, the injection amount can be controlled stably. In particular, the substrate has a structure in which a polycrystalline semiconductor layer is formed on an insulating substrate to form a thin film transistor, and the impurity is implanted at a relatively low concentration into a predetermined region of the polycrystalline semiconductor layer. .
【0013】これにより、薄膜トランジスタの抵抗が制
御され、良好な素子特性が得られる。また、目的の不純
物を少なくとも含む原料に高周波電界を印加して前記不
純物をイオン化し、前記高周波電界の外部に備えられ第
1の微孔を多数有した単数または複数の第1の電極によ
り前記不純物のイオンに電界を与え、前記不純物のイオ
ンを含んだイオンビームを所定の方向に取り出して目標
の基板へ照射することにより、前記基板上の半導体層に
前記不純物を所定量注入する半導体装置の製造方法にお
いて、前記第1の電極とともに、前記第1の微孔よりも
径の小さな第2の微孔、及び、この第2の微孔の間に前
記第1の微孔と同程度の径の第3の微孔を多数有した第
2の電極が備えられ、この第2の電極を前記第1の電極
に重ね合わされた状態で平行に移動させることにより、
前記第1の微孔と前記第2の微孔を一致させた第1の状
態、及び、前記第1の微孔と前記第3の微孔とを一致さ
せた第2の状態が選択可能とされ、前記第1の電極及び
前記第2の電極を通過するイオンビームの電流密度が切
り換えられる構成である。As a result, the resistance of the thin film transistor is controlled, and good device characteristics can be obtained. Further, a high-frequency electric field is applied to a raw material containing at least the target impurity to ionize the impurity, and the impurity is ionized by one or more first electrodes provided outside the high-frequency electric field and having a large number of first pores. A semiconductor device for implanting a predetermined amount of the impurity into a semiconductor layer on the substrate by applying an electric field to the ions and extracting an ion beam containing the ions of the impurity in a predetermined direction and irradiating the ion beam on a target substrate. In the method, together with the first electrode, a second micropore having a smaller diameter than the first micropore, and a second micropore having a diameter similar to that of the first micropore between the second micropores. A second electrode having a large number of third pores is provided, and the second electrode is moved in parallel while being superimposed on the first electrode,
It is possible to select a first state in which the first and second fine holes are matched, and a second state in which the first and third fine holes are matched. The current density of the ion beam passing through the first electrode and the second electrode is switched.
【0014】これにより、前記半導体層に注入すべき量
が多いときはビーム電流密度を大きくし、注入すべき量
が少ないときはビーム電流密度を小さくすることができ
る。従って、多量の不純物を注入する際には、ビーム電
流密度を大きくすることにより処理時間を短くすること
ができ、少量の不純物を注入する際には、ビーム電流密
度を小さくすることにより処理時間を制御することによ
り注入量の微調整をすることができる。Thus, when the amount to be implanted into the semiconductor layer is large, the beam current density can be increased, and when the amount to be implanted is small, the beam current density can be decreased. Therefore, when implanting a large amount of impurities, the processing time can be shortened by increasing the beam current density, and when implanting a small amount of impurities, the processing time can be reduced by decreasing the beam current density. By controlling, the injection amount can be finely adjusted.
【0015】また、前記基板は、絶縁基板上に薄膜トラ
ンジスタを形成すべく多結晶半導体層が形成されてな
り、前記不純物は、前記第1の状態により、前記多結晶
半導体層の所定の領域に比較的低濃度に注入される構成
である。薄膜トランジスタの低濃度領域の形成、あるい
は、閾値を制御するためのチャンネルドーピングが高い
制御性を持って行われる。Further, the substrate has a polycrystalline semiconductor layer formed thereon for forming a thin film transistor on an insulating substrate, and the impurity is compared with a predetermined region of the polycrystalline semiconductor layer in the first state. This is a configuration that is injected at a very low concentration. Formation of a low concentration region of a thin film transistor or channel doping for controlling a threshold value is performed with high controllability.
【0016】特に、前記基板は、絶縁基板上に薄膜トラ
ンジスタを形成すべく多結晶半導体層が形成されてな
り、前記不純物は、前記第2の状態により、前記多結晶
半導体層の所定の領域に比較的高濃度に注入される構成
である。これにより、高濃度領域であるソース及びドレ
イン領域を、低濃度領域と同じ装置を用いて形成するこ
とができ、装置コストが削減される。In particular, the substrate has a polycrystalline semiconductor layer formed on an insulating substrate so as to form a thin film transistor, and the impurity is compared with a predetermined region of the polycrystalline semiconductor layer depending on the second state. This is a configuration in which a high concentration is injected. Thus, the source and drain regions, which are high-concentration regions, can be formed using the same device as the low-concentration region, and the device cost is reduced.
【0017】また、目的の不純物を少なくとも含む原料
に高周波電界を印加して前記不純物をイオン化し、前記
高周波電界の外部に備えられ微孔を多数有した複数の電
極により前記不純物のイオンに電界を与え、前記不純物
のイオンを含んだイオンビームを所定の方向に取り出し
て目標の基板へ照射することにより、前記基板上の半導
体層に前記不純物を所定量注入する半導体装置の製造方
法において、前記電極のうち、少なくとも一つの電極は
他の電極よりも径の小さな第2の微孔を有し、第2の微
孔を通過したイオンビームは、その電流密度が前記半導
体層に注入すべき量を注入時間により制御可能な範囲に
小さくされた状態で照射される構成である。Further, a high-frequency electric field is applied to a raw material containing at least the target impurity to ionize the impurity, and an electric field is applied to the impurity ions by a plurality of electrodes provided outside the high-frequency electric field and having a large number of micropores. A method for manufacturing a semiconductor device in which an ion beam containing ions of the impurity is taken out in a predetermined direction and irradiated to a target substrate to implant a predetermined amount of the impurity into a semiconductor layer on the substrate. Among them, at least one electrode has a second micropore having a smaller diameter than the other electrode, and the ion beam that has passed through the second micropore has a current density corresponding to the amount to be injected into the semiconductor layer. Irradiation is performed in a state reduced to a range that can be controlled by the injection time.
【0018】このように、半導体層に注入すべき不純物
のイオンを含んだイオンビームの電流密度を小さくする
ことで、イオンビームの濃度を下げることなく注入時間
が適度に長くなるので、注入時間を調整することにより
注入量を安定に制御することができる。特に、前記第2
の微孔の直径は0.5mm以下である構成である。As described above, by reducing the current density of the ion beam containing the ions of the impurities to be implanted into the semiconductor layer, the implantation time becomes appropriately long without lowering the ion beam concentration. By adjusting, the injection amount can be controlled stably. In particular, the second
Has a diameter of 0.5 mm or less.
【0019】これにより、取り出されるイオンビームの
電流密度が十分に小さくされるので、注入時間の制御に
より注入量を微調整することができる。As a result, the current density of the extracted ion beam is sufficiently reduced, so that the implantation amount can be finely adjusted by controlling the implantation time.
【0020】[0020]
【発明の実施の形態】図1に、本発明の第1の実施の形
態にかかるイオンドーピングを行うための装置の概念図
を示す。(1)は装置の外壁、(2)はRF電極、
(3)は加速電極、(4)は引き出し電極、(5)は抑
制電極、(6)は接地電極である。また、(7)はイオ
ンドーピングすべき半導体層が形成された被処理基板、
(8)はイオン源であるプラズマソースである。更に、
(9)は本発明の切換電極である。切換電極(9)は後
に詳述するように、取り出すイオンビームの電流密度を
切り換えるためのものであり、加速電極(3)の上に重
ねられている。FIG. 1 shows a conceptual diagram of an apparatus for performing ion doping according to a first embodiment of the present invention. (1) is the outer wall of the device, (2) is the RF electrode,
(3) is an acceleration electrode, (4) is an extraction electrode, (5) is a suppression electrode, and (6) is a ground electrode. (7) a substrate to be processed on which a semiconductor layer to be ion-doped is formed;
(8) is a plasma source which is an ion source. Furthermore,
(9) is a switching electrode of the present invention. As will be described in detail later, the switching electrode (9) is for switching the current density of the extracted ion beam, and is superposed on the accelerating electrode (3).
【0021】図2は、加速電極(3)及び切換電極
(9)部の拡大図である。加速電極(3)には比較的径
の大きな第1の微孔(31)が設けられており、切換電
極(9)には比較的径の小さな第2の微孔(91)、及
び、比較的径の大きな第3の微孔(92)が設けられて
いる。これらの微孔の径は、例えば、第1の微孔(3
1)及び第3の微孔(92)が4mm、第2の微孔(9
1)が1mm以下、例えば、0.5mmである。切換電
極(9)は、平行に所定量可動とされており、加速電極
(3)の第1の微孔(31)に対して、第2の微孔(9
1)が一致した状態と、第3の微孔(92)が一致した
状態とが切り換えられる。このため、後に詳述するよう
に、プラズマソース(8)から取り出されるイオンビー
ムの電流密度は、第1の微孔(31)と第2の微孔(9
1)が一致した状態では小さく、低ドーズ量の注入に適
した低ドーズ設定となり、第1の微孔(31)と第3の
微孔(92)が一致した状態では大きく、高ドーズ量の
注入に適した高ドーズ設定となる。図2は、低ドーズ設
定とされている。FIG. 2 is an enlarged view of the acceleration electrode (3) and the switching electrode (9). The accelerating electrode (3) is provided with a first micropore (31) having a relatively large diameter, and the switching electrode (9) is provided with a second micropore (91) having a relatively small diameter. A third microhole (92) having a large target diameter is provided. The diameter of these micropores is, for example, the first micropore (3
1) and the third pore (92) were 4 mm, and the second pore (9
1) is 1 mm or less, for example, 0.5 mm. The switching electrode (9) is movable by a predetermined amount in parallel, and the second fine hole (9) is moved with respect to the first fine hole (31) of the acceleration electrode (3).
The state where 1) matches and the state where the third micro holes (92) match are switched. Therefore, as described later in detail, the current density of the ion beam extracted from the plasma source (8) is limited to the first micropores (31) and the second micropores (9).
In the state where 1) coincides, the dose is small, and the low dose is suitable for low-dose implantation. In the state where the first fine hole (31) and the third fine hole (92) match, the dose is large and the high dose is high. A high dose setting suitable for injection is obtained. FIG. 2 shows a low dose setting.
【0022】図3は、本発明のイオンドーピング方法を
用いたTFTの製造方法を示す工程断面図である。被処
理基板(7)としては、基板(10)上に、ゲート電極
(11)、ゲート絶縁膜(12)、p−Si膜(13)
及び注入ストッパー(14)が形成された状態にある。
基板(10)は無アルカリガラスであり、ゲート電極
(11)はCr、Ti、Ta等からなる。ゲート絶縁膜
(12)は、シリコン酸化膜、シリコン窒化膜、あるい
は、シリコン窒化膜とシリコン酸化膜の積層構造からな
る。p−Si膜(13)は、プラズマCVDにより成膜
されたa−Siにレーザーアニールを施すことにより、
多結晶化して得られている。注入ストッパー(14)は
シリコン窒化膜よりなり、裏面露光法を用いたフォトエ
ッチングによりゲート電極(11)の形状を転写した形
でパターニングされている。FIG. 3 is a process sectional view showing a method of manufacturing a TFT using the ion doping method of the present invention. As the substrate to be processed (7), a gate electrode (11), a gate insulating film (12), a p-Si film (13) are formed on a substrate (10).
And the injection stopper (14) is formed.
The substrate (10) is made of non-alkali glass, and the gate electrode (11) is made of Cr, Ti, Ta or the like. The gate insulating film (12) has a silicon oxide film, a silicon nitride film, or a laminated structure of a silicon nitride film and a silicon oxide film. The p-Si film (13) is formed by subjecting a-Si formed by plasma CVD to laser annealing.
It is obtained by polycrystallization. The injection stopper (14) is made of a silicon nitride film, and is patterned by transferring the shape of the gate electrode (11) by photoetching using a backside exposure method.
【0023】この状態で、N型導電形を示す燐のドーピ
ングを10の13乗の低ドーズ量に行い、注入ストッパ
ー(14)に被覆された領域を除くp−Si膜(13)
を低濃度にドーピングする(N-)。原料ガスとして
は、水素希釈による数%のホスフィンPH3を用いる。
RF電極(2)、加速電極(3)間には高周波電界が与
えられ、これら電極間(2,3)のプラズマ放電により
原料ガスが分解されてイオン化され、プラズマソース
(8)が生成される。生成されるイオンは、PHx+、P
2Hx+、Hx+(ここで、x=0,1,2,3である)等
である。これらのイオンは、引き出し電極(4)へ与え
られた引き出し電圧Vextにより引き出され、加速電圧
Vaccにより加速され、抑制電極(5)へ向かう。抑制
電極(5)を通過したイオンは、抑制電圧Vsupにより
形成された逆電界を進み、接地電極(6)を通過し、イ
オンビームとして取り出され、被処理基板(7)へ照射
される。In this state, doping with N-type conductivity phosphorus is performed at a low dose of 10.sup.13 to form a p-Si film (13) excluding the region covered with the implantation stopper (14).
Is lightly doped (N−). As the source gas, phosphine PH3 of several% by hydrogen dilution is used.
A high-frequency electric field is applied between the RF electrode (2) and the accelerating electrode (3), and the raw material gas is decomposed and ionized by plasma discharge between the electrodes (2, 3) to generate a plasma source (8). . Generated ions are PHx +, P
2Hx +, Hx + (where x = 0, 1, 2, 3) and the like. These ions are extracted by the extraction voltage Vext applied to the extraction electrode (4), accelerated by the acceleration voltage Vacc, and proceed to the suppression electrode (5). The ions passing through the suppression electrode (5) travel in the reverse electric field formed by the suppression voltage Vsup, pass through the ground electrode (6), are extracted as an ion beam, and are irradiated on the substrate (7) to be processed.
【0024】本実施の形態においては、加速電極(3)
の第1の微孔(31)に対して切換電極(9)の第2の
微孔(91)が一致した低ドーズ設定とされ、最終的に
イオンが通過する微孔は、直径が小さく0.5mmにさ
れている。このため、取り出されるイオンビームの電流
密度は20〜60nA/cm2と、図6に示す装置によ
るビーム電流よりも小さい。従って、数%の低希釈のホ
スフィンPH3を用いて10の13乗程度の低ドーズ量
のドーピングを行う場合でも、20から60秒程度の注
入時間が得られ、注入時間を変えることで注入量を制御
する余地が生まれ、注入時間を調整することによりドー
ズ量の制御を行うことができる。また、原料ガスの希釈
率が低いため、イオンビームの濃度が高く、イオンビー
ムの濃度の変動が吸収される。即ち、イオンビームの濃
度が高く、電極や装置内壁に付着している反応物に汚染
の影響が相対的に小さく、イオンビームの濃度のばらつ
きが抑えられる。このため、全面にわたって均一かつ安
定なイオンドーピングを行うことができる。In the present embodiment, the acceleration electrode (3)
The second dose (91) of the switching electrode (9) coincides with the first dose (31) of the first electrode (31), and the low dose is set. 0.5 mm. For this reason, the current density of the extracted ion beam is 20 to 60 nA / cm2, which is smaller than the beam current of the apparatus shown in FIG. Therefore, even when doping with a low dose of about 10 13 using low-diluted phosphine PH 3 of several percent, an injection time of about 20 to 60 seconds can be obtained, and the injection amount is changed by changing the injection time. There is room for control, and the dose can be controlled by adjusting the injection time. Further, since the dilution ratio of the source gas is low, the concentration of the ion beam is high, and the fluctuation of the concentration of the ion beam is absorbed. That is, the concentration of the ion beam is high, the influence of the contamination on the electrode and the reactant adhering to the inner wall of the apparatus is relatively small, and the variation in the concentration of the ion beam is suppressed. Therefore, uniform and stable ion doping can be performed over the entire surface.
【0025】また、ここでは、N型のドーピングについ
て示したが、チャンネルドーピング等のP型ドーピング
の場合は、原料ガスとして、ホスフィンPH3に換えて
ジボランB2H6などを使用することで、同様に、ドーズ
量を調整することができる。図4は、本発明のイオンド
ーピング方法を用いたTFTの製造方法を示す他の工程
断面図である。被処理基板(7)は、基板(10)上
に、ゲート電極(11)、ゲート絶縁膜(12)、p−
Si膜(13)及びレジスト(R)が形成された状態に
ある。本工程は図3に示す工程に続き、高ドーズ量のド
ーピングを行う工程である。レジスト(R)はドーピン
グマスクとなるもので、注入ストッパー(13)よりも
大きな寸法に形成されている。Although N-type doping has been described here, in the case of P-type doping such as channel doping, diborane B2H6 or the like is used instead of phosphine PH3 as a source gas, and similarly, dose is increased. The amount can be adjusted. FIG. 4 is another process sectional view showing a method for manufacturing a TFT using the ion doping method of the present invention. The substrate to be processed (7) has a gate electrode (11), a gate insulating film (12), a p-
The Si film (13) and the resist (R) have been formed. This step is a step of performing a high dose doping following the step shown in FIG. The resist (R) serves as a doping mask and is formed to have a larger size than the implantation stopper (13).
【0026】この状態で、燐のイオンドーピングを10
の15乗程度の高ドーズ量で行うことで、レジスト
(R)下を除く領域のp−Si膜(13)が高濃度にド
ーピングされ(N+)、レジスト(R)で低濃度に維持
されたLD領域(LD)と、レジスト(R)外のソース
領域(S)及びドレイン領域(D)が形成される。原料
ガスとしては、図3の工程と同様、水素希釈による数%
のホスフィンPH3を用いるが、本工程では、切換電極
(9)は、第3の微孔(92)が加速電極(3)の第1
の微孔(31)に一致した高ドーズ設定とされている。
このため、取り出されるイオンビームの電流密度は10
μA/cm2以下と、図6の示す従来の装置と同じ程度
に大きい。従って、高ドーズ量のドーピングを20秒程
度と十分に短い時間で行うことができる。In this state, the ion doping of phosphorus is
The p-Si film (13) in the region except under the resist (R) is doped at a high concentration (N +) and maintained at a low concentration by the resist (R) by performing the treatment at a high dose of about 15 to the power. The LD region (LD) and the source region (S) and the drain region (D) outside the resist (R) are formed. As the source gas, several% by hydrogen dilution as in the process of FIG.
In this step, the switching electrode (9) has the third micropores (92) as the first electrode of the accelerating electrode (3).
Is set at a high dose corresponding to the fine holes (31).
Therefore, the current density of the extracted ion beam is 10
μA / cm 2 or less, which is as large as that of the conventional apparatus shown in FIG. Therefore, high dose doping can be performed in a sufficiently short time of about 20 seconds.
【0027】このように、切換電極(9)により低ドー
ズ設定と高ドーズ設定を簡易に切り換えることができる
ので、同一のイオンドーピング装置を用いて、低ドーズ
ドーピング時のドーズ量の微調整と、高ドーズドーピン
グ時の注入時間の短縮の両立が成された。ここで、切換
電極(9)は、図1のように、加速電極(3)の上側に
限定されることはなく、加速電極(3)の下に重ねた構
成も可能である。As described above, the low dose setting and the high dose setting can be easily switched by the switching electrode (9), so that the same ion doping apparatus can be used to finely adjust the dose during low dose doping, and The reduction of the implantation time at the time of high dose doping was achieved. Here, the switching electrode (9) is not limited to the upper side of the accelerating electrode (3) as shown in FIG. 1, but may be configured to be superimposed below the accelerating electrode (3).
【0028】更に、本発明のイオンドーピング法が適用
されるTFTの構造は、図3に示す如く、ゲート電極が
p−Si膜(13)の下にあるボトムゲート型に限定さ
れることはなく、ゲート電極p−Si膜の上にあるトッ
プゲート型も可能である。この場合、一般に、イオン注
入は、p−Si膜上のゲート絶縁膜を通して行われるこ
とが多いが、本発明に趣旨に則って、高スループット、
かつ、安定なイオン注入を行うことができる。また、半
導体層はp−Siに限定されることはなく、a−Si、
更には他の半導体に対しても同様に、低ドーズでのドー
ピングでのドーズ量の制御を行うことができる。Further, the structure of the TFT to which the ion doping method of the present invention is applied is not limited to the bottom gate type in which the gate electrode is below the p-Si film (13) as shown in FIG. A top gate type on a p-Si film of a gate electrode is also possible. In this case, generally, the ion implantation is often performed through the gate insulating film on the p-Si film. However, according to the gist of the present invention, high throughput,
In addition, stable ion implantation can be performed. Further, the semiconductor layer is not limited to p-Si, but may be a-Si,
Further, the dose of other semiconductors can be similarly controlled by doping at a low dose.
【0029】更に、本発明の他の実施の形態として、加
速電極(3)の第1の微孔(31)の径を小さく1mm
以下、好ましくは0.5mm程度とし、かつ、切換電極
(9)を省いた構成とすることによって、低ドーズでの
ドーピング専用のイオンドーピング方法及びイオンドー
ピング装置が得られる。この場合は、図3に示す工程に
のみ適用されるが、前述の如く、ドーズ量の制御性が高
い。Further, as another embodiment of the present invention, the diameter of the first fine hole (31) of the acceleration electrode (3) is reduced to 1 mm.
Hereinafter, an ion doping method and an ion doping apparatus dedicated to doping at a low dose can be obtained by adopting a configuration of preferably about 0.5 mm and omitting the switching electrode (9). In this case, the method is applied only to the step shown in FIG. 3, but the control of the dose is high as described above.
【0030】[0030]
【発明の効果】以上の説明から明らかな如く、大量のイ
オンを一度に被処理基板に注入することにより大面積の
処理を可能にしたイオンドーピング法を用いて所定の不
純物を低ドーズ量にドーピングするにあたり、本発明に
より、イオンビームの電流密度を適度に小さくすること
で、所定の注入量になるまでの注入時間が適度に長くな
り、注入時間を変えることで注入量を制御する余地が生
まれ、注入時間を調整することで注入量を安定に制御す
ることが可能となる。As is clear from the above description, a predetermined impurity is doped at a low dose by using an ion doping method which enables a large area to be processed by implanting a large amount of ions into the substrate at one time. In doing so, according to the present invention, by appropriately reducing the current density of the ion beam, the implantation time until reaching a predetermined implantation amount becomes appropriately long, and there is room for controlling the implantation amount by changing the implantation time. By adjusting the injection time, the injection amount can be stably controlled.
【図1】本発明の実施の形態にかかるイオンドーピング
方法を実現するための装置の概念図である。FIG. 1 is a conceptual diagram of an apparatus for realizing an ion doping method according to an embodiment of the present invention.
【図2】本発明の実施の形態にかかるイオンドーピング
方法を実現するための装置の要部概念図である。FIG. 2 is a conceptual diagram of a main part of an apparatus for realizing an ion doping method according to an embodiment of the present invention.
【図3】本発明の実施の形態にかかるイオンドーピング
法を用いた半導体装置の製造方法を示す工程断面図であ
る。FIG. 3 is a process cross-sectional view illustrating a method for manufacturing a semiconductor device using an ion doping method according to the embodiment of the present invention;
【図4】本発明の実施の形態にかかるイオンドーピング
法を用いた半導体装置の製造方法を示す工程断面図であ
る。FIG. 4 is a process cross-sectional view showing the method for manufacturing the semiconductor device using the ion doping method according to the embodiment of the present invention;
【図5】従来のイオンドーピング装置の概念図である。FIG. 5 is a conceptual diagram of a conventional ion doping apparatus.
【図6】半導体装置の断面図である。FIG. 6 is a cross-sectional view of a semiconductor device.
1 外壁 2 RF電極 3 加速電極 4 引き出し電極 5 抑制電極 6 接地電極 7 被処理基板 8 プラズマソース 9 切換電極 31 第1の微孔 91 第2の微孔 92 第3の微孔 DESCRIPTION OF SYMBOLS 1 Outer wall 2 RF electrode 3 Acceleration electrode 4 Leader electrode 5 Suppression electrode 6 Ground electrode 7 Substrate to be processed 8 Plasma source 9 Switching electrode 31 First fine hole 91 Second fine hole 92 Third fine hole
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/336 H01L 29/78 616L ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/336 H01L 29/78 616L
Claims (7)
周波電界を印加して前記不純物をイオン化し、前記高周
波電界の外部に備えられ第1の微孔を多数有した単数ま
たは複数の第1の電極により前記不純物のイオンに電界
を与え、前記不純物のイオンを含んだイオンビームを所
定の方向に取り出して目標の基板へ照射することによ
り、前記基板上の半導体層に前記不純物を所定量注入す
る半導体装置の製造方法において、 前記第1の電極とともに、前記第1の微孔よりも径の小
さな第2の微孔を有した第2の電極が備えられ、前記第
2の微孔を少なくとも通過したイオンビームは、その電
流密度が前記半導体層に注入すべき量を注入時間により
制御可能な範囲に小さくされた状態で照射されることを
特徴とする半導体装置の製造方法。1. A high-frequency electric field is applied to a raw material containing at least a target impurity to ionize the impurity, and one or more first electrodes provided outside the high-frequency electric field and having a large number of first fine holes are provided. A semiconductor in which a predetermined amount of the impurity is implanted into a semiconductor layer on the substrate by applying an electric field to the impurity ions, extracting an ion beam containing the impurity ions in a predetermined direction, and irradiating the ion beam on a target substrate. In the method for manufacturing a device, a second electrode having a second micropore having a smaller diameter than the first micropore is provided together with the first electrode, and at least the second micropore has passed through the second micropore. A method of manufacturing a semiconductor device, wherein an ion beam is irradiated in a state where the current density of the ion beam is reduced to a range that can be controlled by the implantation time.
べく絶縁基板上に多結晶半導体層が形成されてなり、前
記不純物は、前記多結晶半導体層の所定の領域に比較的
低濃度に注入されることを特徴とする請求項1記載の半
導体装置の製造方法。2. The substrate comprises a polycrystalline semiconductor layer formed on an insulating substrate to form a thin film transistor, and the impurity is implanted at a relatively low concentration into a predetermined region of the polycrystalline semiconductor layer. 2. The method for manufacturing a semiconductor device according to claim 1, wherein:
周波電界を印加して前記不純物をイオン化し、前記高周
波電界の外部に備えられ第1の微孔を多数有した単数ま
たは複数の第1の電極により前記不純物のイオンに電界
を与え、前記不純物のイオンを含んだイオンビームを所
定の方向に取り出して目標の基板へ照射することによ
り、前記基板上の半導体層に前記不純物を所定量注入す
る半導体装置の製造方法において、 前記第1の電極とともに、前記第1の微孔よりも径の小
さな第2の微孔、及び、この第2の微孔の間に前記第1
の微孔と同程度の径の第3の微孔を多数有した第2の電
極が備えられ、この第2の電極を前記第1の電極に重ね
合わされた状態で平行に移動させることにより、前記第
1の微孔と前記第2の微孔を一致させた第1の状態、及
び、前記第1の微孔と前記第3の微孔とを一致させた第
2の状態が選択可能とされ、前記第1の電極及び前記第
2の電極を通過するイオンビームの電流密度が切り換え
られることを特徴とする半導体装置の製造方法。3. A high-frequency electric field is applied to a raw material containing at least a target impurity to ionize the impurity, and one or more first electrodes provided outside the high-frequency electric field and having a large number of first micropores are provided. A semiconductor in which a predetermined amount of the impurity is implanted into a semiconductor layer on the substrate by applying an electric field to the impurity ions, extracting an ion beam containing the impurity ions in a predetermined direction, and irradiating the ion beam on a target substrate. In the method for manufacturing a device, a second micropore having a smaller diameter than the first micropore together with the first electrode, and the first micropore between the second micropores.
A second electrode having a large number of third micropores having a diameter similar to that of the micropores, and by moving the second electrode in a state of being superimposed on the first electrode in parallel, It is possible to select a first state in which the first and second fine holes are matched, and a second state in which the first and third fine holes are matched. And a current density of an ion beam passing through the first electrode and the second electrode is switched.
べく絶縁基板上に多結晶半導体層が形成されてなり、前
記不純物は、前記第1の状態により、前記多結晶半導体
層の所定の領域に比較的低濃度に注入されることを特徴
とする請求項3記載の半導体装置の製造方法。4. The substrate according to claim 1, wherein a polycrystalline semiconductor layer is formed on an insulating substrate to form a thin film transistor, and the impurity is compared with a predetermined region of the polycrystalline semiconductor layer according to the first state. 4. The method according to claim 3, wherein the semiconductor device is implanted at a very low concentration.
べく絶縁基板上に多結晶半導体層が形成されてなり、前
記不純物は、前記第2の状態により、前記多結晶半導体
層の所定の領域に比較的高濃度に注入されることを特徴
とする請求項3または請求項4記載の半導体装置の製造
方法。5. The method according to claim 1, wherein the substrate has a polycrystalline semiconductor layer formed on an insulating substrate to form a thin film transistor, and the impurity is compared with a predetermined region of the polycrystalline semiconductor layer in the second state. 5. The method for manufacturing a semiconductor device according to claim 3, wherein the semiconductor device is implanted at a very high concentration.
周波電界を印加して前記不純物をイオン化し、前記高周
波電界の外部に備えられ微孔を多数有した複数の電極に
より前記不純物のイオンに電界を与え、前記不純物のイ
オンを含んだイオンビームを所定の方向に取り出して目
標の基板へ照射することにより、前記基板上の半導体層
に前記不純物を所定量注入する半導体装置の製造方法に
おいて、 前記電極のうち、少なくとも一つの電極は他の電極より
も径の小さな第2の微孔を有し、第2の微孔を通過した
イオンビームは、その電流密度が前記半導体層に注入す
べき量を注入時間により制御可能な範囲に小さくされた
状態で照射されることを特徴とする半導体装置の製造方
法。6. A high-frequency electric field is applied to a raw material containing at least a target impurity to ionize the impurity, and an electric field is applied to the impurity ions by a plurality of electrodes provided outside the high-frequency electric field and having a large number of micropores. A method for manufacturing a semiconductor device in which an ion beam containing ions of the impurity is taken out in a predetermined direction and irradiated to a target substrate to implant a predetermined amount of the impurity into a semiconductor layer on the substrate. Among them, at least one electrode has a second micropore having a smaller diameter than the other electrode, and the ion beam that has passed through the second micropore has a current density corresponding to the amount to be injected into the semiconductor layer. A method of manufacturing a semiconductor device, characterized in that irradiation is performed in a state reduced to a range controllable by an injection time.
であることを特徴とする請求項2、請求項4または請求
項6記載の半導体装置の製造方法。7. The method for manufacturing a semiconductor device according to claim 2, wherein the diameter of the second fine hole is 0.5 mm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9318785A JPH11154482A (en) | 1997-11-19 | 1997-11-19 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9318785A JPH11154482A (en) | 1997-11-19 | 1997-11-19 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11154482A true JPH11154482A (en) | 1999-06-08 |
Family
ID=18102923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9318785A Pending JPH11154482A (en) | 1997-11-19 | 1997-11-19 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11154482A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332509A (en) * | 2000-05-25 | 2001-11-30 | Toshiba Corp | Ion implantation apparatus and thin film semiconductor device |
WO2006121131A1 (en) * | 2005-05-12 | 2006-11-16 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method and plasma doping apparatus |
KR100868019B1 (en) * | 2007-01-30 | 2008-11-10 | 삼성전자주식회사 | Ion beam device with plasma sheath controller |
CN107507764A (en) * | 2017-07-25 | 2017-12-22 | 上海华力微电子有限公司 | A kind of ion implantation dosage autocontrol method and system |
-
1997
- 1997-11-19 JP JP9318785A patent/JPH11154482A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332509A (en) * | 2000-05-25 | 2001-11-30 | Toshiba Corp | Ion implantation apparatus and thin film semiconductor device |
JP4634569B2 (en) * | 2000-05-25 | 2011-02-16 | 東芝モバイルディスプレイ株式会社 | Ion implantation apparatus and thin film semiconductor device |
WO2006121131A1 (en) * | 2005-05-12 | 2006-11-16 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method and plasma doping apparatus |
US7358511B2 (en) | 2005-05-12 | 2008-04-15 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method and plasma doping apparatus |
JP4979580B2 (en) * | 2005-05-12 | 2012-07-18 | パナソニック株式会社 | Plasma doping method |
KR100868019B1 (en) * | 2007-01-30 | 2008-11-10 | 삼성전자주식회사 | Ion beam device with plasma sheath controller |
US7564042B2 (en) | 2007-01-30 | 2009-07-21 | Samsung Electronics Co., Ltd. | Ion beam apparatus having plasma sheath controller |
CN107507764A (en) * | 2017-07-25 | 2017-12-22 | 上海华力微电子有限公司 | A kind of ion implantation dosage autocontrol method and system |
CN107507764B (en) * | 2017-07-25 | 2019-12-03 | 上海华力微电子有限公司 | A kind of ion implantation dosage autocontrol method and system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5397718A (en) | Method of manufacturing thin film transistor | |
JP3277548B2 (en) | Display board | |
JP3865145B2 (en) | Method for manufacturing semiconductor device | |
KR19980080800A (en) | Semiconductor device, manufacturing method of semiconductor device, and manufacturing method of thin film transistor | |
JP4017886B2 (en) | Thin film transistor device and manufacturing method thereof | |
US6140164A (en) | Method of manufacturing a semiconductor device | |
WO2003067666A1 (en) | Semiconductor device and method for fabricating the same | |
JPH11154482A (en) | Manufacture of semiconductor device | |
JPH09321305A (en) | Thin film transistor and liq. crystal display using the same | |
JP3281777B2 (en) | Method for manufacturing semiconductor device | |
JP3084159B2 (en) | Method for manufacturing thin film transistor | |
JPH0864549A (en) | Ion doping method and device | |
JPH11329334A (en) | Manufacture for semiconductor device | |
JP5540723B2 (en) | Thin film transistor manufacturing method | |
JPH08139335A (en) | Method for manufacturing thin film transistor | |
JP4191933B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3428143B2 (en) | Method of activating impurities and method of manufacturing thin film transistor | |
JP3140304B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2002299629A (en) | Polysilicon thin film semiconductor and manufacturing method therefor | |
JP2000004021A (en) | Thin-film transistor, active matrix array for liquid crystal display and method of producing them | |
JPH07142739A (en) | Manufacture of polycrystal line silicon thin-film transistor | |
JP2001094108A (en) | Field effect transistor, transistor array substrate, and manufacturing method for the substrate | |
JP2001345447A (en) | Thin film transistor, liquid crystal display device, semiconductor device, and manufacturing method thereof | |
JP2000260995A (en) | Manufacture of thin-film semiconductor device | |
JPH11340466A (en) | Thin film transistor and fabrication thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041108 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |