JPH11145188A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11145188A JPH11145188A JP9307643A JP30764397A JPH11145188A JP H11145188 A JPH11145188 A JP H11145188A JP 9307643 A JP9307643 A JP 9307643A JP 30764397 A JP30764397 A JP 30764397A JP H11145188 A JPH11145188 A JP H11145188A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- semiconductor device
- gold
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 108
- 239000002184 metal Substances 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000035939 shock Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 122
- 239000010931 gold Substances 0.000 description 76
- 239000010949 copper Substances 0.000 description 61
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 59
- 229910052737 gold Inorganic materials 0.000 description 59
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 46
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 45
- 229910052802 copper Inorganic materials 0.000 description 41
- 229910052763 palladium Inorganic materials 0.000 description 20
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 17
- 229910052709 silver Inorganic materials 0.000 description 17
- 239000004332 silver Substances 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000005304 joining Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- WABPQHHGFIMREM-BJUDXGSMSA-N lead-206 Chemical compound [206Pb] WABPQHHGFIMREM-BJUDXGSMSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体チップ上の電極パッドと、多層構成の
細線リードフレームの接合時における熱的および機会的
衝撃を緩和して高信頼度の接合がなされる半導体装置お
よびその製造方法を提供する。 【解決手段】 半導体チップ２の電極パッド３上に第一
の種類の金属Ｍ１による金属バンプ５が形成され、この
金属バンプ５に、第二の種類の金属Ｍ２で構成された下
層７ａと、中間層７ｂと、上層７ｃから成る三層構造の
細線リード７を有するリードフレーム６の、下層７ａが
接合される。
細線リードフレームの接合時における熱的および機会的
衝撃を緩和して高信頼度の接合がなされる半導体装置お
よびその製造方法を提供する。 【解決手段】 半導体チップ２の電極パッド３上に第一
の種類の金属Ｍ１による金属バンプ５が形成され、この
金属バンプ５に、第二の種類の金属Ｍ２で構成された下
層７ａと、中間層７ｂと、上層７ｃから成る三層構造の
細線リード７を有するリードフレーム６の、下層７ａが
接合される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、とりわけ半導体チップの電極上に
多層構成のリードフレームが接合された半導体装置およ
びその製造方法に関するものである。
その製造方法に関し、とりわけ半導体チップの電極上に
多層構成のリードフレームが接合された半導体装置およ
びその製造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路素子（以下、半導体チッ
プと記載する）を外部回路に接続するための構成として
従来、リードフレームが広く用いられてきた。すなわ
ち、半導体チップをリードフレームに接着固定するとと
もに、半導体チップ上に設けられた電極パッド（ボンデ
ィングパッド）とリードフレームの指定されたリードピ
ンを電気的に接続し、このようにして半導体チップの周
に沿ってリードピンを突出させた状態で、これらのリー
ドを外部回路であるプリント回路基板の配線ランドに接
続させる。
プと記載する）を外部回路に接続するための構成として
従来、リードフレームが広く用いられてきた。すなわ
ち、半導体チップをリードフレームに接着固定するとと
もに、半導体チップ上に設けられた電極パッド（ボンデ
ィングパッド）とリードフレームの指定されたリードピ
ンを電気的に接続し、このようにして半導体チップの周
に沿ってリードピンを突出させた状態で、これらのリー
ドを外部回路であるプリント回路基板の配線ランドに接
続させる。
【０００３】ここで、とりわけ高密度実装が要求される
場合は表面実装（ＳＭＴ）がなされる。このような、リ
ードフレームを用いる表面実装例としては、リードピン
先端が例えばＬ字状に曲げられたガル・ウイング型のリ
ードとされ、このＬ字状先端の平坦部分が、プリント回
路基板の配線ランドに電気的に接続される構成が一般的
となっている。
場合は表面実装（ＳＭＴ）がなされる。このような、リ
ードフレームを用いる表面実装例としては、リードピン
先端が例えばＬ字状に曲げられたガル・ウイング型のリ
ードとされ、このＬ字状先端の平坦部分が、プリント回
路基板の配線ランドに電気的に接続される構成が一般的
となっている。
【０００４】一方、前記の半導体チップ上の電極パッド
とリードフレームの指定されたリードを電気的に接続す
る方法として、以前には金の細線やアルミニウム細線に
より、超音波を併用しながら熱圧着する結線方法が採用
されていたが、近年、このようなワイヤ・ボンディング
に代わって、ワイヤレス・ボンディングが広く適用され
るに至った。
とリードフレームの指定されたリードを電気的に接続す
る方法として、以前には金の細線やアルミニウム細線に
より、超音波を併用しながら熱圧着する結線方法が採用
されていたが、近年、このようなワイヤ・ボンディング
に代わって、ワイヤレス・ボンディングが広く適用され
るに至った。
【０００５】このようなワイヤレス・ボンディングの方
法として、半導体チップをフェイスダウンして、半導体
チップ上の電極パッドとリードピンの一端とを直接ある
いは間接に接触させて接合させるフェイスダウン・ボン
ディングがある。
法として、半導体チップをフェイスダウンして、半導体
チップ上の電極パッドとリードピンの一端とを直接ある
いは間接に接触させて接合させるフェイスダウン・ボン
ディングがある。
【０００６】一方、実装の高密度化が進行するにつれ、
電極パッド間のピッチが狭くなり、これに伴って電極パ
ッドに接続されるリードピンも細線リードが要求される
ことから、こうした高密度フェイスダウン・ボンディン
グに適用されるリードフレームの構成として、銅箔によ
り製造された細線をベースに金めっきを施して多層構成
として細線リードを形成させるものが知られている。
電極パッド間のピッチが狭くなり、これに伴って電極パ
ッドに接続されるリードピンも細線リードが要求される
ことから、こうした高密度フェイスダウン・ボンディン
グに適用されるリードフレームの構成として、銅箔によ
り製造された細線をベースに金めっきを施して多層構成
として細線リードを形成させるものが知られている。
【０００７】さらにまた、前記の銅箔に金めっきが施さ
れた多層構成の細線リードの、電極パッドに接続される
金めっき部分に、接続特性を改善させる目的で厚さ約３
ミクロン程度の金薄層を蒸着により形成させる構成も知
られている。
れた多層構成の細線リードの、電極パッドに接続される
金めっき部分に、接続特性を改善させる目的で厚さ約３
ミクロン程度の金薄層を蒸着により形成させる構成も知
られている。
【０００８】
【発明が解決しようとする課題】しかしながら、前記の
ような銅箔に金めっきが施された細線リードは、この細
線リードの製造工程として、ポリイミドテープに銅箔を
接着剤で接着させた後、銅箔をエッチングによって選択
的に除去して細線リードを形成し、続いて表面を金でめ
っきするものであるから、サイドエッチングの発生で細
線リードの断面積が所定より細くなり易く、このため細
線リードの強度が著しく弱くなり、金をめっきして金層
を形成する際に、細線リードが曲がる等の変形を受けや
すいという問題があった。
ような銅箔に金めっきが施された細線リードは、この細
線リードの製造工程として、ポリイミドテープに銅箔を
接着剤で接着させた後、銅箔をエッチングによって選択
的に除去して細線リードを形成し、続いて表面を金でめ
っきするものであるから、サイドエッチングの発生で細
線リードの断面積が所定より細くなり易く、このため細
線リードの強度が著しく弱くなり、金をめっきして金層
を形成する際に、細線リードが曲がる等の変形を受けや
すいという問題があった。
【０００９】また、多層構成の細線リードの金めっき上
にさらに金薄層を形成する方法では、蒸着法によりこの
金薄層を形成しているので、蒸着に長時間を要すること
になり製造効率上の問題があった。また、この方法では
金薄層の膜厚を３ミクロン以上とすることが困難であ
り、更に膜厚の精度も低く、品質管理が困難であるとい
う問題があった。
にさらに金薄層を形成する方法では、蒸着法によりこの
金薄層を形成しているので、蒸着に長時間を要すること
になり製造効率上の問題があった。また、この方法では
金薄層の膜厚を３ミクロン以上とすることが困難であ
り、更に膜厚の精度も低く、品質管理が困難であるとい
う問題があった。
【００１０】加えてさらに、多層構成のリードフレーム
を半導体チップの電極パッドに接合しようとすると、接
合時に加えられる圧力や超音波振動により、半導体チッ
プの電極パッド下が損傷を受けて、電極パッドとシリコ
ン基板の間の層間膜にクラックがはいり、電極パッドと
シリコン間で電気的リークが発生したり、あるいはシリ
コン基板に部分的に割れが生じることにより、接合部が
剥がれるといった不都合の生じることがあった。
を半導体チップの電極パッドに接合しようとすると、接
合時に加えられる圧力や超音波振動により、半導体チッ
プの電極パッド下が損傷を受けて、電極パッドとシリコ
ン基板の間の層間膜にクラックがはいり、電極パッドと
シリコン間で電気的リークが発生したり、あるいはシリ
コン基板に部分的に割れが生じることにより、接合部が
剥がれるといった不都合の生じることがあった。
【００１１】本発明は、前記のような従来技術における
問題点を解決するためなされたもので、電極パッドと多
層構成の細線リードフレームの接合時における熱的およ
び機会的衝撃を緩和して高信頼度の接合がなされる半導
体装置およびその製造方法を提供することを目的とす
る。
問題点を解決するためなされたもので、電極パッドと多
層構成の細線リードフレームの接合時における熱的およ
び機会的衝撃を緩和して高信頼度の接合がなされる半導
体装置およびその製造方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】前記課題を解決するため
本発明に係る半導体装置の製造方法は、半導体チップの
電極パッド上に第一の種類の金属による金属バンプを形
成させる工程と、該金属バンプを介して、前記電極パッ
ドと、第二の種類の金属により部分的に金属めっきされ
た多層構造のリードフレームとを、少なくとも加熱と加
圧により接合させる工程と、を具備することを特徴とす
る。
本発明に係る半導体装置の製造方法は、半導体チップの
電極パッド上に第一の種類の金属による金属バンプを形
成させる工程と、該金属バンプを介して、前記電極パッ
ドと、第二の種類の金属により部分的に金属めっきされ
た多層構造のリードフレームとを、少なくとも加熱と加
圧により接合させる工程と、を具備することを特徴とす
る。
【００１３】前記の構成によれば、金属バンプが振動を
吸収する結果、電極パッド下に発生しがちであった半導
体チップの損傷発生が抑止される。
吸収する結果、電極パッド下に発生しがちであった半導
体チップの損傷発生が抑止される。
【００１４】あるいは、本発明に係る半導体装置の製造
方法は、前記接合を、加熱および加圧および超音波を加
えて行うことを特徴とする。
方法は、前記接合を、加熱および加圧および超音波を加
えて行うことを特徴とする。
【００１５】前記の構成によれば、接合時において熱お
よび圧力の印加に加え、超音波によるエネルギーが加算
されることで、被接合対象が振動し、この振動により、
効率的な接合がなされる。
よび圧力の印加に加え、超音波によるエネルギーが加算
されることで、被接合対象が振動し、この振動により、
効率的な接合がなされる。
【００１６】あるいは、本発明に係る半導体装置の製造
方法が 前記リードフレームを前記金属バンプに接合さ
せるに先立って、前記リードフレームの少なくとも接合
部分の表面をプラズマ照射により処理する工程を有して
構成される場合は、表面に析出や堆積あるいは付着して
いてコンタミナントが除去され、よって接合に支障をき
たす原因が排除される。
方法が 前記リードフレームを前記金属バンプに接合さ
せるに先立って、前記リードフレームの少なくとも接合
部分の表面をプラズマ照射により処理する工程を有して
構成される場合は、表面に析出や堆積あるいは付着して
いてコンタミナントが除去され、よって接合に支障をき
たす原因が排除される。
【００１７】本発明に係る半導体装置は、半導体チップ
の電極パッド上に第一の種類の金属による金属バンプが
形成され、該金属バンプに、第二の種類の金属が表面に
設けられた多層構成のリードフレームが接合されたこと
を特徴とする。
の電極パッド上に第一の種類の金属による金属バンプが
形成され、該金属バンプに、第二の種類の金属が表面に
設けられた多層構成のリードフレームが接合されたこと
を特徴とする。
【００１８】前記の構成によれば、半導体装置の外部か
らリードフレームを経て伝わる熱的あるいは機械的イン
パクトが金属バンプにおいて吸収され、または減衰さ
れ、この結果としてインパクトによる電極パッドや半導
体チップへの好ましくない影響が軽減される。
らリードフレームを経て伝わる熱的あるいは機械的イン
パクトが金属バンプにおいて吸収され、または減衰さ
れ、この結果としてインパクトによる電極パッドや半導
体チップへの好ましくない影響が軽減される。
【００１９】あるいは、本発明に係る半導体装置が、前
記第一の種類の金属と前記第二の種類の金属が同一金属
として構成される場合は、金属バンプとリードフレーム
の接合部分が有するすぐれた相溶性によって、溶融時に
おいて相互の良質の接合がなされる。
記第一の種類の金属と前記第二の種類の金属が同一金属
として構成される場合は、金属バンプとリードフレーム
の接合部分が有するすぐれた相溶性によって、溶融時に
おいて相互の良質の接合がなされる。
【００２０】
【発明の実施の形態】以下、この発明の好適な実施形態
を添付図を参照して詳細に説明する。なお、以下に述べ
る実施形態は、この発明の好適な具現例の一部であり、
技術構成上好ましい種々の限定が付されているが、この
発明の範囲は、以下の説明において特にこの発明を限定
する旨の記載がない限り、これらの形態に限られるもの
ではない。
を添付図を参照して詳細に説明する。なお、以下に述べ
る実施形態は、この発明の好適な具現例の一部であり、
技術構成上好ましい種々の限定が付されているが、この
発明の範囲は、以下の説明において特にこの発明を限定
する旨の記載がない限り、これらの形態に限られるもの
ではない。
【００２１】図１は、本発明に係る半導体装置の第一の
実施形態の模式断面図である。図１に示されるように、
本発明に係る半導体装置１は、半導体チップ２の電極パ
ッド３上に第一の種類の金属Ｍ１による金属バンプ５が
形成され、この金属バンプ５に、リードフレーム６の三
層構成の細線リード７が接合されて成る。細線リード７
は、第二の種類の金属Ｍ２により構成された下層７ａ
と、中間層７ｂと、上層７ｃが設けられている。
実施形態の模式断面図である。図１に示されるように、
本発明に係る半導体装置１は、半導体チップ２の電極パ
ッド３上に第一の種類の金属Ｍ１による金属バンプ５が
形成され、この金属バンプ５に、リードフレーム６の三
層構成の細線リード７が接合されて成る。細線リード７
は、第二の種類の金属Ｍ２により構成された下層７ａ
と、中間層７ｂと、上層７ｃが設けられている。
【００２２】ここで、第一の種類の金属Ｍ１と第二の種
類の金属Ｍ２とを同一金属で構成しても差し支えない。
類の金属Ｍ２とを同一金属で構成しても差し支えない。
【００２３】また、本発明に係る半導体装置およびその
製造方法において部品として用いられる多層のリードフ
レームの層構造は、とりわけその製造方法において特徴
的であるので、以下にその概要を説明する。
製造方法において部品として用いられる多層のリードフ
レームの層構造は、とりわけその製造方法において特徴
的であるので、以下にその概要を説明する。
【００２４】多層のリードフレームは、金属バンプに当
接して接合される層を下層、上表面を構成する層を上層
とし、また上層と下層間にある層を中間層とする。中間
層がない構成は全体が二層構成であり、中間層が一層構
成では全体が三層構成であり、中間層が二層構成では全
体が四層構成となる。ここで下層が第二の種類の金属に
より構成されている。
接して接合される層を下層、上表面を構成する層を上層
とし、また上層と下層間にある層を中間層とする。中間
層がない構成は全体が二層構成であり、中間層が一層構
成では全体が三層構成であり、中間層が二層構成では全
体が四層構成となる。ここで下層が第二の種類の金属に
より構成されている。
【００２５】下層を構成する第二の種類の金属として、
金、銀、パラジウム等が好ましい。したがって、本発明
に用いられる多層のリードフレームの好適な例として、
三層構成の例には以下のようなものがある。 （１）金が下層、ニッケルが中間層、銅が上層の三層構
成。 （２）金が下層、パラジウムが中間層、銅が上層の三層
構成。 （３）銀が下層、パラジウムが中間層、銅が上層の三層
構成。 （４）銀が下層、ニッケルが中間層、銅が上層の三層構
成。 （５）パラジウムが下層、ニッケルが中間層、銅が上層
の三層構成。
金、銀、パラジウム等が好ましい。したがって、本発明
に用いられる多層のリードフレームの好適な例として、
三層構成の例には以下のようなものがある。 （１）金が下層、ニッケルが中間層、銅が上層の三層構
成。 （２）金が下層、パラジウムが中間層、銅が上層の三層
構成。 （３）銀が下層、パラジウムが中間層、銅が上層の三層
構成。 （４）銀が下層、ニッケルが中間層、銅が上層の三層構
成。 （５）パラジウムが下層、ニッケルが中間層、銅が上層
の三層構成。
【００２６】さらに、二層構成の例には以下のようなも
のがある。 （６）金が下層、銅が上層の二層構成。 （７）銀が下層、銅が上層の二層構成。 （８）パラジウムが下層、銅が上層の二層構成。 プロセス上の理由から銅の上に中間層、下層もしくは下
層のみと同じ金属層ができる場合もある。
のがある。 （６）金が下層、銅が上層の二層構成。 （７）銀が下層、銅が上層の二層構成。 （８）パラジウムが下層、銅が上層の二層構成。 プロセス上の理由から銅の上に中間層、下層もしくは下
層のみと同じ金属層ができる場合もある。
【００２７】上記のうち、ケース（６）の金が下層、銅
が上層でプロセス上の問題から上層の銅の上にさらに金
属が形成されるリードフレームの製造方法を、図２〜図
８に基づいて説明する。図２〜図８は、このリードフレ
ームの製造方法における各工程毎の断面図を表すもので
ある。
が上層でプロセス上の問題から上層の銅の上にさらに金
属が形成されるリードフレームの製造方法を、図２〜図
８に基づいて説明する。図２〜図８は、このリードフレ
ームの製造方法における各工程毎の断面図を表すもので
ある。
【００２８】図２に示されるように、基板として銅板１
１を用意し、この銅板１１上に、図３に示されるような
パターン層１２を選択的に形成させる。パターン層１２
を形成した後、図４に示したように、パターン層１２が
形成された側の銅板１１の表面にパターン層１２をマス
クとして金をめっきして、例えば厚さ０．１ミクロン〜
５ミクロンの下層金層２３ａを形成させる。この下層金
層２３ａの上に銅をめっきして、図５に示されるよう
に、例えば厚さ５ミクロン〜２０ミクロンの銅層２３ｂ
を形成させる。
１を用意し、この銅板１１上に、図３に示されるような
パターン層１２を選択的に形成させる。パターン層１２
を形成した後、図４に示したように、パターン層１２が
形成された側の銅板１１の表面にパターン層１２をマス
クとして金をめっきして、例えば厚さ０．１ミクロン〜
５ミクロンの下層金層２３ａを形成させる。この下層金
層２３ａの上に銅をめっきして、図５に示されるよう
に、例えば厚さ５ミクロン〜２０ミクロンの銅層２３ｂ
を形成させる。
【００２９】銅層２３ｂを形成した後、図６に示される
ように、下層金層２３ａを形成したのと同様にして、銅
層２３ｂの上に金をめっきして例えば厚さ０．１ミクロ
ン〜５ミクロンの上層金層２３ｃを形成させ、下層金層
２３ａと銅層２３ｂと上層金層２３ｃとの３層構造より
なる細線リード２３を形成させる。
ように、下層金層２３ａを形成したのと同様にして、銅
層２３ｂの上に金をめっきして例えば厚さ０．１ミクロ
ン〜５ミクロンの上層金層２３ｃを形成させ、下層金層
２３ａと銅層２３ｂと上層金層２３ｃとの３層構造より
なる細線リード２３を形成させる。
【００３０】上層金層２３ｃを形成した後、図７に示さ
れるようにパターン層１２を除去した後、細線リード２
３の先端部を除いて選択的に絶縁レジスト膜１４を選択
的に形成させる。その後、銅板１１を選択的にエッチン
グする。このときのエッチングストップ層は下層金層２
３ａてある。
れるようにパターン層１２を除去した後、細線リード２
３の先端部を除いて選択的に絶縁レジスト膜１４を選択
的に形成させる。その後、銅板１１を選択的にエッチン
グする。このときのエッチングストップ層は下層金層２
３ａてある。
【００３１】これにより、図８に示したように、一面側
が下層金層２３ａで他面側が上層金層２３ｃでありかつ
上層金層２３ａと下層金層２３ｃとの間に銅層１３ｂが
挿入された３層構造の細線リード２３を有するリ−ドフ
レ−ムが形成される。
が下層金層２３ａで他面側が上層金層２３ｃでありかつ
上層金層２３ａと下層金層２３ｃとの間に銅層１３ｂが
挿入された３層構造の細線リード２３を有するリ−ドフ
レ−ムが形成される。
【００３２】図９は、本発明に係る半導体装置の第二の
実施形態の模式断面図である。同図に示されるように、
本発明に係る半導体装置２０１は、半導体チップ２０２
の電極パッド２０３上に第一の種類の金属として金（Ａ
ｕ）、または銀（Ａｇ）、またはパラジウム（Ｐｄ）ま
たはアルミニウム（Ａｌ）または銅（Ｃｕ）による金属
バンプ２０５が形成され、この金属バンプ２０５に、第
二の種類の金属として金（Ａｕ）層が下層２０６ａとし
て下端面に設けられた、三層構成の細線リード２０６を
有するリードフレーム２０７が接合されて成る。細線リ
ード２０６の中間層２０６ｂは銅（Ｃｕ）であり、上層
２０６ｃは金（Ａｕ）で構成されている。
実施形態の模式断面図である。同図に示されるように、
本発明に係る半導体装置２０１は、半導体チップ２０２
の電極パッド２０３上に第一の種類の金属として金（Ａ
ｕ）、または銀（Ａｇ）、またはパラジウム（Ｐｄ）ま
たはアルミニウム（Ａｌ）または銅（Ｃｕ）による金属
バンプ２０５が形成され、この金属バンプ２０５に、第
二の種類の金属として金（Ａｕ）層が下層２０６ａとし
て下端面に設けられた、三層構成の細線リード２０６を
有するリードフレーム２０７が接合されて成る。細線リ
ード２０６の中間層２０６ｂは銅（Ｃｕ）であり、上層
２０６ｃは金（Ａｕ）で構成されている。
【００３３】図１０は、本発明に係る半導体装置の第三
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置３０１は、半導体チップ３
０２の電極パッド３０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ３０５が形成され、この金属バンプ３０５
に、第二の種類の金属として金（Ａｕ）層が下層３０６
ａとして下端面に設けられた、三層構成の細線リード３
０６を有するリードフレーム３０７が接合されて成る。
細線リード３０６の中間層３０６ｂはニッケル（Ｎｉ）
であり、上層３０６ｃは銅（Ｃｕ）で構成されている。
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置３０１は、半導体チップ３
０２の電極パッド３０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ３０５が形成され、この金属バンプ３０５
に、第二の種類の金属として金（Ａｕ）層が下層３０６
ａとして下端面に設けられた、三層構成の細線リード３
０６を有するリードフレーム３０７が接合されて成る。
細線リード３０６の中間層３０６ｂはニッケル（Ｎｉ）
であり、上層３０６ｃは銅（Ｃｕ）で構成されている。
【００３４】図１１は、本発明に係る半導体装置の第四
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置４０１は、半導体チップ４
０２の電極パッド４０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ４０５が形成され、この金属バンプ４０５
に、第二の種類の金属として金層（Ａｕ）が下層４０６
ａとして下端面に設けられた、三層構成の細線リード４
０６を有するリードフレーム４０７が接合されて成る。
細線リード４０６の中間層４０６ｂはパラジウム（Ｐ
ｄ）であり、上層４０６ｃは銅（Ｃｕ）で構成されてい
る。
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置４０１は、半導体チップ４
０２の電極パッド４０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ４０５が形成され、この金属バンプ４０５
に、第二の種類の金属として金層（Ａｕ）が下層４０６
ａとして下端面に設けられた、三層構成の細線リード４
０６を有するリードフレーム４０７が接合されて成る。
細線リード４０６の中間層４０６ｂはパラジウム（Ｐ
ｄ）であり、上層４０６ｃは銅（Ｃｕ）で構成されてい
る。
【００３５】図１２は、本発明に係る半導体装置の第五
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置５０１は、半導体チップ５
０２の電極パッド５０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ５０５が形成され、この金属バンプ５０５
に、第二の種類の金属として銀（Ａｇ）層が下層５０６
ａとして下端面に設けられた、三層構成の細線リード５
０６を有するリードフレーム５０７が接合されて成る。
細線リード５０６の中間層５０６ｂはパラジウム（Ｐ
ｄ）であり、上層５０６ｃは銅（Ｃｕ）で構成されてい
る。
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置５０１は、半導体チップ５
０２の電極パッド５０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ５０５が形成され、この金属バンプ５０５
に、第二の種類の金属として銀（Ａｇ）層が下層５０６
ａとして下端面に設けられた、三層構成の細線リード５
０６を有するリードフレーム５０７が接合されて成る。
細線リード５０６の中間層５０６ｂはパラジウム（Ｐ
ｄ）であり、上層５０６ｃは銅（Ｃｕ）で構成されてい
る。
【００３６】図１３は、本発明に係る半導体装置の第六
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置６０１は、半導体チップ６
０２の電極パッド６０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ６０５が形成され、この金属バンプ６０５
に、第二の種類の金属として銀（Ａｇ）層が下層６０６
ａとして下端面に設けられた、三層構成の細線リード６
０６を有するリードフレーム６０７が接合されて成る。
細線リード６０６の中間層６０６ｂはニッケル（Ｎｉ）
であり、上層６０６ｃは銅（Ｃｕ）で構成されている。
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置６０１は、半導体チップ６
０２の電極パッド６０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ６０５が形成され、この金属バンプ６０５
に、第二の種類の金属として銀（Ａｇ）層が下層６０６
ａとして下端面に設けられた、三層構成の細線リード６
０６を有するリードフレーム６０７が接合されて成る。
細線リード６０６の中間層６０６ｂはニッケル（Ｎｉ）
であり、上層６０６ｃは銅（Ｃｕ）で構成されている。
【００３７】図１４は、本発明に係る半導体装置の第七
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置７０１は、半導体チップ７
０２の電極パッド７０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ７０５が形成され、この金属バンプ７０５
に、第二の種類の金属としてパラジウム（Ｐｄ）層が下
層７０６ａとして下端面に設けられた、三層構成の細線
リード７０６を有するリードフレーム７０７が接合され
て成る。細線リード７０６の中間層７０６ｂはニッケル
（Ｎｉ）であり、上層７０６ｃは銅（Ｃｕ）で構成され
ている。
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置７０１は、半導体チップ７
０２の電極パッド７０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ７０５が形成され、この金属バンプ７０５
に、第二の種類の金属としてパラジウム（Ｐｄ）層が下
層７０６ａとして下端面に設けられた、三層構成の細線
リード７０６を有するリードフレーム７０７が接合され
て成る。細線リード７０６の中間層７０６ｂはニッケル
（Ｎｉ）であり、上層７０６ｃは銅（Ｃｕ）で構成され
ている。
【００３８】図１５は、本発明に係る半導体装置の第八
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置８０１は、半導体チップ８
０２の電極パッド８０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ８０５が形成される。この金属バンプ８０
５に、第二の種類の金属として金（Ａｕ）層８０６ａが
下層表面に設けられ、上層８０６ｂが銅（Ｃｕ）で構成
された二層構成の細線リード８０６を有するリードフレ
ーム８０７が接合されて成る。
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置８０１は、半導体チップ８
０２の電極パッド８０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ８０５が形成される。この金属バンプ８０
５に、第二の種類の金属として金（Ａｕ）層８０６ａが
下層表面に設けられ、上層８０６ｂが銅（Ｃｕ）で構成
された二層構成の細線リード８０６を有するリードフレ
ーム８０７が接合されて成る。
【００３９】図１６は、本発明に係る半導体装置の第九
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置９０１は、半導体チップ９
０２の電極パッド９０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ９０５が形成される。この金属バンプ９０
５に、第二の種類の金属として銀（Ａｇ）層９０６ａが
下層表面に設けられ、上層９０６ｂが銅（Ｃｕ）で構成
された二層構成の細線リード９０６を有するリードフレ
ーム９０７が接合されて成る。
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置９０１は、半導体チップ９
０２の電極パッド９０３上に第一の種類の金属として金
（Ａｕ）、または銀（Ａｇ）、またはパラジウム（Ｐ
ｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）によ
る金属バンプ９０５が形成される。この金属バンプ９０
５に、第二の種類の金属として銀（Ａｇ）層９０６ａが
下層表面に設けられ、上層９０６ｂが銅（Ｃｕ）で構成
された二層構成の細線リード９０６を有するリードフレ
ーム９０７が接合されて成る。
【００４０】図１７は、本発明に係る半導体装置の第十
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置１００１は、半導体チップ
１００２の電極パッド１００３上に第一の種類の金属と
して金（Ａｕ）、または銀（Ａｇ）、またはパラジウム
（Ｐｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）
による金属バンプ１００５が形成される。この金属バン
プ１００５に、第二の種類の金属としてパラジウム（Ｐ
ｄ）層１００６ａが下層表面に設けられ、上層１００６
ｂが銅（Ｃｕ）で構成された二層構成の細線リード１０
０６を有するリードフレーム１００７が接合されて成
る。
の実施形態の模式断面図である。同図に示されるよう
に、本発明に係る半導体装置１００１は、半導体チップ
１００２の電極パッド１００３上に第一の種類の金属と
して金（Ａｕ）、または銀（Ａｇ）、またはパラジウム
（Ｐｄ）またはアルミニウム（Ａｌ）または銅（Ｃｕ）
による金属バンプ１００５が形成される。この金属バン
プ１００５に、第二の種類の金属としてパラジウム（Ｐ
ｄ）層１００６ａが下層表面に設けられ、上層１００６
ｂが銅（Ｃｕ）で構成された二層構成の細線リード１０
０６を有するリードフレーム１００７が接合されて成
る。
【００４１】なお前記第二から第十の実施形態の半導体
装置の動作の特徴は、前記第一の実施形態におけると略
同じである。
装置の動作の特徴は、前記第一の実施形態におけると略
同じである。
【００４２】図１８および図１９は、本発明に係る半導
体装置の製造方法の第一の実施形態の各工程の説明図で
ある。本発明に係る半導体装置の製造方法の第一の実施
形態は、第一の工程として、図１８に示されるように、
バンプボンダー１８１等を用いて半導体チップ１８０の
電極パッド１８２上に第一の種類の金属による金属バン
プ１８３を形成させる。
体装置の製造方法の第一の実施形態の各工程の説明図で
ある。本発明に係る半導体装置の製造方法の第一の実施
形態は、第一の工程として、図１８に示されるように、
バンプボンダー１８１等を用いて半導体チップ１８０の
電極パッド１８２上に第一の種類の金属による金属バン
プ１８３を形成させる。
【００４３】この場合、半導体チップ１８０としてはシ
リコンチップの他、ＧａＡｓやＧａＰ、ＧａＮなどの化
合物半導体によるチップが適用される。本実施形態では
例としてシリコンチップを適用している。
リコンチップの他、ＧａＡｓやＧａＰ、ＧａＮなどの化
合物半導体によるチップが適用される。本実施形態では
例としてシリコンチップを適用している。
【００４４】同様に、金属バンプ１８３としては前記の
ように第一の種類の金属として金（Ａｕ）バンプ、また
は銀（Ａｇ）バンプ、またはパラジウム（Ｐｄ）バンプ
またはアルミニウム（Ａｌ）バンプまたは銅（Ｃｕ）バ
ンプなどが適用される。本実施形態では例として金バン
プを適用している。
ように第一の種類の金属として金（Ａｕ）バンプ、また
は銀（Ａｇ）バンプ、またはパラジウム（Ｐｄ）バンプ
またはアルミニウム（Ａｌ）バンプまたは銅（Ｃｕ）バ
ンプなどが適用される。本実施形態では例として金バン
プを適用している。
【００４５】なおパラジウム（Ｐｄ）バンプまたはアル
ミニウム（Ａｌ）または銅（Ｃｕ）を適用するときは、
還元雰囲気下で行うことが好ましい。
ミニウム（Ａｌ）または銅（Ｃｕ）を適用するときは、
還元雰囲気下で行うことが好ましい。
【００４６】図１８において、シリコンチップ１８０の
アルミニウ製電極パッド１８２上に、超音波式のバンプ
ボンダー１８１を用いて、超音波ＵＳを作用させ、金
（Ａｕ）バンプ１８３を接続電極として形成させる。こ
の形成条件としては、線径が２５ミクロンの金線を用
い、３０ｇの圧力を加えつつ、周波数６０ｋＨｚ〜２０
０ｋＨｚで出力１０ｍＷ〜５０ｍＷの超音波Ｕｓを１０
ｍ秒〜５０ｍ秒加えて、ボール径が４５ミクロンの金バ
ンプ１８３を形成させる。
アルミニウ製電極パッド１８２上に、超音波式のバンプ
ボンダー１８１を用いて、超音波ＵＳを作用させ、金
（Ａｕ）バンプ１８３を接続電極として形成させる。こ
の形成条件としては、線径が２５ミクロンの金線を用
い、３０ｇの圧力を加えつつ、周波数６０ｋＨｚ〜２０
０ｋＨｚで出力１０ｍＷ〜５０ｍＷの超音波Ｕｓを１０
ｍ秒〜５０ｍ秒加えて、ボール径が４５ミクロンの金バ
ンプ１８３を形成させる。
【００４７】前記のように形成された金バンプ１８３
に、各バンプあたり５０ｇの圧力を数秒加えて平坦化処
理を行う。このようにして、アルミニウ製電極パッド１
８２上への金バンプ１８３の形成が完了する。
に、各バンプあたり５０ｇの圧力を数秒加えて平坦化処
理を行う。このようにして、アルミニウ製電極パッド１
８２上への金バンプ１８３の形成が完了する。
【００４８】つぎの工程では、図１９に示されるよう
に、この金バンプ１８３を介して電極パッド１８２と、
第二の種類の金属Ｍ２により部分的に金属めっきされた
多層構造のリードフレーム１８５とを、加熱Ｈと加圧Ｐ
下で超音波Ｕｓを作用させて接合させる。
に、この金バンプ１８３を介して電極パッド１８２と、
第二の種類の金属Ｍ２により部分的に金属めっきされた
多層構造のリードフレーム１８５とを、加熱Ｈと加圧Ｐ
下で超音波Ｕｓを作用させて接合させる。
【００４９】金バンプ（第一の種類の金属Ｍ１で構成）
１８３の上に多層構成のリードフレーム１８５の細線リ
ードの下端面（第二の種類の金属で構成）１８５ａを当
接させ、超音波式のシングルポイントボンダー１９０に
よってリードフレーム１８５の細線リード部分を金バン
プ１８３に接合させる。この接合条件の例としては、温
度（Ｈ）として摂氏１００度〜２００度の加熱下で、リ
ードフレームの先端部に５０ｇ〜２００ｇの圧力（Ｐ）
を加えつつ、周波数６０ｋＨｚ〜２００ｋＨｚで出力１
０ｍＷ〜１００ｍＷの超音波ＵＳを１０ｍ秒〜５０ｍ秒
間加える。
１８３の上に多層構成のリードフレーム１８５の細線リ
ードの下端面（第二の種類の金属で構成）１８５ａを当
接させ、超音波式のシングルポイントボンダー１９０に
よってリードフレーム１８５の細線リード部分を金バン
プ１８３に接合させる。この接合条件の例としては、温
度（Ｈ）として摂氏１００度〜２００度の加熱下で、リ
ードフレームの先端部に５０ｇ〜２００ｇの圧力（Ｐ）
を加えつつ、周波数６０ｋＨｚ〜２００ｋＨｚで出力１
０ｍＷ〜１００ｍＷの超音波ＵＳを１０ｍ秒〜５０ｍ秒
間加える。
【００５０】あるいは、超音波を加えることなく、リー
ドフレームと金バンプの両方を加圧するとともに加熱す
ることによっても接合できる。たとえば加熱温度は摂氏
１００度〜５００度で、各バンプあたり５０ｇ〜１５０
ｇの圧力を５秒〜１５秒加えることにより行うことが可
能である。この接合条件によれば、一回の加圧ですべて
のリードフレームと金バンプを一挙に接合することが可
能であり、よって生産性が向上する。
ドフレームと金バンプの両方を加圧するとともに加熱す
ることによっても接合できる。たとえば加熱温度は摂氏
１００度〜５００度で、各バンプあたり５０ｇ〜１５０
ｇの圧力を５秒〜１５秒加えることにより行うことが可
能である。この接合条件によれば、一回の加圧ですべて
のリードフレームと金バンプを一挙に接合することが可
能であり、よって生産性が向上する。
【００５１】また、第一の種類の金属Ｍ１と第二の種類
の金属Ｍ２を同一金属とすると、金属バンプとリードフ
レームの接合部分が溶融時の相溶性にすぐれることによ
り、接合精度が高くしかも良質の接合ができる。
の金属Ｍ２を同一金属とすると、金属バンプとリードフ
レームの接合部分が溶融時の相溶性にすぐれることによ
り、接合精度が高くしかも良質の接合ができる。
【００５２】また、多層のリードフレームの下端面に酸
化膜や有機物が形成されていると良好な接合が困難にな
るので、リードフレームを金属バンプに接合させるに先
立って、アルゴンガスあるいは水素などのプラズマによ
るリードフレーム接合面のスパッタリングを行い、リー
ドフレームの接合面上に形成された酸化膜や有機物を除
去する工程を加えることが好ましい。この除去工程によ
って、接合性の改善が可能になる。
化膜や有機物が形成されていると良好な接合が困難にな
るので、リードフレームを金属バンプに接合させるに先
立って、アルゴンガスあるいは水素などのプラズマによ
るリードフレーム接合面のスパッタリングを行い、リー
ドフレームの接合面上に形成された酸化膜や有機物を除
去する工程を加えることが好ましい。この除去工程によ
って、接合性の改善が可能になる。
【００５３】このように、本発明によれば、ボール状の
金（Ａｕ）バンプを形成させ、この金バンプを介して、
多層構成のリードフレームを半導体チップのアルミニウ
製の電極パッドに接合させるものであるから、接合時に
加えられる圧力や超音波振動といった衝撃が金バンプに
より吸収され、あるいは減衰されて影響が緩和される。
金（Ａｕ）バンプを形成させ、この金バンプを介して、
多層構成のリードフレームを半導体チップのアルミニウ
製の電極パッドに接合させるものであるから、接合時に
加えられる圧力や超音波振動といった衝撃が金バンプに
より吸収され、あるいは減衰されて影響が緩和される。
【００５４】この衝撃緩和により、半導体チップの電極
パッド下が損傷されたり、または電極パッドとシリコン
基板の間の層間膜にクラックがはいり、電極パッドとシ
リコン間で電気的リークが発生したり、あるいはシリコ
ン基板に部分的に割れることにより、接合部が剥がれる
といった不都合の発生が抑制され、よって安定動作でか
つ信頼性の高い半導体装置を実現することが可能にな
る。
パッド下が損傷されたり、または電極パッドとシリコン
基板の間の層間膜にクラックがはいり、電極パッドとシ
リコン間で電気的リークが発生したり、あるいはシリコ
ン基板に部分的に割れることにより、接合部が剥がれる
といった不都合の発生が抑制され、よって安定動作でか
つ信頼性の高い半導体装置を実現することが可能にな
る。
【００５５】
【発明の効果】以上詳述したように、本発明の請求項１
に係る半導体装置の製造方法は、半導体チップの電極パ
ッド上に第一の種類の金属による金属バンプを形成させ
る工程と、該金属バンプを介して、前記電極パッドと、
第二の種類の金属により部分的に金属めっきされた多層
構造のリードフレームとを、少なくとも加熱と加圧によ
り接合させる工程とを具備するものであるから、金属バ
ンプが振動を吸収する結果、電極パッド下に発生しがち
であった半導体チップの損傷発生を回避することができ
るという効果を奏する。
に係る半導体装置の製造方法は、半導体チップの電極パ
ッド上に第一の種類の金属による金属バンプを形成させ
る工程と、該金属バンプを介して、前記電極パッドと、
第二の種類の金属により部分的に金属めっきされた多層
構造のリードフレームとを、少なくとも加熱と加圧によ
り接合させる工程とを具備するものであるから、金属バ
ンプが振動を吸収する結果、電極パッド下に発生しがち
であった半導体チップの損傷発生を回避することができ
るという効果を奏する。
【００５６】さらに、接合操作が加熱と加圧であり、振
動等を伴わないから半導体チップやその電極パッドに衝
撃が加わることがなく、よって接合操作中にリードのず
れが発生しないため、接合精度を向上させることができ
る。これにより、電極パッドのピッチが狭い半導体チッ
プでも良好な接合が可能になる。
動等を伴わないから半導体チップやその電極パッドに衝
撃が加わることがなく、よって接合操作中にリードのず
れが発生しないため、接合精度を向上させることができ
る。これにより、電極パッドのピッチが狭い半導体チッ
プでも良好な接合が可能になる。
【００５７】前記に加えて、全リードを一挙に接合でき
るゆえ、生産性が向上する。
るゆえ、生産性が向上する。
【００５８】本発明の請求項２に係る半導体装置の製造
方法は、請求項１において前記接合を、加熱および加圧
および超音波を加えて行う構成とするものであるから、
超音波によるエネルギーが加算されることで、より効率
的な接合が可能になる。
方法は、請求項１において前記接合を、加熱および加圧
および超音波を加えて行う構成とするものであるから、
超音波によるエネルギーが加算されることで、より効率
的な接合が可能になる。
【００５９】本発明の請求項３に係る半導体装置の製造
方法は、請求項１において第一の種類の金属と第二の種
類の金属を同一金属とする構成とするものであるから、
金属バンプとリードフレームの接合部分が溶融時の相溶
性にすぐれることにより、接合精度が高くしかも良質の
接合が可能になる。
方法は、請求項１において第一の種類の金属と第二の種
類の金属を同一金属とする構成とするものであるから、
金属バンプとリードフレームの接合部分が溶融時の相溶
性にすぐれることにより、接合精度が高くしかも良質の
接合が可能になる。
【００６０】本発明の請求項４に係る半導体装置の製造
方法は、請求項１において第一の種類の金属と第二の種
類の金属を同一金属とする構成とするものであるから、
金属バンプとリードフレームの接合部分が溶融時の相溶
性にすぐれることにより、かつ超音波の作用により良質
の接合が高効率で可能になる。
方法は、請求項１において第一の種類の金属と第二の種
類の金属を同一金属とする構成とするものであるから、
金属バンプとリードフレームの接合部分が溶融時の相溶
性にすぐれることにより、かつ超音波の作用により良質
の接合が高効率で可能になる。
【００６１】本発明の請求項５に係る半導体装置の製造
方法は、請求項１においてリードフレームを金属バンプ
に接合させるに先立って、リードフレームの少なくとも
接合部分の表面をプラズマ照射により処理する工程を有
するものであるから、表面に析出や堆積あるいは付着し
ていて接合に支障をきたすコンタミナントを除去でき、
よって良質の接合を可能にする。
方法は、請求項１においてリードフレームを金属バンプ
に接合させるに先立って、リードフレームの少なくとも
接合部分の表面をプラズマ照射により処理する工程を有
するものであるから、表面に析出や堆積あるいは付着し
ていて接合に支障をきたすコンタミナントを除去でき、
よって良質の接合を可能にする。
【００６２】本発明の請求項６に係る半導体装置は、半
導体チップの電極パッド上に第一の種類の金属による金
属バンプが形成され、該金属バンプに、第二の種類の金
属が表面に設けられた多層構成のリードフレームが接合
された構成であるから、たとえばプリント回路基板への
組付け時や、組付け後の動作時に、半導体装置の外部か
らリードフレームを経て伝わる熱的あるいは機械的イン
パクトが金属バンプにおいて吸収され、または減衰され
て、これらインパクトの電極パッドや半導体チップへの
好ましくない影響が軽減され、よって安定動作および長
寿命が実現される。
導体チップの電極パッド上に第一の種類の金属による金
属バンプが形成され、該金属バンプに、第二の種類の金
属が表面に設けられた多層構成のリードフレームが接合
された構成であるから、たとえばプリント回路基板への
組付け時や、組付け後の動作時に、半導体装置の外部か
らリードフレームを経て伝わる熱的あるいは機械的イン
パクトが金属バンプにおいて吸収され、または減衰され
て、これらインパクトの電極パッドや半導体チップへの
好ましくない影響が軽減され、よって安定動作および長
寿命が実現される。
【００６３】また本発明の請求項７に係る半導体装置
は、第一の種類の金属と第二の種類の金属が同一金属と
して構成されているから、金属バンプとリードフレーム
の接合部分が溶融時の相溶性にすぐれ、よって接合精度
が高くしかも良質の接合がなされることで、安定動作お
よび長寿命が可能になる。
は、第一の種類の金属と第二の種類の金属が同一金属と
して構成されているから、金属バンプとリードフレーム
の接合部分が溶融時の相溶性にすぐれ、よって接合精度
が高くしかも良質の接合がなされることで、安定動作お
よび長寿命が可能になる。
【図１】本発明に係る半導体装置の第一の実施形態の模
式断面図である。
式断面図である。
【図２】本発明に適用されるリードフレームの例の製造
方法における工程の断面図である。
方法における工程の断面図である。
【図３】図２に続く工程の説明図である。
【図４】図３に続く工程の説明図である。
【図５】図４に続く工程の説明図である。
【図６】図５に続く工程の説明図である。
【図７】図６に続く工程の説明図である。
【図８】図７に続く工程の説明図である。
【図９】本発明に係る半導体装置の第二の実施形態の模
式断面図である。
式断面図である。
【図１０】本発明に係る半導体装置の第三の実施形態の
模式断面図である。
模式断面図である。
【図１１】本発明に係る半導体装置の第四の実施形態の
模式断面図である。
模式断面図である。
【図１２】本発明に係る半導体装置の第五の実施形態の
模式断面図である。
模式断面図である。
【図１３】本発明に係る半導体装置の第六の実施形態の
模式断面図である。
模式断面図である。
【図１４】本発明に係る半導体装置の第七の実施形態の
模式断面図である。
模式断面図である。
【図１５】本発明に係る半導体装置の第八の実施形態の
模式断面図である。
模式断面図である。
【図１６】本発明に係る半導体装置の第九の実施形態の
模式断面図である。
模式断面図である。
【図１７】本発明に係る半導体装置の第十の実施形態の
模式断面図である。
模式断面図である。
【図１８】本発明に係る半導体装置の製造方法の第一の
実施形態の工程説明図である。
実施形態の工程説明図である。
【図１９】図１８に続く工程の説明図である。
１…本発明に係る半導体装置、２…半導体チップ、３…
電極パッド、５…金属バンプ、６…リードフレーム、７
…細線リード、７ａ…下層、７ｂ…中間層、７ｃ…上
層、Ｍ１…第一の種類の金属、Ｍ２…第二の種類の金属
電極パッド、５…金属バンプ、６…リードフレーム、７
…細線リード、７ａ…下層、７ｂ…中間層、７ｃ…上
層、Ｍ１…第一の種類の金属、Ｍ２…第二の種類の金属
Claims (7)
- 【請求項１】 半導体チップの電極パッド上に第一の種
類の金属による金属バンプを形成させる工程と、 該金属バンプを介して、前記電極パッドと、第二の種類
の金属により部分的に金属めっきされた多層構造のリー
ドフレームとを、少なくとも加熱と加圧により接合させ
る工程と、を具備することを特徴とする半導体装置の製
造方法。 - 【請求項２】 前記接合を、加熱および加圧および超音
波を加えて行うことを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項３】 前記第一の種類の金属と前記第二の種類
の金属を同一金属とすることを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項４】 前記第一の種類の金属と前記第二の種類
の金属を同一金属とすることを特徴とする請求項２記載
の半導体装置の製造方法。 - 【請求項５】 前記リードフレームを前記金属バンプに
接合させるに先立って、前記リードフレームの少なくと
も接合部分の表面をプラズマ照射により処理する工程を
有することを特徴とする請求項１、２、３または４記載
の半導体装置の製造方法。 - 【請求項６】 半導体チップの電極パッド上に第一の種
類の金属による金属バンプが形成され、該金属バンプ
に、第二の種類の金属が表面に設けられた多層構成のリ
ードフレームが接合されたことを特徴とする半導体装
置。 - 【請求項７】 前記第一の種類の金属と前記第二の種類
の金属が同一金属であることを特徴とする請求項６記載
の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9307643A JPH11145188A (ja) | 1997-11-10 | 1997-11-10 | 半導体装置及びその製造方法 |
| SG9804571A SG81250A1 (en) | 1997-11-10 | 1998-11-07 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9307643A JPH11145188A (ja) | 1997-11-10 | 1997-11-10 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145188A true JPH11145188A (ja) | 1999-05-28 |
Family
ID=17971520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9307643A Pending JPH11145188A (ja) | 1997-11-10 | 1997-11-10 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11145188A (ja) |
| SG (1) | SG81250A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1122782A3 (en) * | 2000-01-31 | 2004-01-02 | Visteon Global Technologies, Inc. | Etched tri-layer metal with integrated wire traces for wire bonding |
| JP2007173363A (ja) * | 2005-12-20 | 2007-07-05 | Fujitsu Ltd | フライングリードの接合方法 |
| EP1868244A1 (en) | 2006-06-15 | 2007-12-19 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
| US4786545A (en) * | 1986-02-28 | 1988-11-22 | Seiko Epson Corporation | Circuit substrate and method for forming bumps on the circuit substrate |
| US5008997A (en) * | 1988-09-16 | 1991-04-23 | National Semiconductor | Gold/tin eutectic bonding for tape automated bonding process |
| US4893742A (en) * | 1988-12-21 | 1990-01-16 | Hughes Aircraft Company | Ultrasonic laser soldering |
| JPH09129641A (ja) * | 1995-10-31 | 1997-05-16 | Mitsumi Electric Co Ltd | シリコン窒化膜／アルミニュウム界面の接合性改善方法 |
-
1997
- 1997-11-10 JP JP9307643A patent/JPH11145188A/ja active Pending
-
1998
- 1998-11-07 SG SG9804571A patent/SG81250A1/en unknown
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1122782A3 (en) * | 2000-01-31 | 2004-01-02 | Visteon Global Technologies, Inc. | Etched tri-layer metal with integrated wire traces for wire bonding |
| JP2007173363A (ja) * | 2005-12-20 | 2007-07-05 | Fujitsu Ltd | フライングリードの接合方法 |
| EP1868244A1 (en) | 2006-06-15 | 2007-12-19 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
| US7709947B2 (en) | 2006-06-15 | 2010-05-04 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device having semiconductor element with back electrode on insulating substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| SG81250A1 (en) | 2001-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100431142C (zh) | 半导体装置及其制造方法 | |
| CN100423258C (zh) | 半导体器件及其制造方法 | |
| JP2004022730A (ja) | 半導体装置及びその製造方法 | |
| JP4863746B2 (ja) | 半導体装置およびその製造方法 | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| JP4492233B2 (ja) | 半導体チップの実装構造および半導体チップの実装方法 | |
| US20020190377A1 (en) | Circuit device and method for fabricating the same | |
| JP2004303861A (ja) | 半導体装置およびその製造方法 | |
| JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
| JP4558539B2 (ja) | 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法 | |
| JP4835264B2 (ja) | 部品内蔵回路モジュール基板 | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JPH11145188A (ja) | 半導体装置及びその製造方法 | |
| JPH1167823A (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP2001068602A (ja) | 半導体装置 | |
| JP2003152023A (ja) | 半導体装置の接続構造とその製造方法 | |
| JPH08316641A (ja) | 一括接続法による多層配線基板 | |
| JP3397045B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002094241A (ja) | ビルドアッププリント配線板 | |
| JP4619104B2 (ja) | 半導体装置 | |
| JPS62196839A (ja) | ハイブリツド型半導体装置 | |
| JP2000100852A (ja) | 半導体装置およびその製造方法 | |
| JPH1154553A (ja) | バンプを有する電子部品及びその実装構造 | |
| JP2007035863A (ja) | 半導体装置 | |
| JP2762705B2 (ja) | 半導体装置実装用回路基板の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |