JPH1070262A - パンチスルーリセットとクロストーク抑制を持つ能動画素センサー - Google Patents

Abstract

(57)【要約】 【課題】 画素ごとのリセットトランジスタにより、素
子の集積度と感度が犠牲になり、加えて、行ごとのリセ
ット、積分、読み取り動作により、画像アーティファク
トが生じている。このため、画素の集積度を減らさな
い、また、リセット雑音を持ち込むことなく、ＡＰＳ素
子が、読みとられ、リセットされるように動作する、完
全なリセット手段の提供が望まれている。 【解決手段】 複数の画素を持つ能動画素画像センサー
において、各画素は、入射光からの電荷を蓄積する光検
出器と、光検出器から電荷を除去する転送ゲートと、増
幅器入力のセンスノードとして機能する浮動拡散と、ド
レーンと、を持ち、浮動拡散とドレーンの間の領域の少
なくとも一部が空乏化されるように、浮動拡散の近くに
電位を加えることにより、画素のリセット機構を提供す
る、改善を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的に固体セン
サーに関し、特に能動画素センサー（ＡＰＳ(Active Pi
xel Sensor)）に関する。

【０００２】

【従来の技術】ＡＰＳは、固体画像化器であり、この各
画素は、光検出手段、電荷電圧変換手段、リセット手
段、増幅器の全部または一部を含む。ＡＰＳは、電荷結
合素子(charge coupled device(CCD))画像化器に比べ、
幾つかの利点を持つ。これには、単一５Ｖ供給による動
作、ｘ−ｙアドレス可能性、チップ搭載信号処理の高集
積化が含まれる。

【０００３】ＡＰＳ素子は、各画素が繰り返しリセット
され、読み取られることにより、動作する。リセット動
作は、光検出器、または電荷電圧変換手段に存在する信
号電荷が除去され、それらがリセットされることにより
実行される。このリセットは、各画素にリセットトラン
ジスタが組み込まれ実行される。リセットトランジスタ
がオンになると、信号電荷はリセットトランジスタのド
レーンに流れ、これにより、信号電荷は、光検出領域ま
たは電荷電圧変換領域から除去される。リセットトラン
ジスタは、各画素に含まれるので、それが無ければ光検
出器に使用される領域が占有され、従って、素子の集積
度(fill factor)と感度が低減する。

【０００４】図５に、従来のＡＰＳが示される。画素１
０には、光検出器１２、転送ゲート１４、浮動拡散１
６、リセットトランジスタ１７、行選択トランジスタ(r
ow select transistor(ROWST))８が含まれる。光検出器
１２としては、光ダイオードまたは光ゲートが考えら
る。リセットトランジスタ１７は、リセットゲート１８
とリセットドレーン１９を持つ。行選択トランジスタ８
は、行選択ゲート(row select gate(RSG))９と、信号ト
ランジスタ(signal transistor(SIG))６を持つ。画素
は、配列（Ｘ列とＹ行）に配置され、画像センサーが形
成される。素子の動作は、以下の方法により行われる。
与えられた行は、転送ゲート１４と、リセットゲート１
８がオンにされ、リセットされる。光検出器１２、また
は浮動拡散１６のいずれの電子も、リセットドレーン１
９を通し除去される。次いで、転送ゲート１４とリセッ
トゲート１８が、オフにされ、入射光は、所定の時間
（積分時間）、光検出器１２に電子を生成する。次い
で、リセットゲートが、オンにされ、浮動拡散領域に蓄
積されたいずれの電子も除去される。次いで、リセット
ゲートがオフにされ、その行の、リセット信号レベル
が、一度に一列づつ読み出される（この動作の詳細は、
本発明には関係がない）。次いで、転送ゲート１４が、
オンにされ、生成された電子は、ＳＩＧ６のゲートに接
続される浮動拡散１６に転送される。次いで、この信号
レベルは、その特定の行について、一度に一列ずつ読み
取られる。各列のＣＤＳ増幅器が使用され、リセット雑
音と画素オフセットによる雑音が除去される。この動作
は、残りの行について繰り返される。これらの積分時間
は、各行ごとに一定の長さであるが、積分は、異なる時
間周期の間に行われる。先に述べたように、各画素にリ
セットトランジスタが組み込まれるので、素子の集積度
と感度が低減する。加えて、行ごとのリセット、積分、
読み取り動作により、画像アーティファクトが発生す
る。

【０００５】電荷電圧変換手段には、二つの基本的な種
類がある。浮動拡散と浮動ゲート(floating gate(FG))
である。浮動拡散法は、極めて良い感度（すなわち、小
さなキャパシタンス）を示すが、不完全なリセットにな
り、リセット雑音が生じる。ＦＧ法は、完全なリセット
を与え、従って、リセット雑音は生じないが、感度が悪
い。浮動拡散法は、主としてＡＰＳと電荷結合素子(cha
rge coupled device(CCD))に使用され、良い感度が得ら
れる。リセット雑音は、相関二重サンプリング(correla
ted double sampling(CDS))を行うことにより除去され
る。

【０００６】

【発明が解決しようとする課題】しかし、ＣＤＳを実行
し、リセット雑音を減らすため、リセット動作は、読み
取り動作の前に行われる必要がある。読み取り信号レベ
ルの前にリセット信号レベルが必要なため、ＡＰＳ素子
の動作は、画像化器の各線または行が、残る各線または
行とは異なる時間間隔で、リセットされ、積分され、読
み取られるように行われる。従って、全画像化器を読み
取る場合は、各線は、時間の異なる点の画像を捕捉する
ことになる。照明条件は時間的に変わり、被写体の対象
も動くので、この読み取り方法では、結果的に、画像の
表示に線アーティファクトが生じる。これは、高品質の
動画、または静止画が要求される応用でのＡＰＳ素子の
効用を制限する。この問題は、信号レベルを読み、次い
でリセットレベルを読むことにより解決されるが、上に
述べたように、リセット雑音を除くことはできない。

【０００７】上に述べたＡＰＳ素子の問題を解決するた
め、画素の集積度を減らさないリセット手段を含むＡＰ
Ｓを提供することを目的とする。また、リセット雑音を
持ち込むことなく、ＡＰＳ素子が、読みとられ、リセッ
トされるように動作する、完全なリセット手段を含むＡ
ＰＳを提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、前述の問題に
ついて、画素ごとのリセットトランジスタを不要とする
新しい画素アーキテクチャとリセット方法を提供するこ
とにより、完全なリセットを提供し、これにより、リセ
ット雑音を除き、相関二重サンプリング(CDS)を不要と
する。複数の画素を持ち、各画素が、入射光から電荷を
蓄積する光検出器と、光検出器から電荷を除去する転送
ゲートと、増幅器のセンスノードとして機能する浮動拡
散と、ドレーンと、を持つ能動画素センサーにおいて、
浮動拡散とドレーンの間の領域が空乏化されるように、
浮動拡散の近くに電位を加え、各画素をリセットする改
善が行われる。同様の方法により、光検出器の次にリセ
ットドレーンが配置され、光検出器が同様にリセットさ
れる。

【０００９】本発明は、リセット動作に要求される素子
を減らす手段を提供する。さらに、完全なリセットを提
供する。これにより、リセット雑音に煩わされることな
く、全画像化器が（一度に一行ではなく）同時に積分さ
れ、素子の動作が行われる。この新しいアーキテクチャ
は、パンチスルーリセット(punch-through reset)を持
つＡＰＳと呼ばれる。リセットドレーンと浮動拡散の間
の領域が完全に空乏化され、浮動拡散がリセットされ、
これにより、リセットドレーンから浮動拡散への“パン
チスルー”が得られる。このようにして、浮動拡散に記
憶される全ての電荷は、リセットドレーンを通し除去さ
れる。新しい画素アーキテクチャの、二つの物理的実施
形態が、図１と図２に示される（本発明に関連する部分
のみ示される）。他の一定の物理的実施形態も実現可能
であり、これら二つは、例として選ばれたものである。

【００１０】第一の物理的実施形態（図２に示される）
において、画素は、光検出器、転送ゲート、浮動拡散、
ＳＩＧ、ＲＳＧ、ＲＯＷＳＴ、リセットドレーンを含
む。独立のリセットゲート、またはリセットトランジス
タは含まれない。このアーキテクチャにおいては、供給
電圧ＶＤＤ、または他の適当な電圧が、望むリセットド
レーンに加えられ（０Ｖ、または他の適当な電圧が残り
のリセットドレーンに加えられ）、リセット動作が実行
され、これにより、リセットドレーンと浮動拡散の間に
あるｐ−タイプ領域(p-type region)が、空乏化され
る。ｐ−タイプ領域が空乏化されることにより、浮動拡
散に記憶された全ての電子は、リセットドレーンに流れ
込み、浮動拡散の完全なリセットが得られる。読み取り
と、続くリセットクランプ、サンプリングにより、画素
オフセット相殺(pixel offset cancellation)は、従来
通り実行される。ＲＥＳとＲＧに従来使用された領域
は、ここでは光検出器に使用され、これにより、画素の
集積度と感度が改善される。

【００１１】埋め込みリセットドレーンは、埋め込み層
により、行の中で相互に接続される。埋め込み層と埋め
込みリセットドレーンは、集積回路製造技術の中の知ら
れている幾つかの手段（例えば高速ＢＩＣＭＯＳプロセ
ス）により形成される。

【００１２】図２の画素は、リセットドレーンが、埋め
込みリセットドレーン２７ではなく、表面からの深いｎ
−拡散(deep n-diffusion)により形成されるリセットド
レーンである点を除き、図１と同一である。適当な正電
圧（例えばＶＤＤ）が加えられ、ｐ−タイプ領域は、空
乏化され、浮動拡散は完全にリセットされる。

【００１３】これらおよび他の、本発明の観点、目的、
利点は、続く詳細な好ましい実施形態と、付属の請求項
の記述の検討により、また付随する図面の参照により、
さらに明確に理解され、認識される。

【００１４】

【発明の実施の形態】本発明は、ＡＰＳ素子のリセット
動作に要求される素子と領域を減らし、従来技術の素子
に比べ、高い集積度と感度を与える。また、完全なリセ
ットが得られ、リセットノイズに煩わされることなく、
全ての画像化器が、（一度に一行ではなく）同時に積分
される。

【００１５】この新しいアーキテクチャは、パンチスル
ーリセットを持つＡＰＳと呼ばれる。パンチスルーリセ
ットは、光検出器部分のリセット、または浮動拡散のリ
セットのいずれかにより行われる。光検出器の場合に
は、ドレーンは、光検出器の近くに配置される。浮動拡
散は、リセットドレーンと浮動拡散の間の領域が、完全
に空乏化されることにより、リセットされ、これによ
り、リセットドレーンから浮動拡散までの“パンチスル
ー”が得られる。このようにして、浮動拡散に記憶され
る全ての電荷は、リセットドレーンを通し除去される。
新しい画素アーキテクチャの物理的実施形態が、図１と
図２に示される。これら二つは例として選ばれたもので
ある。

【００１６】第一の好ましい実施形態（図１に示され
る）において、画素２０は、光検出器２２、転送ゲート
２４、浮動拡散２６、ＳＩＧ６、ＲＳＧ９、ＲＯＷＳＴ
８、リセットドレーン２７を含む。独立したリセットゲ
ート、またはリセットトランジスタは含まれない。この
アーキテクチャにおいては、供給電圧ＶＤＤ、または他
の適当な電圧が、望むリセットドレーンに加えられ（０
Ｖまたは適当な電圧が残りのリセットドレーンに加えら
れ）、これにより、リセットドレーンと浮動拡散の間の
ｐ−タイプ領域が空乏化され、リセット動作が行われ
る。ｐ−タイプ領域の空乏化により、浮動拡散の上に記
憶された全ての電子は、リセットドレーンに流し込ま
れ、浮動拡散の完全なリセットが得られる。読み取り信
号とリセット信号の差をとることにより、画素オフセッ
ト相殺は、従来通り行われる。リセットドレーンは、こ
こでは浮動拡散の下に埋め込まれ、行のリセットドレー
ンは、ｎ−タイプの埋め込み層により、相互に接続さ
れ、どの画素表面領域もリセット動作に使用されること
なく、これにより、画素の集積度と感度が改善される。

【００１７】埋め込みリセットドレーンは、埋め込み層
により、行の中において相互接続される。埋め込み層と
埋め込みリセットドレーンは、幾つかの手段により形成
される。一つは、埋め込み層と埋め込みドレーンの双方
が、エピタキシャル蒸着の前に、２個の分離されたｎ−
タイプの注入(implant) により、形成される。注入量(i
mplant dose)は、素子の熱処理の静止中に、適当な上昇
拡散が得られるよう設定される。埋め込み層のパターン
は、少なくとも光検出器の部分の下に形成される。この
形成は、クロストーク抑制を与えるが、なお適当な赤応
答を持つ、適当な注入量、および／または種(species)
により行われる。埋め込みリセットドレーンの注入のパ
ターンは、少なくとも浮動拡散の部分の下に形成され、
この形成は、適当な注入量、および／または種により行
われ、浮動拡散とリセットドレーンの間に、望ましいリ
セット電位により完全に空乏化されるｐ−タイプ領域が
残される。

【００１８】これは、また、エピタキシャル蒸着の前
に、ｎ−タイプの注入により埋め込み層を形成し、エピ
タキシャル蒸着の後に、高エネルギーの注入により、埋
め込みリセットドレーンを形成することによっても得ら
れる。

【００１９】図２の画素は、リセットドレーン２９が、
図１に使用されるｎ−タイプの埋め込み層を持つ埋め込
みリセットドレーン２７ではなく、表面からの深いｎ−
拡散により形成される点を除いては、同様な素子を含む
図１と同様である。適当な正電圧（例えばＶＤＤ）が加
えられると、いずれの場合も、リセットドレーンと浮動
拡散の間のｐ−タイプ領域が空乏化され、浮動拡散は完
全にリセットされる。この方法は、埋め込みリセットド
レーンの方法に比べ、画素表面領域が要求される欠点が
あるが、従来技術に使用される独立トランジスタに比べ
れば、表面領域は小さい。

【００２０】この場合には、埋め込み層は要求されな
く、リセットドレーン領域は、分離された注入により形
成される。この形成は、Ｎ−ウエル打ち込み(N-well dr
ive)またはフィールド酸化(field oxidation)（最大熱
処理ステップ）の前に行われる。しかし、埋め込み層
は、相互接続層の中の別のリセットバスを不要とするた
め、リセットドレーン領域との接続に使用される。埋め
込み層は、上に述べたように形成され、パターン化され
る。

【００２１】図３は、図１に例示されるように画素の行
を示し、ここでリセットドレーン２７は、パターン化さ
れた埋め込み層２８により、相互に接続される。図４
は、図２に例示される画素の行を示し、ここでリセット
ドレーン２９は、パターン化された埋め込み層２８によ
り相互に接続される。図３と図４の双方において、ＳＩ
Ｇ６、ＲＳＧ９、ＲＯＷＳＴ８は、図面を簡単にするた
め除かれている。

【００２２】本発明では、好ましい実施形態が参照さ
れ、記述されている。しかし、この技術分野において通
常の技術を持つ人によれば、本発明の範囲から離れるこ
となく、変形と修正が可能であることを理解する必要が
ある。

【００２３】

【発明の効果】画素表面領域を必要としないリセット手
段により、集積度が改善される。高感度浮動拡散構造に
より、完全なリセットが得られ、リセット雑音が軽減さ
れ、画素クロストークが抑制される。

【図面の簡単な説明】

【図１】 本発明の第一の実施例の画素を示す図であ
る。

【図２】 本発明の第二の実施例の画素を示す図であ
る。

【図３】 リセットドレーンが、パターン化された埋め
込み層により相互に接続される図１の画素の行を示す図
である。

【図４】 リセットドレーンが、パターン化された埋め
込み層により相互に接続される図２の画素の行を示す図
である。

【図５】 従来技術の画素を示す図である。

【符号の説明】

６ 信号トランジスタ、８ 行選択トランジスタ、９
行選択ゲート、１０画素、１２ 光検出器、１４ 転送
ゲート、１６ 浮動拡散、１７ リセットトランジス
タ、１８ リセットゲート、１９ リセットドレーン、
２０ 画素、２２ 光検出器、２４ 転送ゲート、２６
浮動拡散、２７ 埋め込みリセットドレーン、２８
埋め込み層、２９ リセットドレーン。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体材料の上に形成される能動画素画
   像センサーであって半導体材料の表面に形成される少な
   くとも１個の画素を持ち、この画素は、入射光からの電
   荷を蓄積する光検出器と、光検出器から電荷を除去する
   転送ゲートと、増幅器入力のセンスノードとして機能す
   る浮動拡散と、リセットドレーンと、を持つ能動画素セ
   ンサーにおいて、 浮動拡散とドレーンの間の領域の少なくとも一部が空乏
   化されるように、浮動拡散に近接するドレーンに電位を
   加えることにより画素をリセットする機構を提供するこ
   とを特徴とする能動画素センサー。
2. 【請求項２】 ｎ−タイプの埋め込み層により相互に接
   続される一組のリセットドレーンを含むことを特徴とす
   る能動画素センサー。
3. 【請求項３】 半導体材料の上に形成される能動画素画
   像センサーであって、半導体材料の表面に形成される少
   なくとも１個の画素を持ち、この画素は、入射光からの
   電荷を蓄積し、増幅器入力に機能的に接続される光検出
   器と、リセットドレーンと、を持つ能動画素センサーに
   おいて、 光検出器とドレーンの間の領域の少なくとも一部が空乏
   化されるように、光検出器に近接するドレーンに電位を
   加えることにより画素をリセットする機構を提供するこ
   とを特徴とする能動画素センサー。