JPH1051285A - 電圧制御型トランジスタの駆動回路 - Google Patents
電圧制御型トランジスタの駆動回路Info
- Publication number
- JPH1051285A JPH1051285A JP8190719A JP19071996A JPH1051285A JP H1051285 A JPH1051285 A JP H1051285A JP 8190719 A JP8190719 A JP 8190719A JP 19071996 A JP19071996 A JP 19071996A JP H1051285 A JPH1051285 A JP H1051285A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- gate
- current
- gate voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 56
- 230000000670 limiting effect Effects 0.000 claims description 57
- 230000002829 reductive effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 230000002265 prevention Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 過電流が発生したときでも電圧サージを抑制
して遮断を行うことのできる電圧制御型トランジスタの
駆動回路を得る。 【解決手段】 ＩＧＢＴ５のオン状態又はオフ状態を制
御する入力信号に従ってゲート電圧を出力し、ゲート電
圧をＩＧＢＴ５のゲート（Ｇ）に印加するゲート電圧発
生回路７、６１、６２、６３を備えると共に、ＩＧＢＴ
５のゲート電圧を検出するゲート電圧検出回路６６を備
え、ゲート電圧検出回路６６の検出信号によりゲート電
流が流れる抵抗の抵抗値を切り替える。
して遮断を行うことのできる電圧制御型トランジスタの
駆動回路を得る。 【解決手段】 ＩＧＢＴ５のオン状態又はオフ状態を制
御する入力信号に従ってゲート電圧を出力し、ゲート電
圧をＩＧＢＴ５のゲート（Ｇ）に印加するゲート電圧発
生回路７、６１、６２、６３を備えると共に、ＩＧＢＴ
５のゲート電圧を検出するゲート電圧検出回路６６を備
え、ゲート電圧検出回路６６の検出信号によりゲート電
流が流れる抵抗の抵抗値を切り替える。
Description
【０００１】
【発明の属する技術分野】この発明は、電圧制御型トラ
ンジスタの駆動回路に係わり、特にインバータ回路適用
時における過電流発生時もしくは過電流ターンオフ時の
電圧サージの低減を図った駆動回路に関するものであ
る。
ンジスタの駆動回路に係わり、特にインバータ回路適用
時における過電流発生時もしくは過電流ターンオフ時の
電圧サージの低減を図った駆動回路に関するものであ
る。
【０００２】
【従来の技術】従来より、電圧制御型トランジスタを用
いた多くのパワースイッチング回路が提案されている。
電圧制御型トランジスタには、幾つかの種類があり、例
えば、絶縁ゲートを有し、バイポーラ・モードで動作す
る絶縁ゲート・バイポーラ・トランジスタ（Ｉｎｓｕｌ
ａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓ
ｔｏｒ：以下ＩＧＢＴと称す）や、絶縁ゲートを有し、
電界効果モードで動作する絶縁ゲート電界効果トランジ
スタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅ
ｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、または、Ｍｅｔａ
ｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌ
ｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等が挙げら
れる。
いた多くのパワースイッチング回路が提案されている。
電圧制御型トランジスタには、幾つかの種類があり、例
えば、絶縁ゲートを有し、バイポーラ・モードで動作す
る絶縁ゲート・バイポーラ・トランジスタ（Ｉｎｓｕｌ
ａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓ
ｔｏｒ：以下ＩＧＢＴと称す）や、絶縁ゲートを有し、
電界効果モードで動作する絶縁ゲート電界効果トランジ
スタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅ
ｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、または、Ｍｅｔａ
ｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌ
ｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等が挙げら
れる。
【０００３】以下に、この発明の第１従来技術として、
一般のゲート駆動回路の一例である、Ｉｎｔｅｒｎａｔ
ｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ 出版のＩＧＢＴ Ｄ
ＥＳＩＧＮＥＲ´Ｓ ＭＡＮＵＡＬ（１９９４年発行）
のＥ−１７頁に記載されているゲート駆動回路を適用し
たチョッパ回路を図９に示す。
一般のゲート駆動回路の一例である、Ｉｎｔｅｒｎａｔ
ｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ 出版のＩＧＢＴ Ｄ
ＥＳＩＧＮＥＲ´Ｓ ＭＡＮＵＡＬ（１９９４年発行）
のＥ−１７頁に記載されているゲート駆動回路を適用し
たチョッパ回路を図９に示す。
【０００４】図９において、直流電源１には、並列接続
されたダイオード２と負荷装置３が直列に接続され、こ
の並列回路にＩＧＢＴ５のコレクタ（Ｃ）が接続されて
いる。なお、ＩＧＢＴ５と並列回路２、３の間には、配
線のインダクタンス４が存在する。ＩＧＢＴ５は、直流
電源１の負側に接続されるエミッタ（Ｅ）と後述する駆
動回路６に接続されるゲート（Ｇ）を有し、ゲート
（Ｇ）とエミッタ（Ｅ）間に正の電圧が印加されるとコ
レクタ（Ｃ）エミッタ（Ｅ）間が導通し、またゲート
（Ｇ）エミッタ（Ｅ）間の電圧がスレッショルド電圧以
下になるとコレクタ（Ｃ）エミッタ（Ｅ）間が遮断す
る。
されたダイオード２と負荷装置３が直列に接続され、こ
の並列回路にＩＧＢＴ５のコレクタ（Ｃ）が接続されて
いる。なお、ＩＧＢＴ５と並列回路２、３の間には、配
線のインダクタンス４が存在する。ＩＧＢＴ５は、直流
電源１の負側に接続されるエミッタ（Ｅ）と後述する駆
動回路６に接続されるゲート（Ｇ）を有し、ゲート
（Ｇ）とエミッタ（Ｅ）間に正の電圧が印加されるとコ
レクタ（Ｃ）エミッタ（Ｅ）間が導通し、またゲート
（Ｇ）エミッタ（Ｅ）間の電圧がスレッショルド電圧以
下になるとコレクタ（Ｃ）エミッタ（Ｅ）間が遮断す
る。
【０００５】なお、ＣGC５１はＩＧＢＴ５のコレクタ・
ゲート間静電容量、ＣGE５２はＩＧＢＴ５のゲート・エ
ミッタ間静電容量である。駆動回路６はＩＧＢＴ５をオ
ン・オフする回路であり、駆動回路６は、駆動回路６の
駆動回路電源６１と、ＩＧＢＴ５をオンするときにオン
して正の電圧をＩＧＢＴのゲートに印加するためのスイ
ッチ６２と、ＩＧＢＴ５をオフするときにオンしてＩＧ
ＢＴ５のゲートを０ボルト電圧とするためのスイッチ６
３と、ＩＧＢＴ５のゲートの充放電時定数を決める抵抗
（ゲート抵抗）６４ａを備える。スイッチ６２、６３に
はＩＧＢＴ５のオン、オフ指令を発生する信号発生回路
７が接続されている。
ゲート間静電容量、ＣGE５２はＩＧＢＴ５のゲート・エ
ミッタ間静電容量である。駆動回路６はＩＧＢＴ５をオ
ン・オフする回路であり、駆動回路６は、駆動回路６の
駆動回路電源６１と、ＩＧＢＴ５をオンするときにオン
して正の電圧をＩＧＢＴのゲートに印加するためのスイ
ッチ６２と、ＩＧＢＴ５をオフするときにオンしてＩＧ
ＢＴ５のゲートを０ボルト電圧とするためのスイッチ６
３と、ＩＧＢＴ５のゲートの充放電時定数を決める抵抗
（ゲート抵抗）６４ａを備える。スイッチ６２、６３に
はＩＧＢＴ５のオン、オフ指令を発生する信号発生回路
７が接続されている。
【０００６】次に第１従来技術の作用、動作について説
明する。信号発生回路７の指令によりスイッチ６３をオ
フしてスイッチ６２をオンすると、ＩＧＢＴ５のゲート
には抵抗６４ａを介して正の電圧が印加されるためＩＧ
ＢＴ５がターンオンし直流電源１から負荷３を通して電
流が流れる。次にスイッチ６２をオフしスイッチ６３を
オンするとＩＧＢＴ５のゲート電圧がスレッショルド電
圧以下になりターンオフし負荷３に流れていた電流はダ
イオード２を通して環流する。
明する。信号発生回路７の指令によりスイッチ６３をオ
フしてスイッチ６２をオンすると、ＩＧＢＴ５のゲート
には抵抗６４ａを介して正の電圧が印加されるためＩＧ
ＢＴ５がターンオンし直流電源１から負荷３を通して電
流が流れる。次にスイッチ６２をオフしスイッチ６３を
オンするとＩＧＢＴ５のゲート電圧がスレッショルド電
圧以下になりターンオフし負荷３に流れていた電流はダ
イオード２を通して環流する。
【０００７】ＩＧＢＴ５がオンしている時に負荷３が短
絡した場合を想定して、各部波形を図１０に示す。図に
おいてスイッチ６２及び６３の接続点の電圧はＶS、Ｉ
ＧＢＴ５のゲート・エミッタ間電圧はＶGE、ＩＧＢＴ５
のコレクタ・エミッタ間電圧はＶCE、ＩＧＢＴ５のコレ
クタ電流はＩCで示す。
絡した場合を想定して、各部波形を図１０に示す。図に
おいてスイッチ６２及び６３の接続点の電圧はＶS、Ｉ
ＧＢＴ５のゲート・エミッタ間電圧はＶGE、ＩＧＢＴ５
のコレクタ・エミッタ間電圧はＶCE、ＩＧＢＴ５のコレ
クタ電流はＩCで示す。
【０００８】時刻Ｔ０において負荷３が短絡したとする
と、コレクタ電流ＩCは急激に上昇する。その結果ＩＧ
ＢＴは活性領域の動作になりＶCEは上昇する。これに伴
い次式で示される電流がコレクタからゲートに流れ込み
ゲート電圧が上昇する（時刻Ｔ１からＴ２）。
と、コレクタ電流ＩCは急激に上昇する。その結果ＩＧ
ＢＴは活性領域の動作になりＶCEは上昇する。これに伴
い次式で示される電流がコレクタからゲートに流れ込み
ゲート電圧が上昇する（時刻Ｔ１からＴ２）。
【０００９】ＣGC×ｄＶCE／ｄｔ
【００１０】一般に、回路素子のスイッチングを滑らか
にするためにゲートには抵抗Ｒｇが挿入されている。駆
動回路電源の電源電圧をＶｇ１とするとオン指令を与え
ているときにゲート電圧ＶGEは、次式で示される値に上
昇するため素子の特性によりさらに大きな電流が流れ
る。
にするためにゲートには抵抗Ｒｇが挿入されている。駆
動回路電源の電源電圧をＶｇ１とするとオン指令を与え
ているときにゲート電圧ＶGEは、次式で示される値に上
昇するため素子の特性によりさらに大きな電流が流れ
る。
【００１１】ＶGE＝Ｖｇ１＋ＣGC×ｄＶCE／ｄｔ×Ｒｇ
【００１２】回路素子が過電流で破壊しないように、一
般には、図には示していないが過電流を検出してＩＧＢ
Ｔをオフするようにしている。ターンオフ時にはＩＧＢ
Ｔの電流が変化するため、配線のインダクタンス４の大
きさＬとＩＧＢＴ５のコレクタ電流Ｉｃの変化率の積で
表される電圧サージが直流電圧１の大きさＶDCに重畳さ
れてなる下記の電圧がＩＧＢＴのコレクタ・エミッタ間
に印加される（時刻Ｔ２〜Ｔ３）。
般には、図には示していないが過電流を検出してＩＧＢ
Ｔをオフするようにしている。ターンオフ時にはＩＧＢ
Ｔの電流が変化するため、配線のインダクタンス４の大
きさＬとＩＧＢＴ５のコレクタ電流Ｉｃの変化率の積で
表される電圧サージが直流電圧１の大きさＶDCに重畳さ
れてなる下記の電圧がＩＧＢＴのコレクタ・エミッタ間
に印加される（時刻Ｔ２〜Ｔ３）。
【００１３】ＶCE＝ＶDC＋Ｌ×ｄｉ／ｄｔ
【００１４】この時の電流の変化率は、ＩＧＢＴ５の素
子特性で決まり、ほぼゲート電圧の変化率に比例するた
め、ゲート電圧の変化率が大きくなれば電流の変化率も
大きくなる。ゲート電圧が上昇しているときにオフ指令
が与えられるとゲート電圧の変化率が大きいために電流
の変化率も大きくなり、結果としてコレクタ・エミッタ
間電圧は大きくなり、最悪の場合ＩＧＢＴが破損するこ
ともある。
子特性で決まり、ほぼゲート電圧の変化率に比例するた
め、ゲート電圧の変化率が大きくなれば電流の変化率も
大きくなる。ゲート電圧が上昇しているときにオフ指令
が与えられるとゲート電圧の変化率が大きいために電流
の変化率も大きくなり、結果としてコレクタ・エミッタ
間電圧は大きくなり、最悪の場合ＩＧＢＴが破損するこ
ともある。
【００１５】次に、この発明の第２従来技術を説明す
る。特開昭６３−９５７２８号公報では、図１１に示す
ように、ゲート電圧の上昇を抑えるためにダイオード６
５を設けている。他は第１従来技術と同様なので説明を
省略する。
る。特開昭６３−９５７２８号公報では、図１１に示す
ように、ゲート電圧の上昇を抑えるためにダイオード６
５を設けている。他は第１従来技術と同様なので説明を
省略する。
【００１６】以下に、第２従来技術の作用、動作につい
て説明する。時刻Ｔ０において負荷３が短絡したとする
とコレクタ電流ＩCは急激に上昇する、その結果ＩＧＢ
Ｔは活性領域の動作になりＶCEは上昇する（時刻Ｔ１か
らＴ２）。これに伴い次式で示される電流がコレクタ−
ゲート間静電容量ＣGCを介してコレクタからゲートに流
れ込みゲート電圧が上昇する。
て説明する。時刻Ｔ０において負荷３が短絡したとする
とコレクタ電流ＩCは急激に上昇する、その結果ＩＧＢ
Ｔは活性領域の動作になりＶCEは上昇する（時刻Ｔ１か
らＴ２）。これに伴い次式で示される電流がコレクタ−
ゲート間静電容量ＣGCを介してコレクタからゲートに流
れ込みゲート電圧が上昇する。
【００１７】ＣGC×ｄＶCE／ｄｔ
【００１８】一般に、ＩＧＢＴのスイッチングを滑らか
にするためにゲートには抵抗Ｒｇが挿入されている。ゲ
ート回路の電源電圧をＶｇ１とするとオン指令を与えて
いるときにゲート電圧ＶGEは次式で示される値になろう
とするがダイオード６５の作用でゲート電圧の上昇は下
式の値に制限される（時刻Ｔ２からＴ３）。
にするためにゲートには抵抗Ｒｇが挿入されている。ゲ
ート回路の電源電圧をＶｇ１とするとオン指令を与えて
いるときにゲート電圧ＶGEは次式で示される値になろう
とするがダイオード６５の作用でゲート電圧の上昇は下
式の値に制限される（時刻Ｔ２からＴ３）。
【００１９】ＶGE＝Ｖｇ１＋ＣGC×ｄＶCE／ｄｔ×Ｒｇ
【００２０】時刻Ｔ２〜Ｔ３において、ダイオード６５
の作用でゲート電圧の上昇が抑制されるとＩＧＢＴ５の
動作遅れ時間ΔＴの後、電流が下降に転じるときにはダ
イオード６５がオンしているので、あたかもゲート抵抗
が０でオフする時のように急峻なｄｉｃ／ｄｔでコレク
タ電流が減少し、コレクタ電流が定常状態に静定するま
での間、次式で表されるコレクタ・エミッタ間電圧が発
生し、最悪の場合ＩＧＢＴが破損することもある。
の作用でゲート電圧の上昇が抑制されるとＩＧＢＴ５の
動作遅れ時間ΔＴの後、電流が下降に転じるときにはダ
イオード６５がオンしているので、あたかもゲート抵抗
が０でオフする時のように急峻なｄｉｃ／ｄｔでコレク
タ電流が減少し、コレクタ電流が定常状態に静定するま
での間、次式で表されるコレクタ・エミッタ間電圧が発
生し、最悪の場合ＩＧＢＴが破損することもある。
【００２１】ＶCE＝ＶDC＋Ｌ×ｄｉｃ／ｄｔ
【００２２】その後、通常は、図には示していないが、
過電流検出回路が動作してゲート電圧を素子がオフする
ように動作する（Ｔ４以降）。
過電流検出回路が動作してゲート電圧を素子がオフする
ように動作する（Ｔ４以降）。
【００２３】
【発明が解決しようとする課題】以上のように、従来の
ＩＧＢＴ等の電圧制御型トランジスタの駆動回路では、
回路の故障などで過大な電流が流れ素子が活性領域で動
作するような場合や活性領域動作中に電流を遮断したよ
うな場合に、大きな電圧サージが発生し、最悪の場合Ｉ
ＧＢＴが破損することもあるという問題点があった。
ＩＧＢＴ等の電圧制御型トランジスタの駆動回路では、
回路の故障などで過大な電流が流れ素子が活性領域で動
作するような場合や活性領域動作中に電流を遮断したよ
うな場合に、大きな電圧サージが発生し、最悪の場合Ｉ
ＧＢＴが破損することもあるという問題点があった。
【００２４】そこで、この発明は上記問題点を解消する
べくなされたものであり、過電流が発生したときでも電
圧サージを抑制して遮断を行うことのできる電圧制御型
トランジスタの駆動回路を提供することを目的とする。
べくなされたものであり、過電流が発生したときでも電
圧サージを抑制して遮断を行うことのできる電圧制御型
トランジスタの駆動回路を提供することを目的とする。
【００２５】
【課題を解決するための手段】この発明の請求項１記載
の電圧制御型トランジスタの駆動回路は、電圧制御型ト
ランジスタのオン状態又はオフ状態を制御する入力信号
に従ってゲート電圧を出力し、上記ゲート電圧を上記電
圧制御型トランジスタのゲートに印加するゲート電圧発
生回路と、上記ゲート電圧発生回路がオフ信号電圧を発
生した場合に、上記ゲートからゲート電圧発生回路への
電流を規定値以内に制限する電流制限回路とを備えてな
るものである。
の電圧制御型トランジスタの駆動回路は、電圧制御型ト
ランジスタのオン状態又はオフ状態を制御する入力信号
に従ってゲート電圧を出力し、上記ゲート電圧を上記電
圧制御型トランジスタのゲートに印加するゲート電圧発
生回路と、上記ゲート電圧発生回路がオフ信号電圧を発
生した場合に、上記ゲートからゲート電圧発生回路への
電流を規定値以内に制限する電流制限回路とを備えてな
るものである。
【００２６】この発明の請求項２記載の電圧制御型トラ
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧発生回路がオフ信号電圧を発生したときに動作し、上
記ゲートから上記ゲート電圧発生回路への電流を規定値
以内に制限するように構成されてなるものである。
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧発生回路がオフ信号電圧を発生したときに動作し、上
記ゲートから上記ゲート電圧発生回路への電流を規定値
以内に制限するように構成されてなるものである。
【００２７】このような構成によれば、電圧制御型トラ
ンジスタのオフ状態時にゲートからゲート電圧発生回路
への電流が規制されることとなり、ターンオフ時のコレ
クタ電流変化率を抑制でき、電圧サージを低減すること
ができる。
ンジスタのオフ状態時にゲートからゲート電圧発生回路
への電流が規制されることとなり、ターンオフ時のコレ
クタ電流変化率を抑制でき、電圧サージを低減すること
ができる。
【００２８】この発明の請求項３記載の電圧制御型トラ
ンジスタの駆動回路は、請求項２記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記電圧制御
型トランジスタのゲート電圧を検出するゲート電圧検出
回路及び上記ゲート電圧検出回路の検出信号により駆動
されて上記電流が流れる抵抗の抵抗値を切り替える抵抗
値切り替え回路を備えてなるものである。
ンジスタの駆動回路は、請求項２記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記電圧制御
型トランジスタのゲート電圧を検出するゲート電圧検出
回路及び上記ゲート電圧検出回路の検出信号により駆動
されて上記電流が流れる抵抗の抵抗値を切り替える抵抗
値切り替え回路を備えてなるものである。
【００２９】このような構成によれば、ゲート電圧検出
回路においてゲート電圧の上昇を検知して、ゲート抵抗
を大きくするように作用するので、ターンオフ時のコレ
クタ電流変化率を抑制し、電圧サージを低減することが
できる。
回路においてゲート電圧の上昇を検知して、ゲート抵抗
を大きくするように作用するので、ターンオフ時のコレ
クタ電流変化率を抑制し、電圧サージを低減することが
できる。
【００３０】この発明の請求項４記載の電圧制御型トラ
ンジスタの駆動回路は、請求項２記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、定電流回路に
より構成されるものである。
ンジスタの駆動回路は、請求項２記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、定電流回路に
より構成されるものである。
【００３１】このような構成によれば、定電流回路は電
流検出回路において検出した電流値よりも大きな放電電
流とならないように電流制限を行うので、ターンオフ時
のコレクタ電流変化率を抑制し、電圧サージを低減する
ことができる。
流検出回路において検出した電流値よりも大きな放電電
流とならないように電流制限を行うので、ターンオフ時
のコレクタ電流変化率を抑制し、電圧サージを低減する
ことができる。
【００３２】この発明の請求項５記載の電圧制御型トラ
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧発生回路と上記ゲート間に挿入された少なくとも１個
のゲート抵抗と、上記トランジスタのゲートと上記ゲー
ト電圧発生回路の間に、上記ゲートから上記電圧発生回
路の方向を順方向とするダイオードと抵抗の直列回路を
備えてなるものである。
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧発生回路と上記ゲート間に挿入された少なくとも１個
のゲート抵抗と、上記トランジスタのゲートと上記ゲー
ト電圧発生回路の間に、上記ゲートから上記電圧発生回
路の方向を順方向とするダイオードと抵抗の直列回路を
備えてなるものである。
【００３３】このような構成によれば、ゲート電圧がオ
ン用の電源電圧よりも上昇したときはゲート電荷は抵抗
を介して放電されるので、コレクタ電流が過大になるこ
とが抑制され、サージ電圧を抑制することができる。
ン用の電源電圧よりも上昇したときはゲート電荷は抵抗
を介して放電されるので、コレクタ電流が過大になるこ
とが抑制され、サージ電圧を抑制することができる。
【００３４】この発明の請求項６記載の電圧制御型トラ
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路に、さらに、上記
ゲート電圧発生回路と上記ゲート間に挿入された少なく
とも１個のゲート抵抗を備えてなるものである。
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路に、さらに、上記
ゲート電圧発生回路と上記ゲート間に挿入された少なく
とも１個のゲート抵抗を備えてなるものである。
【００３５】このような構成によれば、ゲート電圧検出
回路により、ゲート電圧の上昇に応じて放電電流が規定
値内に制限されるので、コレクタ電流が過大になること
が抑制され、サージ電圧を抑制することができる。
回路により、ゲート電圧の上昇に応じて放電電流が規定
値内に制限されるので、コレクタ電流が過大になること
が抑制され、サージ電圧を抑制することができる。
【００３６】この発明の請求項７記載の電圧制御型トラ
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧を検出するゲート電圧検出回路と、上記ゲート電圧検
出回路により駆動されて抵抗値を切り替える抵抗値切り
替え回路とを備えてなるものである。
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧を検出するゲート電圧検出回路と、上記ゲート電圧検
出回路により駆動されて抵抗値を切り替える抵抗値切り
替え回路とを備えてなるものである。
【００３７】このような構成によれば、ゲート電圧検出
回路により、ゲート電圧の上昇に応じて放電抵抗値が大
きくなるので、ゲート電圧の上昇がより少なくなるよう
に作用し、したがって、コレクタ電流が過大になること
が抑制され、サージ電圧を抑制することができる。
回路により、ゲート電圧の上昇に応じて放電抵抗値が大
きくなるので、ゲート電圧の上昇がより少なくなるよう
に作用し、したがって、コレクタ電流が過大になること
が抑制され、サージ電圧を抑制することができる。
【００３８】この発明の請求項８記載の電圧制御型トラ
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧と上記ゲート電圧発生回路における駆動回路電源との
差電圧を検出する差電圧検出回路と、上記差電圧検出回
路により駆動されて抵抗値を切り替える抵抗値切り替え
回路を備えてなるものである。
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧と上記ゲート電圧発生回路における駆動回路電源との
差電圧を検出する差電圧検出回路と、上記差電圧検出回
路により駆動されて抵抗値を切り替える抵抗値切り替え
回路を備えてなるものである。
【００３９】このような構成によれば、ゲート電圧とオ
ン用電源との差電圧を検出する回路が放電抵抗値を調整
するように動作するので、放電時のゲート電圧の変化率
を精密に制御することができ、コレクタ電流が過大にな
ることを抑制することができて、サージ電圧を抑制する
ことができる。
ン用電源との差電圧を検出する回路が放電抵抗値を調整
するように動作するので、放電時のゲート電圧の変化率
を精密に制御することができ、コレクタ電流が過大にな
ることを抑制することができて、サージ電圧を抑制する
ことができる。
【００４０】この発明の請求項９記載の電圧制御型トラ
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、定電流回路に
より構成されるものである。
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、定電流回路に
より構成されるものである。
【００４１】このような構成によれば、定電流回路はゲ
ート電圧の変化率を抑制するように作用するので、コレ
クタ電流が過大になることを抑制することができて、サ
ージ電圧を抑制することができる。
ート電圧の変化率を抑制するように作用するので、コレ
クタ電流が過大になることを抑制することができて、サ
ージ電圧を抑制することができる。
【００４２】この発明の請求項１０記載の電圧制御型ト
ランジスタの駆動回路は、請求項５または請求項６記載
の電圧制御型トランジスタにおいて、上記電流制限回路
は、上記ゲートから上記ゲート電圧発生回路の方向に放
電電流を流す直列回路を、上記電圧制御型トランジスタ
のオフ時に開路する手段を備えてなるものである。
ランジスタの駆動回路は、請求項５または請求項６記載
の電圧制御型トランジスタにおいて、上記電流制限回路
は、上記ゲートから上記ゲート電圧発生回路の方向に放
電電流を流す直列回路を、上記電圧制御型トランジスタ
のオフ時に開路する手段を備えてなるものである。
【００４３】このような構成によれば、開路手段により
オフ時の放電抵抗値を大きくするよう作用する結果、コ
レクタ電流が過大になることを抑制することができて、
サージ電圧を抑制することができる。
オフ時の放電抵抗値を大きくするよう作用する結果、コ
レクタ電流が過大になることを抑制することができて、
サージ電圧を抑制することができる。
【００４４】この発明の請求項１１記載の電圧制御型ト
ランジスタの駆動回路は、請求項２乃至請求項４のいず
れかに記載の電圧制御型トランジスタにおいて、上記電
流制限回路は、さらに、上記ゲートと上記ゲート電圧発
生回路の間に、上記ゲートから上記ゲート電圧発生回路
の方向に流れる放電電流を規定値内に制限する回路とダ
イオードの直列回路を備えてなるものである。
ランジスタの駆動回路は、請求項２乃至請求項４のいず
れかに記載の電圧制御型トランジスタにおいて、上記電
流制限回路は、さらに、上記ゲートと上記ゲート電圧発
生回路の間に、上記ゲートから上記ゲート電圧発生回路
の方向に流れる放電電流を規定値内に制限する回路とダ
イオードの直列回路を備えてなるものである。
【００４５】このような構成によれば、電流制限回路
は、ゲート電圧の上昇を抑制するとともに、オフ時のゲ
ート電圧変化率を抑制することができて、サージ電圧を
抑制することができる。
は、ゲート電圧の上昇を抑制するとともに、オフ時のゲ
ート電圧変化率を抑制することができて、サージ電圧を
抑制することができる。
【００４６】
実施の形態１．以下、この発明の実施の形態１を図に基
づいて説明する。図１において１〜５、５１、５２、６
１〜６４ａ及び７は第１従来技術を示した図９と同一の
ものであり、ここでの説明を省略する。実施の形態１に
おいては、抵抗６４ａの一端とＩＧＢＴ５のゲート電極
との間にゲート電圧検出回路６６の一端が接続され、抵
抗６４ａの他端およびゲート電圧検出回路６６の他端に
ゲート抵抗値切り替え回路６７が接続される。
づいて説明する。図１において１〜５、５１、５２、６
１〜６４ａ及び７は第１従来技術を示した図９と同一の
ものであり、ここでの説明を省略する。実施の形態１に
おいては、抵抗６４ａの一端とＩＧＢＴ５のゲート電極
との間にゲート電圧検出回路６６の一端が接続され、抵
抗６４ａの他端およびゲート電圧検出回路６６の他端に
ゲート抵抗値切り替え回路６７が接続される。
【００４７】ゲート抵抗値切り替え回路６７は、抵抗６
４ａの他端に接続され、ゲート電極からの放電電流を制
限するための抵抗６７１と、抵抗６７１の一端にコレク
タが接続され、抵抗６７１の他端にそのエミッタが逆電
圧防止用ダイオード６７３を介して接続され、抵抗６７
１をオン、オフして抵抗値を切り替えるためのトランジ
スタ６７２と、トランジスタ６７２のベースと駆動回路
電源６１間に接続され、トランジスタ６７２をオンする
ためのベース電流供給用の抵抗６７４と、トランジスタ
６７２のベースにコレクタが接続され、そのエミッタが
電源１および駆動回路電源６１の負側に接続され、トラ
ンジスタ６７２をオン、オフするためのトランジスタ６
７５と、トランジスタ６７５のベースとゲート電圧検出
回路６６の間に接続され、トランジスタ６７５のベース
電流を制限してトランジスタ６７２のベース電流を制限
するベース電流制限抵抗６７６から構成される。ゲート
電圧検出回路６６は、カソードをＩＧＢＴ５のゲート電
極に接続し、アノードがベース電流制限抵抗６７６に接
続されたツェナーダイオードにより構成されている。な
お、駆動回路電源６１、スイッチ６２、６３はこの発明
のゲート電圧発生回路を構成している。
４ａの他端に接続され、ゲート電極からの放電電流を制
限するための抵抗６７１と、抵抗６７１の一端にコレク
タが接続され、抵抗６７１の他端にそのエミッタが逆電
圧防止用ダイオード６７３を介して接続され、抵抗６７
１をオン、オフして抵抗値を切り替えるためのトランジ
スタ６７２と、トランジスタ６７２のベースと駆動回路
電源６１間に接続され、トランジスタ６７２をオンする
ためのベース電流供給用の抵抗６７４と、トランジスタ
６７２のベースにコレクタが接続され、そのエミッタが
電源１および駆動回路電源６１の負側に接続され、トラ
ンジスタ６７２をオン、オフするためのトランジスタ６
７５と、トランジスタ６７５のベースとゲート電圧検出
回路６６の間に接続され、トランジスタ６７５のベース
電流を制限してトランジスタ６７２のベース電流を制限
するベース電流制限抵抗６７６から構成される。ゲート
電圧検出回路６６は、カソードをＩＧＢＴ５のゲート電
極に接続し、アノードがベース電流制限抵抗６７６に接
続されたツェナーダイオードにより構成されている。な
お、駆動回路電源６１、スイッチ６２、６３はこの発明
のゲート電圧発生回路を構成している。
【００４８】このように構成された電圧制御型トランジ
スタである、絶縁ゲートトランジスタの駆動回路におい
ては、トランジスタが過電流になって活性領域で動作
し、ゲート電圧が上昇した時のターンオフ時において、
ゲート電圧が上昇していることをゲート電圧検出回路６
６で検出して、トランジスタ６７５をオンする。トラン
ジスタ６７５がオンすると、トランジスタ６７２がオフ
して、オフ時の放電経路には抵抗６４ａに加えて抵抗６
７１が直列に挿入されるようになるので、ゲート電圧の
変化率が抑制されることとなって、ターンオフ時の電流
変化率が抑制される。その結果電圧サージが抑制され
る。
スタである、絶縁ゲートトランジスタの駆動回路におい
ては、トランジスタが過電流になって活性領域で動作
し、ゲート電圧が上昇した時のターンオフ時において、
ゲート電圧が上昇していることをゲート電圧検出回路６
６で検出して、トランジスタ６７５をオンする。トラン
ジスタ６７５がオンすると、トランジスタ６７２がオフ
して、オフ時の放電経路には抵抗６４ａに加えて抵抗６
７１が直列に挿入されるようになるので、ゲート電圧の
変化率が抑制されることとなって、ターンオフ時の電流
変化率が抑制される。その結果電圧サージが抑制され
る。
【００４９】実施の形態２．以下、この発明の実施の形
態２を図に基づいて説明する。図２において１〜５、５
１、５２、６１〜６３及び７は第１従来技術を示した図
９と同一のものであり、ここでの説明を省略する。実施
の形態２において、スイッチ６２、６３の間とＩＧＢＴ
５のゲート電極間には、抵抗６４ａとダイオード６４ｂ
の直列回路が接続され、また、スイッチ６２、６３の間
とＩＧＢＴ５のゲート電極間、および電源６１の正側と
の間には、放電電流検出抵抗６８と放電電流制限回路６
９が接続されている。
態２を図に基づいて説明する。図２において１〜５、５
１、５２、６１〜６３及び７は第１従来技術を示した図
９と同一のものであり、ここでの説明を省略する。実施
の形態２において、スイッチ６２、６３の間とＩＧＢＴ
５のゲート電極間には、抵抗６４ａとダイオード６４ｂ
の直列回路が接続され、また、スイッチ６２、６３の間
とＩＧＢＴ５のゲート電極間、および電源６１の正側と
の間には、放電電流検出抵抗６８と放電電流制限回路６
９が接続されている。
【００５０】抵抗６４ａ、ダイオード６４ｂはおのおの
オン時に作用する。放電電流検出抵抗６８はオフ時の放
電電流を検出する。放電電流制限回路６９は、放電電流
検出抵抗６８で検出した電流に基づき放電電流を制限す
る。これら放電電流検出抵抗６８及び放電電流制限回路
６９の回路により一般的な定電流回路を構成している。
オン時に作用する。放電電流検出抵抗６８はオフ時の放
電電流を検出する。放電電流制限回路６９は、放電電流
検出抵抗６８で検出した電流に基づき放電電流を制限す
る。これら放電電流検出抵抗６８及び放電電流制限回路
６９の回路により一般的な定電流回路を構成している。
【００５１】放電電流制限回路６９は、コレクタがＩＧ
ＢＴ５のゲート電極に接続され、エミッタが抵抗６８の
一端に接続され、そしてベースが後述する抵抗６９３に
接続されたトランジスタ６９１と、トランジスタ６９１
のベースと抵抗６８の他端に接続されたダイオード６９
２と、トランジスタ６９１のベースと電源６１の正側間
に接続され、トランジスタ６９１を駆動するためのベー
ス電流供給用抵抗６９３と、抵抗６８の他端とスイッチ
６２、６３間に接続され、トランジスタ６９１の逆電圧
を防止する逆電圧防止用ダイオード６９４から構成され
ている。
ＢＴ５のゲート電極に接続され、エミッタが抵抗６８の
一端に接続され、そしてベースが後述する抵抗６９３に
接続されたトランジスタ６９１と、トランジスタ６９１
のベースと抵抗６８の他端に接続されたダイオード６９
２と、トランジスタ６９１のベースと電源６１の正側間
に接続され、トランジスタ６９１を駆動するためのベー
ス電流供給用抵抗６９３と、抵抗６８の他端とスイッチ
６２、６３間に接続され、トランジスタ６９１の逆電圧
を防止する逆電圧防止用ダイオード６９４から構成され
ている。
【００５２】このように構成された絶縁ゲートトランジ
スタの駆動回路においては、素子が過電流になって活性
領域で動作し、ゲート電圧が上昇した時のターンオフ時
において、ゲート電圧が上昇していても、上昇した定電
流回路の作用で放電電流が制限されるので、ゲート電圧
の変化率が抑制されるためターンオフ時の電流変化率が
抑制される。その結果電圧サージが抑制される。このよ
うに、電流を制限することによって、ゲート電圧の上昇
を考慮することなく放電時のゲート電圧の傾斜を制限で
きるので、抵抗を切り替える場合よりも簡単にオフ時の
電流変化率をコントロールできる。
スタの駆動回路においては、素子が過電流になって活性
領域で動作し、ゲート電圧が上昇した時のターンオフ時
において、ゲート電圧が上昇していても、上昇した定電
流回路の作用で放電電流が制限されるので、ゲート電圧
の変化率が抑制されるためターンオフ時の電流変化率が
抑制される。その結果電圧サージが抑制される。このよ
うに、電流を制限することによって、ゲート電圧の上昇
を考慮することなく放電時のゲート電圧の傾斜を制限で
きるので、抵抗を切り替える場合よりも簡単にオフ時の
電流変化率をコントロールできる。
【００５３】実施の形態３．次にこの発明の実施の形態
３を図３に基づいて説明する。図３において１〜５、５
１、５２、６１〜６４及び７は第２従来技術を示した図
１１と同一のものであり、ここでの説明を省略する。６
５ｂはＩＧＢＴ５のゲート電極とダイオード６５ａとの
間に接続されて、ゲート電極から駆動回路電源（オン用
電源）６１への放電経路に設けられた抵抗である。
３を図３に基づいて説明する。図３において１〜５、５
１、５２、６１〜６４及び７は第２従来技術を示した図
１１と同一のものであり、ここでの説明を省略する。６
５ｂはＩＧＢＴ５のゲート電極とダイオード６５ａとの
間に接続されて、ゲート電極から駆動回路電源（オン用
電源）６１への放電経路に設けられた抵抗である。
【００５４】このように構成された絶縁ゲートトランジ
スタの駆動回路においては、素子が過電流になって活性
領域で動作し、ゲート電圧が上昇した時に、電荷はゲー
ト電極から駆動回路電源６１へ緩やかに放電されるの
で、ゲート電圧の急峻な変化が発生しない。このためコ
レクタ電流の変化も緩やかになるので電圧サージが抑制
される。
スタの駆動回路においては、素子が過電流になって活性
領域で動作し、ゲート電圧が上昇した時に、電荷はゲー
ト電極から駆動回路電源６１へ緩やかに放電されるの
で、ゲート電圧の急峻な変化が発生しない。このためコ
レクタ電流の変化も緩やかになるので電圧サージが抑制
される。
【００５５】実施の形態４．次にこの発明の実施の形態
４を図４に基づいて説明する。図４において１〜５、５
１、５２、６１〜６４、６５ａ及び７は第２従来技術を
示した図１１と同一のものであり、ここでの説明を省略
する。図において、６５ｂはゲート電極から駆動回路電
源への放電経路に設けられた抵抗、６５ｃは抵抗６５ｂ
と並列関係に接続され、ゲート電極から駆動回路電源へ
の放電抵抗を切り替える抵抗切り替え回路、６６はゲー
ト電圧検出回路である。
４を図４に基づいて説明する。図４において１〜５、５
１、５２、６１〜６４、６５ａ及び７は第２従来技術を
示した図１１と同一のものであり、ここでの説明を省略
する。図において、６５ｂはゲート電極から駆動回路電
源への放電経路に設けられた抵抗、６５ｃは抵抗６５ｂ
と並列関係に接続され、ゲート電極から駆動回路電源へ
の放電抵抗を切り替える抵抗切り替え回路、６６はゲー
ト電圧検出回路である。
【００５６】なお、抵抗切り替え回路６５ｃは、抵抗６
５ｂと並列関係に接続される抵抗６５ｃ１と、この抵抗
６５ｃ１にそのコレクタが接続され、この抵抗６５ｃ１
をオン、オフするスイッチトランジスタ６５ｃ２と、ト
ランジスタ６５ｃ２のベースに一端が接続され、そのベ
ース電流を決める抵抗６５ｃ３と、トランジスタ６５ｃ
２のオン、オフを制御するため、抵抗６５ｃ３の他端に
接続されたトランジスタ６５ｃ４と、このトランジスタ
６５ｃ４のエミッタに接続されるエミッタを有するトラ
ンジスタ６５ｃ６と、これらトランジスタのベース電流
を決めるため、トランジスタ６５ｃ４のベース、トラン
ジスタ６５ｃ６のコレクタと駆動回路電源６１間に接続
された抵抗６５ｃ５と、トランジスタ６５ｃ６のベース
とゲート電圧検出回路６６間に接続された抵抗６５ｃ７
とで構成されている。
５ｂと並列関係に接続される抵抗６５ｃ１と、この抵抗
６５ｃ１にそのコレクタが接続され、この抵抗６５ｃ１
をオン、オフするスイッチトランジスタ６５ｃ２と、ト
ランジスタ６５ｃ２のベースに一端が接続され、そのベ
ース電流を決める抵抗６５ｃ３と、トランジスタ６５ｃ
２のオン、オフを制御するため、抵抗６５ｃ３の他端に
接続されたトランジスタ６５ｃ４と、このトランジスタ
６５ｃ４のエミッタに接続されるエミッタを有するトラ
ンジスタ６５ｃ６と、これらトランジスタのベース電流
を決めるため、トランジスタ６５ｃ４のベース、トラン
ジスタ６５ｃ６のコレクタと駆動回路電源６１間に接続
された抵抗６５ｃ５と、トランジスタ６５ｃ６のベース
とゲート電圧検出回路６６間に接続された抵抗６５ｃ７
とで構成されている。
【００５７】トランジスタ６５ｃ２はＩＧＢＴ５のゲー
ト電極にオン指令である正の電圧が供給されているとき
はオンしている。ＩＧＢＴ５のコレクタに過電流が流れ
て活性領域で動作してゲート電圧が上昇すると抵抗６５
ｂと抵抗６５ｃ１の並列回路を経由して駆動回路電源６
１に電流が流れる。さらにゲート電圧が上昇したときに
ゲート電圧検出回路６６に電流が流れるように設定して
おけば図示のロジックではトランジスタ６５ｃ２がオフ
するので、放電経路の抵抗が大きくなりゲートの変化率
が抑制される。
ト電極にオン指令である正の電圧が供給されているとき
はオンしている。ＩＧＢＴ５のコレクタに過電流が流れ
て活性領域で動作してゲート電圧が上昇すると抵抗６５
ｂと抵抗６５ｃ１の並列回路を経由して駆動回路電源６
１に電流が流れる。さらにゲート電圧が上昇したときに
ゲート電圧検出回路６６に電流が流れるように設定して
おけば図示のロジックではトランジスタ６５ｃ２がオフ
するので、放電経路の抵抗が大きくなりゲートの変化率
が抑制される。
【００５８】このように構成された絶縁ゲートトランジ
スタの駆動回路においては、素子が過電流になって活性
領域で動作し、ゲート電圧が上昇した時にゲート電極か
ら駆動回路電源６１へ緩やかに放電され、さらにゲート
電圧が上昇した場合でも放電経路の抵抗値を大きくする
ことによってゲート電圧の変化率を抑制できるのでゲー
ト電圧の急峻な変化が発生しない。このためコレクタ電
流の変化も緩やかになるので電圧サージがさらに抑制さ
れる。
スタの駆動回路においては、素子が過電流になって活性
領域で動作し、ゲート電圧が上昇した時にゲート電極か
ら駆動回路電源６１へ緩やかに放電され、さらにゲート
電圧が上昇した場合でも放電経路の抵抗値を大きくする
ことによってゲート電圧の変化率を抑制できるのでゲー
ト電圧の急峻な変化が発生しない。このためコレクタ電
流の変化も緩やかになるので電圧サージがさらに抑制さ
れる。
【００５９】実施の形態５．次にこの発明の実施の形態
５を図５に基づいて説明する。図５において１〜５、５
１、５２、６１〜６４、６５ａ及び７は第２従来技術と
して図１１に示したものと同一のものであり、ここでの
説明を省略する。
５を図５に基づいて説明する。図５において１〜５、５
１、５２、６１〜６４、６５ａ及び７は第２従来技術と
して図１１に示したものと同一のものであり、ここでの
説明を省略する。
【００６０】図において、６５ｂはゲート電極から駆動
回路電源６１への放電経路に設けられた抵抗、６５ｃは
抵抗６５ｂと並列関係に接続されゲート電極から駆動回
路電源６１への放電抵抗を切り替える抵抗切り替え回
路、６６ｂはゲート電極と駆動回路電源６１間に設けら
れ、ゲート電圧と駆動回路電源６１の差電圧を検出する
差電圧検出回路である。
回路電源６１への放電経路に設けられた抵抗、６５ｃは
抵抗６５ｂと並列関係に接続されゲート電極から駆動回
路電源６１への放電抵抗を切り替える抵抗切り替え回
路、６６ｂはゲート電極と駆動回路電源６１間に設けら
れ、ゲート電圧と駆動回路電源６１の差電圧を検出する
差電圧検出回路である。
【００６１】抵抗切り替え回路６５ｃは、抵抗６５ｂと
並列関係に接続される抵抗６５ｃ１と、この抵抗６５ｃ
１にコレクタが接続され、エミッタがゲート電極に接続
され、抵抗６５ｃ１をオン、オフするスイッチトランジ
スタ６５ｃ２と、このトランジスタ６５ｃ２のベースに
一端が接続され、そのベース電流を決める抵抗６５ｃ３
とにより構成される。
並列関係に接続される抵抗６５ｃ１と、この抵抗６５ｃ
１にコレクタが接続され、エミッタがゲート電極に接続
され、抵抗６５ｃ１をオン、オフするスイッチトランジ
スタ６５ｃ２と、このトランジスタ６５ｃ２のベースに
一端が接続され、そのベース電流を決める抵抗６５ｃ３
とにより構成される。
【００６２】差電圧検出回路６６ｂはゲート電極を分圧
する２つの抵抗６６ｂ２，６６ｂ３と、これら抵抗の中
間に非反転入力が接続され、反転入力が駆動回路電源６
１に接続され、さらに出力が抵抗６５ｃ３に接続された
比較器６６ｂ１により構成されている。比較器６６ｂ１
の出力はオープンコレクタで構成され、ゲート電圧を抵
抗６６ｂ２と抵抗６６ｂ３で分圧したものと駆動回路電
源６１の電圧を比較する。
する２つの抵抗６６ｂ２，６６ｂ３と、これら抵抗の中
間に非反転入力が接続され、反転入力が駆動回路電源６
１に接続され、さらに出力が抵抗６５ｃ３に接続された
比較器６６ｂ１により構成されている。比較器６６ｂ１
の出力はオープンコレクタで構成され、ゲート電圧を抵
抗６６ｂ２と抵抗６６ｂ３で分圧したものと駆動回路電
源６１の電圧を比較する。
【００６３】以上の構成において、通常時はゲート電圧
の分圧値は駆動回路電源６１の電圧よりも小さく、コン
パレータ６６ｂ１の出力はＬレベルとなっているので、
トランジスタ６５ｃ２はトランジスタ５のゲート電極に
オン指令である正の電圧が供給されているときはオンし
ている。
の分圧値は駆動回路電源６１の電圧よりも小さく、コン
パレータ６６ｂ１の出力はＬレベルとなっているので、
トランジスタ６５ｃ２はトランジスタ５のゲート電極に
オン指令である正の電圧が供給されているときはオンし
ている。
【００６４】ＩＧＢＴ５のコレクタに過電流が流れて活
性領域で動作してゲート電圧が上昇すると、まず抵抗６
５ｂと６５ｃ１の並列回路を経由して駆動回路電源に電
流が流れる。さらにゲート電圧が上昇したときにコンパ
レータ６６ｂ１の出力がハイになるように設定しておけ
ば、図示のロジックではトランジスタ６５ｃ２がオフす
るので、放電経路の抵抗が大きくなりゲートの変化率が
抑制される。
性領域で動作してゲート電圧が上昇すると、まず抵抗６
５ｂと６５ｃ１の並列回路を経由して駆動回路電源に電
流が流れる。さらにゲート電圧が上昇したときにコンパ
レータ６６ｂ１の出力がハイになるように設定しておけ
ば、図示のロジックではトランジスタ６５ｃ２がオフす
るので、放電経路の抵抗が大きくなりゲートの変化率が
抑制される。
【００６５】このように構成された電圧制御型トランジ
スタである絶縁ゲートトランジスタの駆動回路において
は、素子が過電流になって活性領域で動作し、ゲート電
圧が上昇した時にゲート電極から駆動回路電源６１へ緩
やかに放電され、さらにゲート電圧が上昇した場合でも
放電経路の抵抗値を大きくすることによってゲート電圧
の変化率を抑制できるのでゲート電圧の急峻な変化が発
生しない。さらに、この回路では駆動回路電源の電圧が
変動した場合でも、ゲート電圧との差電圧を検出してい
るため、確実に放電回路の抵抗を切り替えることができ
る。
スタである絶縁ゲートトランジスタの駆動回路において
は、素子が過電流になって活性領域で動作し、ゲート電
圧が上昇した時にゲート電極から駆動回路電源６１へ緩
やかに放電され、さらにゲート電圧が上昇した場合でも
放電経路の抵抗値を大きくすることによってゲート電圧
の変化率を抑制できるのでゲート電圧の急峻な変化が発
生しない。さらに、この回路では駆動回路電源の電圧が
変動した場合でも、ゲート電圧との差電圧を検出してい
るため、確実に放電回路の抵抗を切り替えることができ
る。
【００６６】実施の形態６．次に、この発明の実施の形
態６を図６に基づいて説明する。図において１〜５、５
１、５２、６１〜６３及び７は第２従来技術を示した図
１１と同一のものであり説明を省略する。ゲート電極と
スイッチ６２、６３間にゲート抵抗６４ａが接続され、
ゲート電極と駆動回路電極６１との間には、ゲート電極
から駆動回路電源６１へ放電する電流を検出するための
放電電流検出抵抗６８と、この抵抗６８で検出した電流
に基づき放電電流を制限する放電電流制限回路６９が接
続されている。これら抵抗６８及び放電電流制限回路６
９により一般的な定電流回路を構成している。
態６を図６に基づいて説明する。図において１〜５、５
１、５２、６１〜６３及び７は第２従来技術を示した図
１１と同一のものであり説明を省略する。ゲート電極と
スイッチ６２、６３間にゲート抵抗６４ａが接続され、
ゲート電極と駆動回路電極６１との間には、ゲート電極
から駆動回路電源６１へ放電する電流を検出するための
放電電流検出抵抗６８と、この抵抗６８で検出した電流
に基づき放電電流を制限する放電電流制限回路６９が接
続されている。これら抵抗６８及び放電電流制限回路６
９により一般的な定電流回路を構成している。
【００６７】放電電流制限回路６９は、一端がＩＧＢＴ
５のゲート電極に接続される抵抗６８の他端にエミッタ
が接続され、ダイオード６５ａのアノードにコレクタが
接続されたトランジスタ６９１と、ＩＧＢＴ５のゲート
電極（抵抗６８の一端）とトランジスタ６９１のベース
間に接続されたダイオード６９２と、トランジスタ６９
１のベースに接続され、トランジスタ６９１を駆動する
ためのベース電流供給用抵抗６９３とにより構成されて
いる。なお、ダイオード６５ａはトランジスタ６９１の
逆電圧防止用ダイオードである。
５のゲート電極に接続される抵抗６８の他端にエミッタ
が接続され、ダイオード６５ａのアノードにコレクタが
接続されたトランジスタ６９１と、ＩＧＢＴ５のゲート
電極（抵抗６８の一端）とトランジスタ６９１のベース
間に接続されたダイオード６９２と、トランジスタ６９
１のベースに接続され、トランジスタ６９１を駆動する
ためのベース電流供給用抵抗６９３とにより構成されて
いる。なお、ダイオード６５ａはトランジスタ６９１の
逆電圧防止用ダイオードである。
【００６８】このように構成された電圧制御型トランジ
スタである絶縁ゲートトランジスタの駆動回路において
は、素子が過電流になって活性領域で動作してゲート電
圧が上昇した時に、ゲート電極から駆動回路電源６１電
流が流れるが定電流回路で制限されるためゲート電圧の
変化は緩やかに起こる。さらに駆動回路電源６１の電圧
が変動した場合でにおいても確実に動作することが可能
である。
スタである絶縁ゲートトランジスタの駆動回路において
は、素子が過電流になって活性領域で動作してゲート電
圧が上昇した時に、ゲート電極から駆動回路電源６１電
流が流れるが定電流回路で制限されるためゲート電圧の
変化は緩やかに起こる。さらに駆動回路電源６１の電圧
が変動した場合でにおいても確実に動作することが可能
である。
【００６９】実施の形態７．次にこの発明の実施の形態
７について図７に基づいて説明する。図において１〜
５、５１、５２、６１〜６３及び７は第２従来技術とし
て、図１１に示したものと同一のものであり、ここでの
説明を省略する。また、放電防止用ダイオード６５ａ、
ゲート電極から駆動回路電源６１へ放電する電流を検出
するための放電電流検出抵抗６８と放電電流制限回路６
９の回路構成も図６と同一である。
７について図７に基づいて説明する。図において１〜
５、５１、５２、６１〜６３及び７は第２従来技術とし
て、図１１に示したものと同一のものであり、ここでの
説明を省略する。また、放電防止用ダイオード６５ａ、
ゲート電極から駆動回路電源６１へ放電する電流を検出
するための放電電流検出抵抗６８と放電電流制限回路６
９の回路構成も図６と同一である。
【００７０】この実施の形態では、トランジスタ６９１
のベースに接続される抵抗６９３の他端にゲート電圧検
出回路７０が接続される。このゲート電圧検出回路７０
は、オフ電圧が出力されたときにゲート電極から駆動回
路電源６１への放電を禁止するためのものである。この
ゲート電圧検出回路７０は、抵抗６９３に接続されるコ
レクタ、ＩＧＢＴ５のエミッタ電極、及び駆動回路電源
６１の負側に接続されるエミッタを有するトランジスタ
７１と、このトランジスタ７１のベースとスイッチ６
２、６３間に接続される抵抗７２とにより構成される。
のベースに接続される抵抗６９３の他端にゲート電圧検
出回路７０が接続される。このゲート電圧検出回路７０
は、オフ電圧が出力されたときにゲート電極から駆動回
路電源６１への放電を禁止するためのものである。この
ゲート電圧検出回路７０は、抵抗６９３に接続されるコ
レクタ、ＩＧＢＴ５のエミッタ電極、及び駆動回路電源
６１の負側に接続されるエミッタを有するトランジスタ
７１と、このトランジスタ７１のベースとスイッチ６
２、６３間に接続される抵抗７２とにより構成される。
【００７１】このゲート電圧検出回路７０によれば、オ
フ信号が出力（Ｌレベル）されているときは抵抗７２を
介してトランジスタ７１へのベース電流が流れないため
トランジスタ７１はオフし、その結果トランジスタ６９
１がオフする。
フ信号が出力（Ｌレベル）されているときは抵抗７２を
介してトランジスタ７１へのベース電流が流れないため
トランジスタ７１はオフし、その結果トランジスタ６９
１がオフする。
【００７２】以上の構成において、オン指令が出力され
ているときは、トランジスタ７１はオンしているため、
ＩＧＢＴ５のコレクタに過電流が流れて活性領域で動作
してゲート電圧が駆動回路電源電圧よりも上昇すると、
電流制限回路６９を介して放電電流検出抵抗６８で検出
した電流が規定値以下になるように、ゲート電極から駆
動回路電源６１ゲート電荷が放電する。一方、この図に
は示していないが、例えばトランジスタの過電流検出回
路で過電流を検出してオフ信号が出力された場合におい
ては、ゲート電圧が上昇していた場合は、それまでゲー
トから駆動回路電源６１へ電流が放電しているが、オフ
指令の出力と同時に駆動回路電源への放電から抵抗６４
ａおよびスイッチ６３を介しての放電に切り替わる。こ
れにより、ゲート電圧が上昇している時にオフ信号が出
力された場合でも放電電流が増加することなく、ゲート
電圧が滑らかに変化するのでコレクタ電流の急峻な変化
が発生することはなく、過大な電圧を発生することなく
トランジスタを遮断することができる。
ているときは、トランジスタ７１はオンしているため、
ＩＧＢＴ５のコレクタに過電流が流れて活性領域で動作
してゲート電圧が駆動回路電源電圧よりも上昇すると、
電流制限回路６９を介して放電電流検出抵抗６８で検出
した電流が規定値以下になるように、ゲート電極から駆
動回路電源６１ゲート電荷が放電する。一方、この図に
は示していないが、例えばトランジスタの過電流検出回
路で過電流を検出してオフ信号が出力された場合におい
ては、ゲート電圧が上昇していた場合は、それまでゲー
トから駆動回路電源６１へ電流が放電しているが、オフ
指令の出力と同時に駆動回路電源への放電から抵抗６４
ａおよびスイッチ６３を介しての放電に切り替わる。こ
れにより、ゲート電圧が上昇している時にオフ信号が出
力された場合でも放電電流が増加することなく、ゲート
電圧が滑らかに変化するのでコレクタ電流の急峻な変化
が発生することはなく、過大な電圧を発生することなく
トランジスタを遮断することができる。
【００７３】実施の形態８．次にこの発明の実施の形態
８について、図８に基づいて説明する。図において１〜
５、５１、５２、６１〜６３及び７は、第２従来技術に
示した図１１と同一のものであり、ここでの説明を省略
する。また、放電防止用ダイオード６５ａ、ゲート電極
から駆動回路電源６１へ放電する電流を検出するための
放電電流検出抵抗６８と放電電流制限回路６９の回路構
成も図６と同一である。
８について、図８に基づいて説明する。図において１〜
５、５１、５２、６１〜６３及び７は、第２従来技術に
示した図１１と同一のものであり、ここでの説明を省略
する。また、放電防止用ダイオード６５ａ、ゲート電極
から駆動回路電源６１へ放電する電流を検出するための
放電電流検出抵抗６８と放電電流制限回路６９の回路構
成も図６と同一である。
【００７４】この実施の形態においては、ゲート電極に
一端が接続された抵抗６４ａとスイッチ６２、６３との
間にダイオード６４ｂがカソードを抵抗６４ａ側に向け
て接続され、また、スイッチトランジスタ６９１のコレ
クタとスイッチ６２、６３間に、ダイオード６５ｃがそ
のカソードをスイッチ６２、６３間に向けて接続されて
いる。
一端が接続された抵抗６４ａとスイッチ６２、６３との
間にダイオード６４ｂがカソードを抵抗６４ａ側に向け
て接続され、また、スイッチトランジスタ６９１のコレ
クタとスイッチ６２、６３間に、ダイオード６５ｃがそ
のカソードをスイッチ６２、６３間に向けて接続されて
いる。
【００７５】ダイオード６４ｂは抵抗６４ａがオン時に
働くようにするためのものであり、ダイオード６５ｃは
後で述べるトランジスタ６９１の逆電圧防止用ダイオー
ドである。ここでも、抵抗６８及び放電電流制限回路６
９は、一般的な定電流回路を構成している。
働くようにするためのものであり、ダイオード６５ｃは
後で述べるトランジスタ６９１の逆電圧防止用ダイオー
ドである。ここでも、抵抗６８及び放電電流制限回路６
９は、一般的な定電流回路を構成している。
【００７６】以上の回路構成において、オン指令が出力
されているとき、ＩＧＢＴ５のコレクタに過電流が流れ
て活性領域で動作してゲート電圧が駆動回路電源６１の
電圧よりも上昇すると、電流制限回路６９を介して放電
電流検出抵抗６８で検出した電流が規定値以下になるよ
うに、ゲート電極から駆動回路電源６１ゲート電荷が放
電する。一方、この図には示していないが、例えばＩＧ
ＢＴ５の過電流検出回路で過電流を検出してオフ信号が
出力された場合においては、ゲート電圧が上昇していた
場合は、それまでゲートから駆動回路電源へ電流が放電
しているが、オフ指令の出力と同時に駆動回路電源への
放電からダイオード６５ｃおよびスイッチ６３を介して
の放電に切り替わる。これにより、ゲート電圧が上昇し
ている時にオフ信号が出力された場合でも放電電流が増
加することなく、ゲート電圧が滑らかに変化するのでコ
レクタ電流の急峻な変化が発生することはなく、過大な
電圧を発生することなくＩＧＢＴ５を遮断することがで
きる。また、電流制限回路６９はＩＧＢＴ５のオン時に
ゲート電圧が上昇したときの放電用及びオフ時の放電用
に兼用しているので回路が簡素になるため、安価でかつ
信頼性の高い回路とすることができる。
されているとき、ＩＧＢＴ５のコレクタに過電流が流れ
て活性領域で動作してゲート電圧が駆動回路電源６１の
電圧よりも上昇すると、電流制限回路６９を介して放電
電流検出抵抗６８で検出した電流が規定値以下になるよ
うに、ゲート電極から駆動回路電源６１ゲート電荷が放
電する。一方、この図には示していないが、例えばＩＧ
ＢＴ５の過電流検出回路で過電流を検出してオフ信号が
出力された場合においては、ゲート電圧が上昇していた
場合は、それまでゲートから駆動回路電源へ電流が放電
しているが、オフ指令の出力と同時に駆動回路電源への
放電からダイオード６５ｃおよびスイッチ６３を介して
の放電に切り替わる。これにより、ゲート電圧が上昇し
ている時にオフ信号が出力された場合でも放電電流が増
加することなく、ゲート電圧が滑らかに変化するのでコ
レクタ電流の急峻な変化が発生することはなく、過大な
電圧を発生することなくＩＧＢＴ５を遮断することがで
きる。また、電流制限回路６９はＩＧＢＴ５のオン時に
ゲート電圧が上昇したときの放電用及びオフ時の放電用
に兼用しているので回路が簡素になるため、安価でかつ
信頼性の高い回路とすることができる。
【００７７】
【発明の効果】この発明の請求項１記載の電圧制御型ト
ランジスタの駆動回路は、電圧制御型トランジスタのオ
ン状態又はオフ状態を制御する入力信号に従ってゲート
電圧を出力し、上記ゲート電圧を上記電圧制御型トラン
ジスタのゲートに印加するゲート電圧発生回路と、上記
ゲート電圧発生回路がオフ信号電圧を発生した場合に、
上記ゲートからゲート電圧発生回路への電流を規定値以
内に制限する電流制限回路とを備えてなるものである。
このような構成によれば、電圧制御型トランジスタのオ
フ状態時にゲートからゲート電圧発生回路への電流が規
制されることとなり、ターンオフ時のコレクタ電流変化
率を抑制でき、電圧サージを低減することができる。
ランジスタの駆動回路は、電圧制御型トランジスタのオ
ン状態又はオフ状態を制御する入力信号に従ってゲート
電圧を出力し、上記ゲート電圧を上記電圧制御型トラン
ジスタのゲートに印加するゲート電圧発生回路と、上記
ゲート電圧発生回路がオフ信号電圧を発生した場合に、
上記ゲートからゲート電圧発生回路への電流を規定値以
内に制限する電流制限回路とを備えてなるものである。
このような構成によれば、電圧制御型トランジスタのオ
フ状態時にゲートからゲート電圧発生回路への電流が規
制されることとなり、ターンオフ時のコレクタ電流変化
率を抑制でき、電圧サージを低減することができる。
【００７８】この発明の請求項２記載の電圧制御型トラ
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧発生回路がオフ信号電圧を発生したときに動作し、上
記ゲートから上記ゲート電圧発生回路への電流を規定値
以内に制限するように構成されてなるものである。この
ような構成によれば、電圧制御型トランジスタのオフ状
態時にゲートからゲート電圧発生回路への電流が規制さ
れることとなり、ターンオフ時のコレクタ電流変化率を
抑制でき、電圧サージを低減することができる。
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧発生回路がオフ信号電圧を発生したときに動作し、上
記ゲートから上記ゲート電圧発生回路への電流を規定値
以内に制限するように構成されてなるものである。この
ような構成によれば、電圧制御型トランジスタのオフ状
態時にゲートからゲート電圧発生回路への電流が規制さ
れることとなり、ターンオフ時のコレクタ電流変化率を
抑制でき、電圧サージを低減することができる。
【００７９】この発明の請求項３記載の電圧制御型トラ
ンジスタの駆動回路は、請求項２記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記電圧制御
型トランジスタのゲート電圧を検出するゲート電圧検出
回路及び上記ゲート電圧検出回路の検出信号により駆動
されて上記電流が流れる抵抗の抵抗値を切り替える抵抗
値切り替え回路を備えてなるものである。このような構
成によれば、ゲート電圧検出回路においてゲート電圧の
上昇を検知して、ゲート抵抗を大きくするように作用す
るので、ターンオフ時のコレクタ電流変化率を抑制し、
電圧サージを低減することができる。
ンジスタの駆動回路は、請求項２記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記電圧制御
型トランジスタのゲート電圧を検出するゲート電圧検出
回路及び上記ゲート電圧検出回路の検出信号により駆動
されて上記電流が流れる抵抗の抵抗値を切り替える抵抗
値切り替え回路を備えてなるものである。このような構
成によれば、ゲート電圧検出回路においてゲート電圧の
上昇を検知して、ゲート抵抗を大きくするように作用す
るので、ターンオフ時のコレクタ電流変化率を抑制し、
電圧サージを低減することができる。
【００８０】この発明の請求項４記載の電圧制御型トラ
ンジスタの駆動回路は、請求項２記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、定電流回路に
より構成されるものである。このような構成によれば、
定電流回路は電流検出回路において検出した電流値より
も大きな放電電流とならないように電流制限を行うの
で、ターンオフ時のコレクタ電流変化率を抑制し、電圧
サージを低減することができる。
ンジスタの駆動回路は、請求項２記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、定電流回路に
より構成されるものである。このような構成によれば、
定電流回路は電流検出回路において検出した電流値より
も大きな放電電流とならないように電流制限を行うの
で、ターンオフ時のコレクタ電流変化率を抑制し、電圧
サージを低減することができる。
【００８１】この発明の請求項５記載の電圧制御型トラ
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧発生回路と上記ゲート間に挿入された少なくとも１個
のゲート抵抗と、上記トランジスタのゲートと上記ゲー
ト電圧発生回路の間に、上記ゲートから上記電圧発生回
路の方向を順方向とするダイオードと抵抗の直列回路を
備えてなるものである。このような構成によれば、ゲー
ト電圧がオン用の電源電圧よりも上昇したときはゲート
電荷は抵抗を介して放電されるので、コレクタ電流が過
大になることが抑制され、サージ電圧を抑制することが
できる。
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧発生回路と上記ゲート間に挿入された少なくとも１個
のゲート抵抗と、上記トランジスタのゲートと上記ゲー
ト電圧発生回路の間に、上記ゲートから上記電圧発生回
路の方向を順方向とするダイオードと抵抗の直列回路を
備えてなるものである。このような構成によれば、ゲー
ト電圧がオン用の電源電圧よりも上昇したときはゲート
電荷は抵抗を介して放電されるので、コレクタ電流が過
大になることが抑制され、サージ電圧を抑制することが
できる。
【００８２】この発明の請求項６記載の電圧制御型トラ
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路に、さらに、上記
ゲート電圧発生回路と上記ゲート間に挿入された少なく
とも１個のゲート抵抗を備えてなるものである。このよ
うな構成によれば、ゲート電圧検出回路により、ゲート
電圧の上昇に応じて放電電流が規定値内に制限されるの
で、コレクタ電流が過大になることが抑制され、サージ
電圧を抑制することができる。
ンジスタの駆動回路は、請求項１記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路に、さらに、上記
ゲート電圧発生回路と上記ゲート間に挿入された少なく
とも１個のゲート抵抗を備えてなるものである。このよ
うな構成によれば、ゲート電圧検出回路により、ゲート
電圧の上昇に応じて放電電流が規定値内に制限されるの
で、コレクタ電流が過大になることが抑制され、サージ
電圧を抑制することができる。
【００８３】この発明の請求項７記載の電圧制御型トラ
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧を検出するゲート電圧検出回路と、上記ゲート電圧検
出回路により駆動されて抵抗値を切り替える抵抗値切り
替え回路とを備えてなるものである。このような構成に
よれば、ゲート電圧検出回路により、ゲート電圧の上昇
に応じて放電抵抗値が大きくなるので、ゲート電圧の上
昇がより少なくなるように作用し、したがって、コレク
タ電流が過大になることが抑制され、サージ電圧を抑制
することができる。
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧を検出するゲート電圧検出回路と、上記ゲート電圧検
出回路により駆動されて抵抗値を切り替える抵抗値切り
替え回路とを備えてなるものである。このような構成に
よれば、ゲート電圧検出回路により、ゲート電圧の上昇
に応じて放電抵抗値が大きくなるので、ゲート電圧の上
昇がより少なくなるように作用し、したがって、コレク
タ電流が過大になることが抑制され、サージ電圧を抑制
することができる。
【００８４】この発明の請求項８記載の電圧制御型トラ
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧と上記ゲート電圧発生回路における駆動回路電源との
差電圧を検出する差電圧検出回路と、上記差電圧電圧検
出回路により駆動されて抵抗値を切り替える抵抗値切り
替え回路を備えてなるものである。このような構成によ
れば、ゲート電圧とオン用電源との差電圧を検出する回
路が放電抵抗値を調整するように動作するので、放電時
のゲート電圧の変化率を精密に制御することができ、コ
レクタ電流が過大になることを抑制することができて、
サージ電圧を抑制することができる。
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、上記ゲート電
圧と上記ゲート電圧発生回路における駆動回路電源との
差電圧を検出する差電圧検出回路と、上記差電圧電圧検
出回路により駆動されて抵抗値を切り替える抵抗値切り
替え回路を備えてなるものである。このような構成によ
れば、ゲート電圧とオン用電源との差電圧を検出する回
路が放電抵抗値を調整するように動作するので、放電時
のゲート電圧の変化率を精密に制御することができ、コ
レクタ電流が過大になることを抑制することができて、
サージ電圧を抑制することができる。
【００８５】この発明の請求項９記載の電圧制御型トラ
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、定電流回路に
より構成されるものである。このような構成によれば、
定電流回路はゲート電圧の変化率を抑制するように作用
するので、コレクタ電流が過大になることを抑制するこ
とができて、サージ電圧を抑制することができる。
ンジスタの駆動回路は、請求項６記載の電圧制御型トラ
ンジスタにおいて、上記電流制限回路は、定電流回路に
より構成されるものである。このような構成によれば、
定電流回路はゲート電圧の変化率を抑制するように作用
するので、コレクタ電流が過大になることを抑制するこ
とができて、サージ電圧を抑制することができる。
【００８６】この発明の請求項１０記載の電圧制御型ト
ランジスタの駆動回路は、請求項５または請求項６記載
の電圧制御型トランジスタにおいて、上記電流制限回路
は、上記ゲートから上記ゲート電圧発生回路の方向に放
電電流を流す直列回路を、上記電圧制御型トランジスタ
のオフ時に開路する手段を備えてなるものである。この
ような構成によれば、開路手段によりオフ時の放電抵抗
値を大きくするよう作用する結果、コレクタ電流が過大
になることを抑制することができて、サージ電圧を抑制
することができる。
ランジスタの駆動回路は、請求項５または請求項６記載
の電圧制御型トランジスタにおいて、上記電流制限回路
は、上記ゲートから上記ゲート電圧発生回路の方向に放
電電流を流す直列回路を、上記電圧制御型トランジスタ
のオフ時に開路する手段を備えてなるものである。この
ような構成によれば、開路手段によりオフ時の放電抵抗
値を大きくするよう作用する結果、コレクタ電流が過大
になることを抑制することができて、サージ電圧を抑制
することができる。
【００８７】この発明の請求項１１記載の電圧制御型ト
ランジスタの駆動回路は、請求項２乃至請求項４のいず
れかに記載の電圧制御型トランジスタにおいて、上記電
流制限回路は、さらに、上記ゲートと、上記ゲート電圧
発生回路の間に、上記ゲートから上記ゲート電圧発生回
路の方向に流れる放電電流を規定値内に制限する回路と
ダイオードの直列回路を備えてなるものである。このよ
うな構成によれば、電流制限回路は、ゲート電圧の上昇
を抑制するとともに、オフ時のゲート電圧変化率を抑制
することができて、サージ電圧を抑制することができ
る。
ランジスタの駆動回路は、請求項２乃至請求項４のいず
れかに記載の電圧制御型トランジスタにおいて、上記電
流制限回路は、さらに、上記ゲートと、上記ゲート電圧
発生回路の間に、上記ゲートから上記ゲート電圧発生回
路の方向に流れる放電電流を規定値内に制限する回路と
ダイオードの直列回路を備えてなるものである。このよ
うな構成によれば、電流制限回路は、ゲート電圧の上昇
を抑制するとともに、オフ時のゲート電圧変化率を抑制
することができて、サージ電圧を抑制することができ
る。
【図１】 この発明の実施例１を示す電圧制御型トラン
ジスタの駆動回路図である。
ジスタの駆動回路図である。
【図２】 この発明の実施例２を示す電圧制御型トラン
ジスタの駆動回路図である。
ジスタの駆動回路図である。
【図３】 この発明の実施例３を示す電圧制御型トラン
ジスタの駆動回路図である。
ジスタの駆動回路図である。
【図４】 この発明の実施例４を示す電圧制御型トラン
ジスタの駆動回路図である。
ジスタの駆動回路図である。
【図５】 この発明の実施例５を示す電圧制御型トラン
ジスタの駆動回路図である。
ジスタの駆動回路図である。
【図６】 この発明の実施例６を示す電圧制御型トラン
ジスタの駆動回路図である。
ジスタの駆動回路図である。
【図７】 この発明の実施例７を示す電圧制御型トラン
ジスタの駆動回路図である。
ジスタの駆動回路図である。
【図８】 この発明の実施例８を示す電圧制御型トラン
ジスタの駆動回路図である。
ジスタの駆動回路図である。
【図９】 第１従来技術における一般的な電圧制御型ト
ランジスタの駆動回路を示す回路図である。
ランジスタの駆動回路を示す回路図である。
【図１０】 第１従来技術の動作を示す波形図である。
【図１１】 第２従来技術における電圧制御型トランジ
スタの駆動回路を示す回路図である。
スタの駆動回路を示す回路図である。
【図１２】 第２従来技術の動作を示す波形図である。
１ 直流電源、２ ダイオード、３ 負荷、４ 配線イ
ンダクタンス、５ ＩＧＢＴ、５１ コレクタ−ゲート
間容量、５２ ゲート−エミッタ間容量、６ゲート駆動
回路、６１ 駆動回路電源、６２ オン信号用スイッ
チ、６３ オフ信号用スイッチ、６４ａ ゲート抵抗、
６４ｂ ダイオード、６５ａ ダイオード、６５ｂ 抵
抗、６５ｃ 抵抗値切り替え回路、６６ ゲート電圧検
出回路、６６ｂ 差電圧検出回路、６７ ゲート抵抗切
り替え器、６８ 放電電流検出抵抗、６９ 電流リミッ
タ、７０ ゲート電極から駆動回路電源への放電回路を
オフするためのスイッチ、６７１，６７４，６７６，６
９３，６５Ｃ１，６５Ｃ３，６５Ｃ５，６５Ｃ７，７０
２ 抵抗、６７２，６７５，６９１，６５Ｃ２，６５Ｃ
６，７０１ トランジスタ、６７３，６９２，６９４
ダイオード。
ンダクタンス、５ ＩＧＢＴ、５１ コレクタ−ゲート
間容量、５２ ゲート−エミッタ間容量、６ゲート駆動
回路、６１ 駆動回路電源、６２ オン信号用スイッ
チ、６３ オフ信号用スイッチ、６４ａ ゲート抵抗、
６４ｂ ダイオード、６５ａ ダイオード、６５ｂ 抵
抗、６５ｃ 抵抗値切り替え回路、６６ ゲート電圧検
出回路、６６ｂ 差電圧検出回路、６７ ゲート抵抗切
り替え器、６８ 放電電流検出抵抗、６９ 電流リミッ
タ、７０ ゲート電極から駆動回路電源への放電回路を
オフするためのスイッチ、６７１，６７４，６７６，６
９３，６５Ｃ１，６５Ｃ３，６５Ｃ５，６５Ｃ７，７０
２ 抵抗、６７２，６７５，６９１，６５Ｃ２，６５Ｃ
６，７０１ トランジスタ、６７３，６９２，６９４
ダイオード。
Claims (11)
- 【請求項１】 電圧制御型トランジスタのオン状態又は
オフ状態を制御する入力信号に従ってゲート電圧を出力
し、上記ゲート電圧を上記電圧制御型トランジスタのゲ
ートに印加するゲート電圧発生回路と、上記ゲート電圧
発生回路がオフ信号電圧を発生した場合に、上記ゲート
からゲート電圧発生回路への電流を規定値以内に制限す
る電流制限回路とを備えてなる電圧制御型トランジスタ
の駆動回路。 - 【請求項２】 上記電流制限回路は、上記ゲート電圧発
生回路がオフ信号電圧を発生したときに動作し、上記ゲ
ートから上記ゲート電圧発生回路への電流を規定値以内
に制限するように構成されてなる請求項１記載の電圧制
御型トランジスタの駆動回路。 - 【請求項３】 上記電流制限回路は、上記電圧制御型ト
ランジスタのゲート電圧を検出するゲート電圧検出回路
及び上記ゲート電圧検出回路の検出信号により駆動され
て上記電流が流れる抵抗の抵抗値を切り替える抵抗値切
り替え回路を備えてなる請求項２記載の電圧制御型トラ
ンジスタの駆動回路。 - 【請求項４】 上記電流制限回路は、定電流回路により
構成される請求項２記載の電圧制御型トランジスタの駆
動回路。 - 【請求項５】 上記電流制限回路は、上記ゲート電圧発
生回路と上記ゲート間に挿入された少なくとも１個のゲ
ート抵抗と、上記トランジスタのゲートと上記ゲート電
圧発生回路の間に、上記ゲートから上記電圧発生回路の
方向を順方向とするダイオードと抵抗の直列回路を備え
てなる請求項１記載の電圧制御型トランジスタの駆動回
路。 - 【請求項６】 上記電流制限回路には、さらに上記ゲー
ト電圧発生回路と上記ゲート間に挿入された少なくとも
１個のゲート抵抗を備えてなる請求項１記載の電圧制御
型トランジスタの駆動回路。 - 【請求項７】 上記電流制限回路は、上記ゲート電圧を
検出するゲート電圧検出回路と、上記ゲート電圧検出回
路により駆動されて抵抗値を切り替える抵抗値切り替え
回路とからなることを特徴とする請求項６記載の電圧制
御型トランジスタの駆動回路。 - 【請求項８】 上記電流制限回路は、上記ゲート電圧と
上記ゲート電圧発生回路における駆動回路電源との差電
圧を検出する差電圧検出回路と、上記差電圧電圧検出回
路により駆動されて抵抗値を切り替える抵抗値切り替え
回路を備えてなる請求項６記載の電圧制御型トランジス
タの駆動回路。 - 【請求項９】 上記電流制限回路は、定電流回路により
構成される請求項６記載の電圧制御型トランジスタの駆
動回路。 - 【請求項１０】 上記電流制限回路は、上記ゲートから
上記ゲート電圧発生回路の方向に放電電流を流す直列回
路を、上記電圧制御型トランジスタのオフ時に開路する
手段を備えてなる請求項５もしくは請求項６記載の電圧
制御型トランジスタの駆動回路。 - 【請求項１１】 上記電流制限回路は、さらに、上記ゲ
ートと上記ゲート電圧発生回路の間に、上記ゲートから
上記ゲート電圧発生回路の方向に流れる放電電流を規定
値内に制限する回路とダイオードの直列回路を備えてな
る請求項２乃至請求項４のいずれかに記載の電圧制御型
トランジスタの駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8190719A JPH1051285A (ja) | 1996-05-28 | 1996-07-19 | 電圧制御型トランジスタの駆動回路 |
| EP96118756A EP0810731B1 (en) | 1996-05-28 | 1996-11-22 | Voltage-controlled transistor drive circuit |
| DE69632627T DE69632627T2 (de) | 1996-05-28 | 1996-11-22 | Spannungsgesteuerte Transistor-Treiberschaltung |
| US08/756,252 US5903181A (en) | 1996-05-28 | 1996-11-25 | Voltage-controlled transistor drive circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-133775 | 1996-05-28 | ||
| JP13377596 | 1996-05-28 | ||
| JP8190719A JPH1051285A (ja) | 1996-05-28 | 1996-07-19 | 電圧制御型トランジスタの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1051285A true JPH1051285A (ja) | 1998-02-20 |
Family
ID=26468027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8190719A Pending JPH1051285A (ja) | 1996-05-28 | 1996-07-19 | 電圧制御型トランジスタの駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5903181A (ja) |
| EP (1) | EP0810731B1 (ja) |
| JP (1) | JPH1051285A (ja) |
| DE (1) | DE69632627T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005269446A (ja) * | 2004-03-19 | 2005-09-29 | Nissan Motor Co Ltd | 電圧駆動型半導体素子用駆動回路 |
| JP2010006166A (ja) * | 2008-06-25 | 2010-01-14 | Toshiba Consumer Electronics Holdings Corp | 車両用空気循環式寝具 |
| JP2012186605A (ja) * | 2011-03-04 | 2012-09-27 | Mitsubishi Electric Corp | 電力用半導体素子の駆動保護回路 |
| WO2013146570A1 (ja) * | 2012-03-27 | 2013-10-03 | シャープ株式会社 | カスコード回路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441673B1 (en) * | 2000-11-06 | 2002-08-27 | General Electric Company | High-frequency resonant gate driver circuit for MOS-gated power switches |
| JP2008306618A (ja) * | 2007-06-11 | 2008-12-18 | Nissan Motor Co Ltd | 電圧駆動型素子を駆動するための駆動回路 |
| EP3537582B1 (en) * | 2007-07-03 | 2021-05-26 | Mitsubishi Electric Corporation | Drive circuit for power element |
| US20090140791A1 (en) * | 2007-11-29 | 2009-06-04 | Young Paul D | Switching Element Control |
| JP5337523B2 (ja) * | 2009-02-20 | 2013-11-06 | 株式会社日立製作所 | 半導体集積回路装置 |
| US9066406B1 (en) * | 2012-05-04 | 2015-06-23 | Universal Lighting Technologies, Inc. | LED driver and protection circuit for output short conditions |
| CN103731127B (zh) * | 2012-10-16 | 2016-12-21 | 通用电气公司 | 用于同步控制串联连接的电子开关的电路 |
| US9664729B2 (en) * | 2013-01-09 | 2017-05-30 | Nxp Usa, Inc. | Apparatus and method for monitoring operation of an insulated gate bipolar transistor |
| WO2014207811A1 (ja) * | 2013-06-24 | 2014-12-31 | 三菱電機株式会社 | パワー半導体素子の駆動回路 |
| JP6362996B2 (ja) * | 2014-10-24 | 2018-07-25 | 株式会社日立製作所 | 半導体駆動装置ならびにそれを用いた電力変換装置 |
| JP6350301B2 (ja) * | 2015-01-22 | 2018-07-04 | 株式会社デンソー | 負荷駆動制御装置および負荷駆動制御方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395728A (ja) | 1986-10-13 | 1988-04-26 | Fuji Electric Co Ltd | Ｉｇｂｔの過電流保護回路 |
| US4949213A (en) * | 1988-11-16 | 1990-08-14 | Fuji Electric Co., Ltd. | Drive circuit for use with voltage-drive semiconductor device |
| JPH02266712A (ja) * | 1989-04-07 | 1990-10-31 | Fuji Electric Co Ltd | 半導体装置 |
| EP0487964A3 (en) * | 1990-11-29 | 1993-08-18 | Siemens Aktiengesellschaft | Circuit arrangement for protecting a field-effect-controlled semiconductor against overload |
| US5097142A (en) * | 1990-12-17 | 1992-03-17 | Motorola, Inc. | Balancing network for parallel connected transistors |
| US5287252A (en) * | 1993-01-14 | 1994-02-15 | Sub-Zero Freezer Company, Inc. | Adjustable illuminated refrigerator shelf |
| EP0631390B1 (en) * | 1993-06-22 | 1999-09-01 | Philips Electronics Uk Limited | A power semiconductor circuit |
| JP3123349B2 (ja) * | 1994-06-29 | 2001-01-09 | 富士電機株式会社 | 半導体装置の制御回路 |
| JP3477852B2 (ja) * | 1994-11-04 | 2003-12-10 | 株式会社デンソー | Ｉｇｂｔ駆動回路および点火装置 |
| US5675268A (en) * | 1995-10-03 | 1997-10-07 | Motorola, Inc. | Overcurrent detection circuit for a power MOSFET and method therefor |
-
1996
- 1996-07-19 JP JP8190719A patent/JPH1051285A/ja active Pending
- 1996-11-22 EP EP96118756A patent/EP0810731B1/en not_active Expired - Lifetime
- 1996-11-22 DE DE69632627T patent/DE69632627T2/de not_active Expired - Lifetime
- 1996-11-25 US US08/756,252 patent/US5903181A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005269446A (ja) * | 2004-03-19 | 2005-09-29 | Nissan Motor Co Ltd | 電圧駆動型半導体素子用駆動回路 |
| US7242238B2 (en) | 2004-03-19 | 2007-07-10 | Nissan Motor Co., Ltd. | Drive circuit for voltage driven type semiconductor element |
| JP2010006166A (ja) * | 2008-06-25 | 2010-01-14 | Toshiba Consumer Electronics Holdings Corp | 車両用空気循環式寝具 |
| JP2012186605A (ja) * | 2011-03-04 | 2012-09-27 | Mitsubishi Electric Corp | 電力用半導体素子の駆動保護回路 |
| WO2013146570A1 (ja) * | 2012-03-27 | 2013-10-03 | シャープ株式会社 | カスコード回路 |
| JP5800986B2 (ja) * | 2012-03-27 | 2015-10-28 | シャープ株式会社 | カスコード回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0810731A2 (en) | 1997-12-03 |
| EP0810731A3 (en) | 1999-07-21 |
| US5903181A (en) | 1999-05-11 |
| EP0810731B1 (en) | 2004-06-02 |
| DE69632627T2 (de) | 2005-03-31 |
| DE69632627D1 (de) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3886876B2 (ja) | 電力用半導体素子の駆動回路 | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP4144541B2 (ja) | 電圧駆動型半導体素子用駆動回路 | |
| JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| US7535283B2 (en) | Gate drive circuit, semiconductor module and method for driving switching element | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JPH1051285A (ja) | 電圧制御型トランジスタの駆動回路 | |
| JPWO2007116900A1 (ja) | 半導体素子の駆動回路 | |
| JP2018186691A (ja) | 半導体素子の駆動装置 | |
| JP3885563B2 (ja) | パワー半導体駆動回路 | |
| EP3644507B1 (en) | Method for static gate clamping in multi-output gate driver systems | |
| US20150365083A1 (en) | Circuit and method for driving a power semiconductor switch | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP3680722B2 (ja) | Ｉｇｂｔの過電流保護回路 | |
| JP3430878B2 (ja) | Ｍｏｓゲート形素子の駆動回路 | |
| JP2004253582A (ja) | 半導体装置の駆動方法および装置 | |
| JP3532377B2 (ja) | 電圧駆動形スイッチ素子のゲート駆動回路 | |
| JP4413482B2 (ja) | 電力用半導体素子の駆動回路 | |
| JP2000324801A (ja) | 電圧制御形半導体素子の駆動回路 | |
| KR101058937B1 (ko) | 레벨 쉬프트 회로 및 이의 오동작 방지 방법 | |
| WO2022123977A1 (ja) | 電圧制御型半導体素子の駆動装置 | |
| JP3661813B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2000295838A (ja) | ドライブ回路 | |
| JP2000101408A (ja) | パワー半導体素子のゲート駆動回路 | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |