JPH10307751A - 並列計算機におけるポインタ制御によるデータ転送装置 - Google Patents
並列計算機におけるポインタ制御によるデータ転送装置Info
- Publication number
- JPH10307751A JPH10307751A JP9119090A JP11909097A JPH10307751A JP H10307751 A JPH10307751 A JP H10307751A JP 9119090 A JP9119090 A JP 9119090A JP 11909097 A JP11909097 A JP 11909097A JP H10307751 A JPH10307751 A JP H10307751A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- address
- command
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 claims abstract description 47
- 238000010168 coupling process Methods 0.000 claims abstract description 47
- 238000005859 coupling reaction Methods 0.000 claims abstract description 47
- 238000004904 shortening Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 15
- 230000004044 response Effects 0.000 description 13
- 238000013500 data storage Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 6
- 208000033748 Device issues Diseases 0.000 description 2
- 238000013523 data management Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Memory System (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】本発明の課題は、結合装置のデータ転送時間を
短縮させ、コマンドの実行時間を短縮させることであ
る。 【解決手段】本発明では、1台の計算機を複数の論理計
算機に分割し、論理計算機は処理装置あるいは結合装置
から構成される。この構成では、処理装置と結合装置は
同一の計算機上に存在するため、他の論理計算機のメモ
リのアクセスが可能である。結合装置は、処理装置から
受信したコマンドを実行する際、データ本体の転送を行
わないで、コマンド処理実行中にデータのアドレスとデ
ータ長を転送させることにより、コマンド実行時間は短
縮できる。
短縮させ、コマンドの実行時間を短縮させることであ
る。 【解決手段】本発明では、1台の計算機を複数の論理計
算機に分割し、論理計算機は処理装置あるいは結合装置
から構成される。この構成では、処理装置と結合装置は
同一の計算機上に存在するため、他の論理計算機のメモ
リのアクセスが可能である。結合装置は、処理装置から
受信したコマンドを実行する際、データ本体の転送を行
わないで、コマンド処理実行中にデータのアドレスとデ
ータ長を転送させることにより、コマンド実行時間は短
縮できる。
Description
【0001】
【発明の属する技術分野】本発明は、1台の計算機を複
数の論理計算機に分割し、処理装置とこれらが共有する
結合装置から構成される並列計算機に係わり、結合装置
のコマンド処理におけるデータ転送時間を短縮させるデ
ータ転送装置に関する。
数の論理計算機に分割し、処理装置とこれらが共有する
結合装置から構成される並列計算機に係わり、結合装置
のコマンド処理におけるデータ転送時間を短縮させるデ
ータ転送装置に関する。
【0002】
【従来の技術】処理装置とこれらが共有する結合装置か
ら構成される並列計算機は、特開平6-4490「データ処理
システム」に記載されている。
ら構成される並列計算機は、特開平6-4490「データ処理
システム」に記載されている。
【0003】これによると、処理装置(中央処理複合
体:CPC)が共有装置(SES機構)にデータを書き込む場
合、処理装置はメッセージバッファにデータを格納し
て、結合装置に書き込みコマンドを転送する。これによ
り、処理装置のメッセージバッファに格納されているデ
ータを結合装置のメッセージバッファに転送する。結合
装置は処理装置から書き込みコマンドを受信すると、こ
れを解析し、該当するデータを結合装置のメッセージバ
ッファから結合装置のメモリに転送する。最後に、結合
装置は処理装置にコマンドの処理結果を返送する。
体:CPC)が共有装置(SES機構)にデータを書き込む場
合、処理装置はメッセージバッファにデータを格納し
て、結合装置に書き込みコマンドを転送する。これによ
り、処理装置のメッセージバッファに格納されているデ
ータを結合装置のメッセージバッファに転送する。結合
装置は処理装置から書き込みコマンドを受信すると、こ
れを解析し、該当するデータを結合装置のメッセージバ
ッファから結合装置のメモリに転送する。最後に、結合
装置は処理装置にコマンドの処理結果を返送する。
【0004】また、処理装置が共有装置(SES機構)か
らデータを読み出す場合、処理装置は結合装置に読み出
しコマンドを転送する。結合装置は処理装置から読み出
しコマンドを受信すると、これを解析する。そして、該
当するデータを結合装置のメモリから結合装置のメッセ
ージバッファからに転送する。これにより、処理装置の
メッセージバッファに格納されているデータを結合装置
のメッセージバッファに転送する。最後に、結合装置は
処理装置に、コマンドの処理結果と読み出し結果が格納
されているメッセージバッファを返送する。
らデータを読み出す場合、処理装置は結合装置に読み出
しコマンドを転送する。結合装置は処理装置から読み出
しコマンドを受信すると、これを解析する。そして、該
当するデータを結合装置のメモリから結合装置のメッセ
ージバッファからに転送する。これにより、処理装置の
メッセージバッファに格納されているデータを結合装置
のメッセージバッファに転送する。最後に、結合装置は
処理装置に、コマンドの処理結果と読み出し結果が格納
されているメッセージバッファを返送する。
【0005】このように上記の方式では、結合装置はコ
マンド処理中にデータ転送を行っている。
マンド処理中にデータ転送を行っている。
【0006】
【発明が解決しようとする課題】従来の技術で説明した
ように、結合装置は処理装置からの書き込みコマンドあ
るいは読み出しコマンドを実行する場合、コマンド実行
中にデータ転送を行う。このため、コマンド処理におけ
るデータ転送時間が長くなり、コマンド実行時間が長く
なるという問題が残る。
ように、結合装置は処理装置からの書き込みコマンドあ
るいは読み出しコマンドを実行する場合、コマンド実行
中にデータ転送を行う。このため、コマンド処理におけ
るデータ転送時間が長くなり、コマンド実行時間が長く
なるという問題が残る。
【0007】そこで本発明では、1台の計算機を複数の
論理計算機に分割し、論理計算機として処理装置あるい
は結合装置を割り当てる。この並列計算機は、物理的に
は1台の計算機であるため、論理計算機が他の論理計算
機のメモリをアクセスできる。
論理計算機に分割し、論理計算機として処理装置あるい
は結合装置を割り当てる。この並列計算機は、物理的に
は1台の計算機であるため、論理計算機が他の論理計算
機のメモリをアクセスできる。
【0008】本発明では、このようなシステム構成にお
いて、処理装置と結合装置間でデータ転送を行い際、デ
ータのアドレスのみ通信することにより、データ転送時
間を短縮させ、コマンド実行時間を短縮することであ
る。
いて、処理装置と結合装置間でデータ転送を行い際、デ
ータのアドレスのみ通信することにより、データ転送時
間を短縮させ、コマンド実行時間を短縮することであ
る。
【0009】
【課題を解決するための手段】本発明では、1台の計算
機を複数の論理計算機に分割し、論理計算機は処理装置
あるいは結合装置から構成される。この構成では、処理
装置と結合装置は同一の計算機上に存在するため、他の
論理計算機のメモリのアクセスが可能である。
機を複数の論理計算機に分割し、論理計算機は処理装置
あるいは結合装置から構成される。この構成では、処理
装置と結合装置は同一の計算機上に存在するため、他の
論理計算機のメモリのアクセスが可能である。
【0010】ここで、処理装置が結合装置にデータを書
き込む時、処理装置は結合装置に書き込みコマンドを発
行するが、処理装置はデータのアドレスを結合装置に送
信する。結合装置はこのデータのデータ項目を作成し、
このデータ項目に、データのアドレスを格納する。
き込む時、処理装置は結合装置に書き込みコマンドを発
行するが、処理装置はデータのアドレスを結合装置に送
信する。結合装置はこのデータのデータ項目を作成し、
このデータ項目に、データのアドレスを格納する。
【0011】他の処理装置がこのデータを読み出す時、
この処理装置は結合装置に読み出しコマンドを発行す
る。そして、結合装置は受信したコマンドを実行し、コ
マンドを発行した処理装置にデータ項目からデータのア
ドレスを通知する。最後に、処理装置は、結合装置から
受信したデータのアドレスを参照し、該当するデータを
読み出す。
この処理装置は結合装置に読み出しコマンドを発行す
る。そして、結合装置は受信したコマンドを実行し、コ
マンドを発行した処理装置にデータ項目からデータのア
ドレスを通知する。最後に、処理装置は、結合装置から
受信したデータのアドレスを参照し、該当するデータを
読み出す。
【0012】このように本発明では、データ本体の転送
を行わないで、コマンド処理実行中にデータのポインタ
を転送させることにより、コマンド実行時間は短縮でき
る。
を行わないで、コマンド処理実行中にデータのポインタ
を転送させることにより、コマンド実行時間は短縮でき
る。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を示
す。
す。
【0014】図1は、本発明による並列計算機のシステ
ム構成図である。これは、1台の計算機(10)を複数
の論理計算機(20〜23)に分割して使用する。論理
計算機(0)(20)は結合装置として使用し、論理計算
機(1)〜(3)(21〜23)は処理装置として使用する。
全ての処理装置(21〜23)は書き込みコマンドや読
み出しコマンドを結合装置(20)に発行することによ
り、結合装置(20)に格納されているデータを共有す
る。
ム構成図である。これは、1台の計算機(10)を複数
の論理計算機(20〜23)に分割して使用する。論理
計算機(0)(20)は結合装置として使用し、論理計算
機(1)〜(3)(21〜23)は処理装置として使用する。
全ての処理装置(21〜23)は書き込みコマンドや読
み出しコマンドを結合装置(20)に発行することによ
り、結合装置(20)に格納されているデータを共有す
る。
【0015】1台の計算機(10)はプロセッサ(1
1)、メモリ(12)から構成する。
1)、メモリ(12)から構成する。
【0016】メモリ(12)は各論理計算機(20〜2
3)毎に、論理計算機(0)用メモリ(12−0)、論理
計算機(1)用メモリ(12−1)、論理計算機(2)用(1
2−2)メモリおよび論理計算機(3)用メモリ(12−
3)に分割する。
3)毎に、論理計算機(0)用メモリ(12−0)、論理
計算機(1)用メモリ(12−1)、論理計算機(2)用(1
2−2)メモリおよび論理計算機(3)用メモリ(12−
3)に分割する。
【0017】各処理装置(21〜23)は、通常処理装
置自身のメモリをアクセスし、論理アドレスを使用す
る。全ての処理装置(21〜23)の論理アドレス
は、’0’番地から開始する。一方、各処理装置(21
〜23)は他の処理装置のメモリをアクセスする場合
は、図2に示す物理アドレスを使用する。このため、処
理装置(21〜23)は物理アドレスを知るために、図
3に示すアドレス変換テーブル(21−1〜23−1)
を所有する。
置自身のメモリをアクセスし、論理アドレスを使用す
る。全ての処理装置(21〜23)の論理アドレス
は、’0’番地から開始する。一方、各処理装置(21
〜23)は他の処理装置のメモリをアクセスする場合
は、図2に示す物理アドレスを使用する。このため、処
理装置(21〜23)は物理アドレスを知るために、図
3に示すアドレス変換テーブル(21−1〜23−1)
を所有する。
【0018】図2はメモリの物理アドレスを示す図であ
る。論理計算機(0)(20)の先頭の物理アドレスは’
0’とし、論理計算機(1)(21)の先頭の物理アドレス
は’A’とし、論理計算機(2)(22)の先頭の物理アド
レスは’B’とし、および論理計算機(3)(23)の先頭
の物理アドレスは’C’とする。
る。論理計算機(0)(20)の先頭の物理アドレスは’
0’とし、論理計算機(1)(21)の先頭の物理アドレス
は’A’とし、論理計算機(2)(22)の先頭の物理アド
レスは’B’とし、および論理計算機(3)(23)の先頭
の物理アドレスは’C’とする。
【0019】図3はアドレス変換テーブルを示す図であ
る。全ての処理装置(21〜23)は、他の処理装置の
先頭の物理アドレスを知るために、アドレス変換テーブ
ル(21−1〜23−1)を所有する。アドレス変換テ
ーブル(21−1〜23−1)は、処理装置番号(2
6)と先頭の物理アドレス(27)から構成される。
る。全ての処理装置(21〜23)は、他の処理装置の
先頭の物理アドレスを知るために、アドレス変換テーブ
ル(21−1〜23−1)を所有する。アドレス変換テ
ーブル(21−1〜23−1)は、処理装置番号(2
6)と先頭の物理アドレス(27)から構成される。
【0020】この場合、処理装置(1)(21)の処理装
置番号(26−1)を’1’と、その先頭の物理アドレ
ス(27−1)は’A’とし、処理装置(1)(22)の処
理装置番号(26−2)を’2’と、その先頭の物理ア
ドレス(27−2)は’B’とし、処理装置(1)(23)
の処理装置番号(26−3)を’3’と、その先頭の物
理アドレス(27−3)は’C’とする。
置番号(26−1)を’1’と、その先頭の物理アドレ
ス(27−1)は’A’とし、処理装置(1)(22)の処
理装置番号(26−2)を’2’と、その先頭の物理ア
ドレス(27−2)は’B’とし、処理装置(1)(23)
の処理装置番号(26−3)を’3’と、その先頭の物
理アドレス(27−3)は’C’とする。
【0021】このように、全ての処理装置(21〜2
3)は処理装置番号(26)から他の処理装置(21〜
23)の先頭の物理アドレス(27)を知ることが可能
となる。
3)は処理装置番号(26)から他の処理装置(21〜
23)の先頭の物理アドレス(27)を知ることが可能
となる。
【0022】図4は結合装置のデータ管理方法を示す図
である。データを書き込む場合、データ項目(31、3
2)を作成し、待ち行列で管理する。待ち行列毎にデー
タ項目制御(30)を設ける。
である。データを書き込む場合、データ項目(31、3
2)を作成し、待ち行列で管理する。待ち行列毎にデー
タ項目制御(30)を設ける。
【0023】データ項目制御(30)には、最初に接続
するデータ項目(31)のアドレスを格納する。
するデータ項目(31)のアドレスを格納する。
【0024】データ項目(31)は、データ識別子(3
1−1)、データポインタ(31−2)、データ/ポイ
ンタフラグ(31−3)および次データ項目ポインタ
(31−4)から構成される。データ項目(32)はデ
ータ項目(31)と同一である。
1−1)、データポインタ(31−2)、データ/ポイ
ンタフラグ(31−3)および次データ項目ポインタ
(31−4)から構成される。データ項目(32)はデ
ータ項目(31)と同一である。
【0025】データ識別子(31−1)は処理装置(2
1〜23)がデータを識別するものであり、ユニークな
値である。
1〜23)がデータを識別するものであり、ユニークな
値である。
【0026】データポインタ(31−2)はデータのア
ドレスを示す。以下に示す、データ/ポインタフラグ
(31−3)が”1”の場合には、処理装置番号、デー
タアドレスおよびデータ長が格納されている箇所のアド
レスを示す。一方、これが”0”の場合には、データ本
体のアドレスを示す。
ドレスを示す。以下に示す、データ/ポインタフラグ
(31−3)が”1”の場合には、処理装置番号、デー
タアドレスおよびデータ長が格納されている箇所のアド
レスを示す。一方、これが”0”の場合には、データ本
体のアドレスを示す。
【0027】データ/ポインタフラグ(31−3)は、
処理装置番号、データのアドレスとデータ長を転送する
か、データ本体を転送するかを示すフラグである。以
下、これが”1”の場合には、処理装置番号(31−
5)、データのアドレス(31−6)とデータ長(31
−7)を転送し、”0”の場合には、データ本体(31
−8)を転送する。この実施例では、処理装置番号(3
1−5)データのアドレス(31−6)とデータ長(3
1−7)を転送するため、データ/ポインタフラグ(3
1−3)は”1”とする。
処理装置番号、データのアドレスとデータ長を転送する
か、データ本体を転送するかを示すフラグである。以
下、これが”1”の場合には、処理装置番号(31−
5)、データのアドレス(31−6)とデータ長(31
−7)を転送し、”0”の場合には、データ本体(31
−8)を転送する。この実施例では、処理装置番号(3
1−5)データのアドレス(31−6)とデータ長(3
1−7)を転送するため、データ/ポインタフラグ(3
1−3)は”1”とする。
【0028】次データ項目ポインタ(31−4)は、次
のデータ項目(32)を示すアドレスを格納する。
のデータ項目(32)を示すアドレスを格納する。
【0029】図5は結合装置と処理装置の転送データ格
納領域を示す図である。
納領域を示す図である。
【0030】まず、処理装置の転送データ格納領域(5
0)は、コマンド格納領域(51)、応答格納領域(5
2)、メッセージバッファ1(53)およびメッセージ
バッファ2(54)から構成される。
0)は、コマンド格納領域(51)、応答格納領域(5
2)、メッセージバッファ1(53)およびメッセージ
バッファ2(54)から構成される。
【0031】コマンド格納領域(51)は、コマンド
(51−1)とデータ/ポインタフラグ(51−2)か
ら構成される。
(51−1)とデータ/ポインタフラグ(51−2)か
ら構成される。
【0032】応答格納領域(52)は、応答(52−
1)とデータ/ポインタフラグ(52−2)から構成さ
れる。
1)とデータ/ポインタフラグ(52−2)から構成さ
れる。
【0033】メッセージバッファ1(53)はデータ/
ポインタフラグ(52−2)により、データアドレスを
使用する場合に有効であり、処理装置番号(53−
1)、データアドレス(53−2)とデータ長(53−
3)から構成される。
ポインタフラグ(52−2)により、データアドレスを
使用する場合に有効であり、処理装置番号(53−
1)、データアドレス(53−2)とデータ長(53−
3)から構成される。
【0034】メッセージバッファ2(54)はデータ/
ポインタフラグ(52−2)により、データ本体を転送
する場合に使用し、データ本体(54−1)から構成さ
れる。
ポインタフラグ(52−2)により、データ本体を転送
する場合に使用し、データ本体(54−1)から構成さ
れる。
【0035】結合装置の転送データ格納領域(60)は
処理装置の転送データ格納領域(50)と同一構成であ
り、コマンド格納領域(61)、応答格納領域(6
2)、メッセージバッファ1(63)およびメッセージ
バッファ2(64)から構成される。
処理装置の転送データ格納領域(50)と同一構成であ
り、コマンド格納領域(61)、応答格納領域(6
2)、メッセージバッファ1(63)およびメッセージ
バッファ2(64)から構成される。
【0036】コマンド格納領域(61)は、コマンド
(61−1)とデータ/ポインタフラグ(61−2)か
ら構成される。
(61−1)とデータ/ポインタフラグ(61−2)か
ら構成される。
【0037】応答格納領域(62)は、応答(62−
1)とデータ/ポインタフラグ(62−2)から構成さ
れる。
1)とデータ/ポインタフラグ(62−2)から構成さ
れる。
【0038】以下、図6から図8を用いて、データアド
レスとデータ長を送信する場合について説明する。
レスとデータ長を送信する場合について説明する。
【0039】図6は書き込み処理の処理手順を示す図で
ある。処理装置(21)は、コマンド格納領域(51)
に、書き込みコマンド(51−1)とデータ/ポインタ
フラグ(51−2)に”1”をセットする。メッセージ
バッファ1(53)に、処理装置(21)であるため処
理装置番号(53−1)に”1”を、データ論理アドレ
ス(53−2)に”a”を、データ長(53−3)に”
10”を設定する。そして、処理装置(21)は、書き
込みコマンドを送信し(処理 100)、同時に、メッ
セージバッファ1の内容を送信する(処理 101)。
ある。処理装置(21)は、コマンド格納領域(51)
に、書き込みコマンド(51−1)とデータ/ポインタ
フラグ(51−2)に”1”をセットする。メッセージ
バッファ1(53)に、処理装置(21)であるため処
理装置番号(53−1)に”1”を、データ論理アドレ
ス(53−2)に”a”を、データ長(53−3)に”
10”を設定する。そして、処理装置(21)は、書き
込みコマンドを送信し(処理 100)、同時に、メッ
セージバッファ1の内容を送信する(処理 101)。
【0040】一方、結合装置(20)はコマンドを受信
すると、転送データ格納領域(60)からコマンド(6
1−1)とデータ/ポインタフラグ(61−2)を読み
出し、コマンドを解析する(処理 102)。そして、
データ項目(31)を作成する(処理 103)。そし
て、作成したデータ項目(31)を以下のように、設定
する(処理 104)。ユニークなデータ識別子(31
−1)を設定し、指定された場所にこのデータ項目(3
1)を接続するために、次データ項目ポインタ(31−
4)を設定する。データ/ポインタフラグ(31−3)
を”1”に設定する。最後に、データポインタ(31−
2)として、メッセージバッファ1(63)から処理装
置番号(31−5)に”1”を、データアドレス(31
−6)に”a”を、およびデータ長(31−7)”1
0”を設定する。
すると、転送データ格納領域(60)からコマンド(6
1−1)とデータ/ポインタフラグ(61−2)を読み
出し、コマンドを解析する(処理 102)。そして、
データ項目(31)を作成する(処理 103)。そし
て、作成したデータ項目(31)を以下のように、設定
する(処理 104)。ユニークなデータ識別子(31
−1)を設定し、指定された場所にこのデータ項目(3
1)を接続するために、次データ項目ポインタ(31−
4)を設定する。データ/ポインタフラグ(31−3)
を”1”に設定する。最後に、データポインタ(31−
2)として、メッセージバッファ1(63)から処理装
置番号(31−5)に”1”を、データアドレス(31
−6)に”a”を、およびデータ長(31−7)”1
0”を設定する。
【0041】更に、結合装置(20)は応答を作成し
(処理 105)、転送データ格納領域(60)の応答
格納領域(62)に、応答(62−1)に格納する。最
後に、結合装置(20)は処理装置(21)に応答(6
2−1)を送信する(処理 106)。
(処理 105)、転送データ格納領域(60)の応答
格納領域(62)に、応答(62−1)に格納する。最
後に、結合装置(20)は処理装置(21)に応答(6
2−1)を送信する(処理 106)。
【0042】次に、図7と図8を用いて、図6で書き込
んだデータを読み出す場合を説明する。
んだデータを読み出す場合を説明する。
【0043】図7は読み出し処理の処理手順を示す図で
ある。処理装置(22)は、コマンド格納領域(51)
に、読み出しコマンド(51−1)をセットし、読み出
しコマンドを送信する(処理 200)。
ある。処理装置(22)は、コマンド格納領域(51)
に、読み出しコマンド(51−1)をセットし、読み出
しコマンドを送信する(処理 200)。
【0044】一方、結合装置(20)はコマンドを受信
すると、転送データ格納領域(60)からコマンド(6
1−1)を読み出し、コマンドを解析する(処理 20
2)。そして、データ識別子(31−1)から該当する
データ項目(31)を検索する(処理 203)。そし
て、検索したデータ項目(31)からデータ/ポインタ
フラグ(31−3)が”1”の場合には、処理装置番号
(63−1)として”1”を、データ論理アドレス(6
3−2)として”a”を、およびデータ長(63−3)
として”10”を、メッセージバッファ1(63)に設
定する(処理204)。この場合、処理装置(21)が
書き込んだデータを読み出すため、処理装置番号(63
−1)は”1”とする。
すると、転送データ格納領域(60)からコマンド(6
1−1)を読み出し、コマンドを解析する(処理 20
2)。そして、データ識別子(31−1)から該当する
データ項目(31)を検索する(処理 203)。そし
て、検索したデータ項目(31)からデータ/ポインタ
フラグ(31−3)が”1”の場合には、処理装置番号
(63−1)として”1”を、データ論理アドレス(6
3−2)として”a”を、およびデータ長(63−3)
として”10”を、メッセージバッファ1(63)に設
定する(処理204)。この場合、処理装置(21)が
書き込んだデータを読み出すため、処理装置番号(63
−1)は”1”とする。
【0045】更に、転送データ格納領域(60)の応答
格納情報(62)に応答(62−1)とデータ/ポイン
タフラグ(62−2)に”1”を設定する(処理 20
5)。最後に、結合装置(20)は処理装置(22)に
応答(62−1)、データ/ポインタフラグ(62−
2)とメッセージバッファ1(63)を送信する(処理
206)。
格納情報(62)に応答(62−1)とデータ/ポイン
タフラグ(62−2)に”1”を設定する(処理 20
5)。最後に、結合装置(20)は処理装置(22)に
応答(62−1)、データ/ポインタフラグ(62−
2)とメッセージバッファ1(63)を送信する(処理
206)。
【0046】処理装置(22)は転送データ格納領域
(50)に、応答(52−1)とデータ/ポインタフラ
グ(52−2)として”1”を、処理装置番号(53−
1)として”1”を、データ論理アドレス(53−2)
として”a”を、およびデータ長(53−3)として”
10”を受信する。
(50)に、応答(52−1)とデータ/ポインタフラ
グ(52−2)として”1”を、処理装置番号(53−
1)として”1”を、データ論理アドレス(53−2)
として”a”を、およびデータ長(53−3)として”
10”を受信する。
【0047】図8は処理装置のデータ読み出し処理の処
理手順を示す図である。
理手順を示す図である。
【0048】処理装置(22)はデータ/ポインタフラ
グ(52−2)を読み出す(処理250)。これが”
0”の場合(処理 251)、データを受信しているた
め、データを読み出す(処理 252)。
グ(52−2)を読み出す(処理250)。これが”
0”の場合(処理 251)、データを受信しているた
め、データを読み出す(処理 252)。
【0049】一方、データ/ポインタフラグ(52−
2)が”1”の場合、処理装置(22)はデータポイン
タとデータ長を受信したと判定する。処理装置(22)
は以下のようにデータの物理アドレスを算出する(処理
260)。
2)が”1”の場合、処理装置(22)はデータポイン
タとデータ長を受信したと判定する。処理装置(22)
は以下のようにデータの物理アドレスを算出する(処理
260)。
【0050】メッセージバッファ1(53)から処理装
置番号(53−1)とデータ論理アドレス(53−
2)、およびアドレス変換テーブル(22−1)を読み
出す。
置番号(53−1)とデータ論理アドレス(53−
2)、およびアドレス変換テーブル(22−1)を読み
出す。
【0051】処理装置番号(53−1)は”1”であ
り、処理装置(21)の先頭の物理アドレスは”A”で
ある。また、データ論理アドレス(53−2)は”a”
とする。読み出すデータの先頭の物理アドレスは、”A
+a”となる。
り、処理装置(21)の先頭の物理アドレスは”A”で
ある。また、データ論理アドレス(53−2)は”a”
とする。読み出すデータの先頭の物理アドレスは、”A
+a”となる。
【0052】次に、処理装置(22)はデータ長(53
−3)を読み出す(処理 261)。
−3)を読み出す(処理 261)。
【0053】処理装置(22)は物理アドレスとして”
A+a”を設定し、ここからデータ長”10”までデータ
を読み出す(処理 262)。
A+a”を設定し、ここからデータ長”10”までデータ
を読み出す(処理 262)。
【0054】このように、本発明では、コマンド処理実
行中にデータのアドレスとデータ長を転送させることに
より、データ本体(31−7)の転送を不要となり、コ
マンド実行時間は短縮できる。
行中にデータのアドレスとデータ長を転送させることに
より、データ本体(31−7)の転送を不要となり、コ
マンド実行時間は短縮できる。
【0055】また、結合装置(20)はデータ項目(3
1)に、データ本体を転送するのか、あるいは処理装置
番号(31−5)、データ論理アドレス(31−6)と
データ長(31−7)を転送するのかを示すかを示すフ
ラグ(31−3)を設けることより、従来方式のように
データ本体(31−8)を転送するもの、と本発明のよ
うにデータアドレスとデータ長を転送するものを融合さ
せることが可能となる。
1)に、データ本体を転送するのか、あるいは処理装置
番号(31−5)、データ論理アドレス(31−6)と
データ長(31−7)を転送するのかを示すかを示すフ
ラグ(31−3)を設けることより、従来方式のように
データ本体(31−8)を転送するもの、と本発明のよ
うにデータアドレスとデータ長を転送するものを融合さ
せることが可能となる。
【0056】
【発明の効果】本発明では、1台の計算機を複数の論理
計算機に分割し、これらの論理計算機を処理装置あるい
は結合装置とする並列計算機において、処理装置あるい
は結合装置間でデータ転送を行う際、データのアドレス
とデータ長を転送させることにより、データ転送時間を
短縮させ、コマンドの実行時間を短縮できる。
計算機に分割し、これらの論理計算機を処理装置あるい
は結合装置とする並列計算機において、処理装置あるい
は結合装置間でデータ転送を行う際、データのアドレス
とデータ長を転送させることにより、データ転送時間を
短縮させ、コマンドの実行時間を短縮できる。
【図1】本発明による並列計算機のシステム構成図であ
る。
る。
【図2】メモリの物理アドレスを示す図である。
【図3】アドレス変換テーブルを示す図である。
【図4】結合装置のデータ管理方法を示す図である。
【図5】結合装置と処理装置の転送データ格納領域を示
す図である。
す図である。
【図6】書き込み処理の処理手順を示す図である。
【図7】読み出し要求の処理手順を示す図である。
【図8】処理装置のデータ読み出し処理の処理手順を示
す図である。
す図である。
20…結合装置、21〜23…処理装置
Claims (3)
- 【請求項1】1台の計算機を複数の論理計算機に分割
し、これらの論理計算機を処理装置あるいは結合装置と
する並列計算機において、結合装置と処理装置間でデー
タを転送するために、結合装置と処理装置に、処理装置
番号、データのアドレスおよびデータ長を格納する領域
を設けることを特徴とする並列計算機におけるポインタ
制御によるデータ転送装置。 - 【請求項2】請求項1において、全ての処理装置は、処
理装置番号とその処理装置の先頭の物理アドレスを対応
させたテーブルを所有し、処理装置番号と論理装置のア
ドレスから該当するデータのアドレスを算出することを
特徴とする並列計算機におけるポインタ制御によるデー
タ転送装置。 - 【請求項3】請求項1において、結合装置はデータ項目
に、データ本体を転送するのか、あるいはデータのアド
レスとデータ長を転送するのかを示すかを示すフラグを
設けることを特徴とする並列計算機におけるポインタ制
御によるデータ転送装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9119090A JPH10307751A (ja) | 1997-05-09 | 1997-05-09 | 並列計算機におけるポインタ制御によるデータ転送装置 |
US09/070,841 US6144995A (en) | 1997-05-09 | 1998-05-01 | Data transfer method for logical computers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9119090A JPH10307751A (ja) | 1997-05-09 | 1997-05-09 | 並列計算機におけるポインタ制御によるデータ転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10307751A true JPH10307751A (ja) | 1998-11-17 |
Family
ID=14752654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9119090A Pending JPH10307751A (ja) | 1997-05-09 | 1997-05-09 | 並列計算機におけるポインタ制御によるデータ転送装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6144995A (ja) |
JP (1) | JPH10307751A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014522533A (ja) * | 2011-06-10 | 2014-09-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | オペレータ・メッセージ・コマンドの結合ファシリティへの伝送 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3247330B2 (ja) * | 1997-12-25 | 2002-01-15 | 株式会社神戸製鋼所 | 複数プロセッサシステム |
JP3579240B2 (ja) * | 1998-02-13 | 2004-10-20 | 富士通株式会社 | 電子メール装置及び電子メールプログラムを記録したコンピュータ読取可能な記録媒体 |
US6681238B1 (en) * | 1998-03-24 | 2004-01-20 | International Business Machines Corporation | Method and system for providing a hardware machine function in a protected virtual machine |
US6286089B1 (en) * | 1999-08-24 | 2001-09-04 | Amdahl Corporation | Coupling facility using dynamic address translation |
GB2365545B (en) * | 1999-12-23 | 2004-06-02 | Ibm | Data processing system with master and slave processors |
FR3028213A1 (fr) | 2014-11-07 | 2016-05-13 | Michelin & Cie | Systeme de telegonflage pour vehicule et procede pour un tel systeme |
TWI639921B (zh) * | 2017-11-22 | 2018-11-01 | 大陸商深圳大心電子科技有限公司 | 指令處理方法及使用所述方法的儲存控制器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4972315A (en) * | 1987-03-10 | 1990-11-20 | Mitsubishi Denki Kabushiki Kaisha | Data flow machine |
CA2086691C (en) * | 1992-03-30 | 1997-04-08 | David A. Elko | Communicating messages between processors and a coupling facility |
JPH09506988A (ja) * | 1993-09-30 | 1997-07-08 | アップル コンピュータ,インコーポレイテッド | コンピュータの仮想メモリにおける補助記憶の分散制御システム |
JP3687990B2 (ja) * | 1994-01-25 | 2005-08-24 | 株式会社日立製作所 | メモリアクセス機構 |
JPH07262093A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 記憶装置の領域再構成制御方式 |
US5925099A (en) * | 1995-06-15 | 1999-07-20 | Intel Corporation | Method and apparatus for transporting messages between processors in a multiple processor system |
JPH09244893A (ja) * | 1996-03-11 | 1997-09-19 | Hitachi Ltd | 並列計算機システムにおける一括転送方法 |
US5881303A (en) * | 1996-07-01 | 1999-03-09 | Sun Microsystems, Inc. | Multiprocessing system configured to perform prefetch coherency activity with separate reissue queue for each processing subnode |
US5923890A (en) * | 1997-07-30 | 1999-07-13 | International Business Machines Corporation | Method and apparatus for optimizing the handling of synchronous requests to a coupling facility in a sysplex configuration |
US6026448A (en) * | 1997-08-27 | 2000-02-15 | International Business Machines Corporation | Method and means for exchanging messages, responses and data between different computer systems that require a plurality of communication paths between them |
-
1997
- 1997-05-09 JP JP9119090A patent/JPH10307751A/ja active Pending
-
1998
- 1998-05-01 US US09/070,841 patent/US6144995A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014522533A (ja) * | 2011-06-10 | 2014-09-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | オペレータ・メッセージ・コマンドの結合ファシリティへの伝送 |
Also Published As
Publication number | Publication date |
---|---|
US6144995A (en) | 2000-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5333276A (en) | Method and apparatus for priority selection of commands | |
US6622193B1 (en) | Method and apparatus for synchronizing interrupts in a message passing queue oriented bus system | |
JP3431149B2 (ja) | 仮想fifoによる周辺装置インタフェースのシステム並びに方法 | |
US5535340A (en) | Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge | |
US5870625A (en) | Non-blocking memory write/read mechanism by combining two pending commands write and read in buffer and executing the combined command in advance of other pending command | |
US20060230240A1 (en) | Inter-processor communication method using a shared cache memory in a storage system | |
US9792209B2 (en) | Method and apparatus for cache memory data processing | |
JPH0587854B2 (ja) | ||
JPH10307751A (ja) | 並列計算機におけるポインタ制御によるデータ転送装置 | |
JPH0340868B2 (ja) | ||
TW200945033A (en) | Memory allocation and access method and device using the same | |
JPS60134953A (ja) | デ−タ転送制御装置 | |
US8108873B1 (en) | System for extending an addressable range of memory | |
JP4965456B2 (ja) | システムと共有バッファ内のストレージとの間でデータを転送する方法、システム、及びコンピュータ・プログラム(システムと共有バッファ内ストレージとの間のデータ転送) | |
US6434592B1 (en) | Method for accessing a network using programmed I/O in a paged, multi-tasking computer | |
JP3307331B2 (ja) | ネットワークファイルシステムのデータ転送方法 | |
JP3441521B2 (ja) | バス・トランザクション実行の方法と装置 | |
JP2001022640A (ja) | メモリ管理方法 | |
JPH10307802A (ja) | 並列計算機におけるマルチバッファ制御によるデータ転送装置 | |
JPH07334453A (ja) | メモリアクセスシステム | |
JPS60246461A (ja) | メモリアクセス制御方法 | |
JPS6037933B2 (ja) | 電子計算機のメモリ・アクセス方式 | |
JPH06243106A (ja) | 計算機装置 | |
JPS6379161A (ja) | 半導体記憶装置 | |
JPH0239344A (ja) | コンピュータシステムに於けるアダプタ用アドレス変換装置 |