[go: up one dir, main page]

JPH10303352A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JPH10303352A
JPH10303352A JP9105024A JP10502497A JPH10303352A JP H10303352 A JPH10303352 A JP H10303352A JP 9105024 A JP9105024 A JP 9105024A JP 10502497 A JP10502497 A JP 10502497A JP H10303352 A JPH10303352 A JP H10303352A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
semiconductor element
semiconductor
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9105024A
Other languages
English (en)
Inventor
Kanako Sawada
佳奈子 澤田
Atsushi Kurosu
篤 黒須
Kenji Takahashi
健司 高橋
Kiretsu Ryu
煕烈 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Legrand Korea Co Ltd
Original Assignee
Toshiba Corp
Anam Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Anam Industrial Co Ltd filed Critical Toshiba Corp
Priority to JP9105024A priority Critical patent/JPH10303352A/ja
Priority to KR1019980012847A priority patent/KR100287414B1/ko
Priority to TW087105666A priority patent/TW392318B/zh
Priority to US09/063,380 priority patent/US5937279A/en
Publication of JPH10303352A publication Critical patent/JPH10303352A/ja
Priority to US09/336,697 priority patent/US6087715A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0135—Quinary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 パッケージクラックの生じない信頼性の高い
半導体装置を提供する。 【解決手段】 本発明の半導体装置は、リードフレーム
１１上に半導体素子１２を接着層１３により搭載し、封
止樹脂１４により封止したものであり、リードフレーム
１１は、実質的にＣｕからなる基材１１ａと、この基材
上に形成された基材１１ａの酸化物からなる厚さ約５０
ｎｍ以下の酸化物薄膜１１ｂとを具備する。酸化物薄膜
１１ｂの膜厚を約５０ｎｍ以下に制御することにより、
封止樹脂１４との接合強度が大きく向上し、実装時のリ
フロープロセスなど大きな熱的負荷がかかった場合で
も、パッケージクラックが発生しない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子を搭載す
るリードフレームに関する。また本発明は、リードフレ
ーム上に搭載した半導体素子を樹脂封止した半導体装置
に関し、とくに表面実装型の半導体装置に関する。また
本発明は半導体装置の製造方法に関する。さらに本発明
は半導体装置の製造装置に関する。
【０００２】
【従来の技術】半導体を用いた電子製品は様々な分野で
幅広く用いられており、半導体素子はより高機能で集積
度の高いものが開発されている。半導体素子をリードフ
レームに搭載して樹脂封止した半導体パッケージなどの
半導体装置についてもより高い信頼性、生産性が求めら
れている。
【０００３】半導体装置に用いられるリードフレームに
は、従来、４２ｗｔ％Ｆｅ−Ｎｉや、２９ｗｔ％Ｎｉ−
１７ｗｔ％Ｃｏ−ＦｅなどのＦｅ−Ｎｉ系合金が多く用
いられてきた。このようなＦｅ系のリードフレームは、
合金成分として高価なＮｉやＣｏ等を使用しているため
にコストが高くなってしまうという問題点がある。ま
た、リードフレームは、半導体素子の高集積化にともな
いより高い放熱性、すなわち高い熱伝導性が求められて
いるが、Ｆｅ系のリードフレームではこのような要求を
満足することができないという問題がある。
【０００４】そこで比較的安価で、熱伝導性、電気伝導
性に優れた性質を有する銅合金がリードフレームとして
用いられつつある。このようなリードフレーム材料とし
ては例えば、Ｃｕ−Ｓｎ系、Ｃｕ−Ｓｎ−Ｎｉ−Ｓｉ
系、Ｃｕ−Ｆｅ−Ｐ系、Ｃｕ−Ｓｎ−Ｎｉ−Ｓｉ−Ｚｎ
系、Ｃｕ−Ｆｅ−Ｐ系等をあげることができる。
【０００５】ところが、このような銅や銅合金からなる
リードフレームを用いて樹脂封止型半導体装置を構成し
ようとすると、リードフレームと封止樹脂との密着性、
接着性が十分得ることができないという問題がある。リ
ードフレームと封止樹脂との密着性が不十分な場合、半
導体装置内の半導体素子の耐湿性、耐候性、耐腐食性な
どに悪影響を及ぼし、半導体装置の信頼性が大きく低下
してしまう。
【０００６】とくに、樹脂封止された表面実装型半導体
装置は、回路基板への実装時に封止樹脂にクラックが発
生し、半導体装置の信頼性を大きく低下させており、ま
た生産性も低下させているという問題がある。
【０００７】図１９、図２０は従来の半導体装置の構成
の例を概略的に示す断面図である。
【０００８】この半導体装置は、リードフレーム９１上
に半導体素子９２を接着層９３により搭載し、封止樹脂
９４により封止したものである。半導体素子９２は第１
の面と第２の面とを有し、第１の面をリードフレームの
半導体素子を搭載する搭載領域であるダイパッド９１ｄ
と対向して接着層９３により固定されている。半導体素
子９２は第２の面に接続端子９２ｂを備えており、この
接続端子９２ｂとリードフレームのインナーリード９１
ｅとの間は、ボンディングワイヤ９５により電気的に接
続されている。
【０００９】クラック発生のメカニズムは概略以下のと
おりである。上述のように、半導体装置内部には封止樹
脂９４とリードフレーム９１の界面など、密着性が低く
剥離しやすい界面が存在する。一方、半導体装置を構成
する封止樹脂９４は大気中などの水分を吸湿する。この
半導体装置が実装時に高温に晒されると、封止樹脂９４
が吸湿した水分が水蒸気化する。半導体装置内の剥離面
に水蒸気による内部応力が作用すると、半導体装置が膨
れ、さらにこの内部応力が、封止部材の破断強度を上回
ったっときパッケージにクラック９９が発生する（図２
０）。
【００１０】このような半導体装置のクラック発生の問
題は、近年の半導体素子の大型化、半導体装置の薄型化
とともにより深刻な問題となっている。現状では、半導
体装置をアルミコートされた袋に入れて出荷する、いわ
ゆる防湿梱包を行い、製品毎に開封後の使用時間、すな
わち水分の吸湿時間を管理することにより半導体装置の
クラックを防止しており、半導体メーカー、ユーザー双
方とも多大な負担を強いられている。
【００１１】銅系のリードフレームを用いた半導体装置
のさらなる問題点はその成形性である。これは半導体装
置の大型化、薄型化により特に問題となっている。半導
体装置の、リードフレームの材料として銅を用いると、
半導体素子の主要な構成材であるシリコンと、その線膨
張係数が約１桁相違する。このため、両者をダイアタッ
チ工程で貼り合わせたのち室温まで冷却すると、熱応力
により反りが発生してしまう。半導体素子のサイズが大
きくなるほど、反りによる変位量も大きくなり、より深
刻な問題になる。
【００１２】さらに大型の半導体素子では一般に多ピン
接続になるため、これに対応するリードフレームのピッ
チ、特にインナーリード部分のピッチは微細なものにな
る。このため、微細でその数も多いリードフレームのイ
ンナーリード部分の相互の位置関係を正しく保つため
に、ポリイミド等の樹脂などからなるテープにより固定
されていることが多い。アセンブリ工程にかかる熱負荷
に起因して、インナーリードの位置を正しく維持するた
めのテープが収縮すると、リードフレームに反りが発生
するという問題がある。これらの反りは、一般的にも困
難である大型かつ薄型の半導体装置の成形をさらに困難
にし、ダイシフト、半導体素子やダイパッドの露出とい
った成形不良の原因となっているとう問題がある。
【００１３】成形性を向上させるためには、半導体素子
の上側、ダイパッドの下側の封止樹脂の厚さを略等しく
する必要があり、このためにリードフレームにはディプ
レスが施されている。反りが解決できない場合には、反
り量も見越してディプレス量を決めてやる必要がある
が、反り量を正確に見積もるのは難しく、試行錯誤的に
最適値を求めているのが現状であり、このような手法で
は信頼性の高い半導体装置を、高い生産性で製造するこ
とは困難である。
【００１４】
【発明が解決しようとする課題】本発明はこのような課
題を解決するためになされたものである。すなわち本発
明は、封止樹脂との密着性が良好なリードフレームを備
えた半導体装置を提供することを目的とする。
【００１５】また本発明は封止樹脂とリードフレームと
の密着性が良好で、信頼性、生産性の高い半導体装置を
提供することを目的とする。さらに本発明は成形性が高
い半導体装置を提供することを目的とする。 また、本
発明は封止樹脂とリードフレームとの密着性が良好で、
信頼性、生産性の高い半導体装置の製造方法を提供する
ことを目的とする。さらに本発明は、半導体素子と封止
樹脂との密着性が良好で、信頼性、生産性の高い半導体
装置の製造方法を提供することを目的とする。
【００１６】また本発明は、封止樹脂との密着性が良好
で、かつ生産性が高い半導体装置の製造装置を提供する
ことを目的とする。
【００１７】
【課題を解決するための手段】このような課題を解決す
るために、本発明では下記のような構成を採用してい
る。
【００１８】本発明の半導体装置は、実質的に銅または
銅基合金からなる基材と、前記基材上に形成され、前記
基材の酸化物からなる厚さ約５０ｎｍ以下の酸化物薄膜
とを有するリードフレームと、前記リードフレーム上に
搭載された半導体素子と、前記半導体素子を被覆するよ
うに封止する封止部材とを具備したことを特徴とする。
酸化物薄膜の厚さは２０ｎｍ以下に制御することが、封
止樹脂とリードフレームとの密着性を高めるためにはさ
らに好適である。
【００１９】前記基材はその表面に、高さが約１０μｍ
程度以下の線状のバンプを有していてもよい。ここで線
状のバンプとは基材表面に形成された線状の隆起を意味
している（図３（ｂ）参照）。酸化物薄膜は非常にリー
ドフレーム基材の厚さに比べて非常に薄いため、酸化物
薄膜がバンプ形状に追随して形成される。このリードフ
レーム表面の凹凸により、リードフレームと封止樹脂、
リードフレームと接着層とがより強固に接合される。な
おこのバンプの高さは一定でなくともよい。また、前記
酸化物薄膜の前記基材側では酸化銅（Ｉ）、つまりＣｕ
2 Ｏの濃度は、酸化銅（ＩＩ）、つまりＣｕＯの濃度よ
りも大きく、表面側では酸化銅（Ｉ）の濃度は酸化銅
（ＩＩ）の濃度よりも小さくなるようにしてもよい。
【００２０】本発明の半導体装置が備えるリードフレー
ムは、第１の面と第２の面とを有する半導体素子を搭載
する搭載領域を有するリードフレームであって、前記搭
載領域は、前記第１の面と対向するように前記半導体素
子を搭載したとき、前記半導体素子の第１の面の少なく
とも一部が露出するような開口部を有するようにしても
よい。この開口部は前記搭載領域が複数のドメインに分
割されるように形成してもよい。また、前記搭載領域の
外形は略矩形であり、前記ドメインは前記搭載領域内に
対称に形成するようにしてもよい。
【００２１】リードフレームの半導体素子を搭載する搭
載領域を複数のドメインに分割して形成することによ
り、リードフレームに半導体素子を搭載するダイアタッ
チ工程、半導体素子とリードフレームとを電気的に接続
するボンディング工程、半導体素子を樹脂等の封止部材
で封止する工程、完成した半導体装置を基板上に実装す
る工程などにおいて、半導体素子やリードフレームを含
めた半導体装置にかかる応力が分散される。このとき、
搭載領域内にドメインが対称に配置されるように開口部
を設けておけば、応力集中がより緩和され、信頼性が向
上する。なお、搭載領域の外形の形状は方形に限らず、
長方形でもよい。また、搭載領域（ダイパッド）の形状
としては、例えばスプリット形状や、ウィンドウ形状な
どがある。また、開口部を搭載領域の中央部に設けるよ
うにしても同様の効果を得ることができる。
【００２２】また、本発明の半導体装置では、半導体素
子とリードフレームとの接合部材として、ヤング率が約
０．５ＧＰａ以下の熱硬化性樹脂を用いるようにしても
よい。このような接合部材を採用することにより応力緩
衝能が向上し、クラックの発生が防止され、半導体装置
の信頼性が向上する。
【００２３】本発明の半導体装置は、第１の面と第２の
面とを有する半導体素子と、実質的に銅または銅基合金
からなる基材と、この基材上に形成された前記基材の酸
化物からなる厚さ約５０ｎｍ以下の酸化物薄膜を有する
とともに、前記半導体素子の第１の面と対向し、かつ前
記半導体素子の第１の面の少なくとも一部が露出するよ
うな開口部を有する搭載領域を備えたリードフレーム
と、前記リードフレームの搭載領域と前記半導体素子と
の間に形成された接着層と、前記半導体素子を被覆する
封止部材とを具備したことを特徴とする。上述同様に、
リードフレームの基材上に形成された酸化物薄膜の厚さ
を約２０ｎｍ以下に制御することにより、リードフレー
ムと封止樹脂との密着性がより向上する。このような酸
化物薄膜の膜厚は、ダイアタッチ工程やダイボンディン
グ工程など、半導体装置の製造プロセスにおける熱的負
荷を小さくするとともに、酸素濃度を制限することによ
り制御するようにしてもよい。前述同様、リードフレー
ムの半導体素子を搭載する搭載領域（ダイパッド）の形
状をスプリット形状やウィンドウ形状にすることにより
応力緩和能が向上し、半導体装置の信頼性が向上する。
【００２４】半導体装置のパッケージクラックを防止す
るため、これまで様々な提案がなされてきた。半導体装
置内部で最も密着性の低い界面は、リードフレームのダ
イパッドの半導体素子搭載面の裏面と封止樹脂との間の
界面である。特に銅系リードフレームは加熱によりその
表面に酸化膜が形成され、この酸化膜によりリードフレ
ームと封止樹脂との密着性が損なわれる。本発明者ら
は、酸化膜厚がおよそ５０ｎｍを越えると密着性が急激
に低下するが、酸化物薄膜の膜厚が５０ｎｍ以下、より
好ましくは２０ｎｍ以下に制御することによりリードフ
レームと封止樹脂との密着性を向上できることを見出だ
した。
【００２５】従来の半導体装置のアセンブリプロセスを
通じてリードフレームにかかる熱的負荷では、容易に１
００ｎｍ以上もの酸化膜が形成されてしまうため、リー
ドフレームと封止樹脂との密着性はほぼゼロになってし
まうのである。
【００２６】したがって本発明の半導体装置では、リー
ドフレーム表面に形成される酸化物薄膜の膜厚を制御す
ることにより、リードフレームと封止樹脂との密着性を
確保している。
【００２７】また、酸化物薄膜の膜厚を制御するととも
に、半導体素子搭載領域であるダイパッドを分割し、あ
るいは開口部の面積を低減することにより、さらに半導
体装置の信頼性を向上することができる。これは、リー
ドフレームと比較して、封止樹脂との密着性がより高い
半導体素子と樹脂の界面を増やすことができるためと、
ダイパッド形状により熱的、機械的負荷により半導体装
置内部に生じる応力が緩和されるためである。
【００２８】本発明の半導体装置の製造方法は、リード
フレームのダイパッドと半導体素子とを、ゲルタイムが
約１０秒より短い熱硬化型樹脂層を介して対向配置する
工程と、非酸化雰囲気中で、前記熱硬化型樹脂層を硬化
させる工程とを有することを特徴とする。ここでゲルタ
イムは、熱源により加熱した金属板上で、ダイアタッチ
剤として用いる樹脂をへらで撹拌し、撹拌を開始してか
ら樹脂の粘度が急に上昇するまでの時間を測定して得た
値である。
【００２９】ゲルタイムが短い熱効果型樹脂層を接合部
材として採用することにより、ダイアタッチ工程におけ
る熱的負荷が軽減し、リードフレーム表層に形成される
酸化物薄膜の成長が抑制される。また、本発明の半導体
装置の製造方法は、リードフレームのダイパッドと、半
導体素子の第１の面とをゲルタイムが約１０秒より小さ
な接合部材を介して対向配置する工程と、非酸化雰囲気
中で前記接合部材を硬化させる工程と、前記半導体素子
の第２の面に形成された接続端子と、前記リードフレー
ムの前記リード端子とをボンディングワイヤにより２０
０℃以下で超音波接続する工程とを有することを特徴と
する。
【００３０】半導体素子とリードフレームとを接合する
接合部材として短時間で効果する熱硬化型樹脂などの樹
脂を採用するのに加えて、ボンディング時にかかる熱的
負荷を小さくすることによって、さらにリードフレーム
の表層の酸化物薄膜の成長を抑制することができる。例
えば従来は約２５０℃程度の加熱と超音波によりボンデ
ィングワイヤと半導体素子の接続端子およびリードフレ
ームのインナーリードとを接続していたが、本発明にお
いては、加熱を約２００℃以下程度、より好ましくは約
１７０〜約１８０程度に設定することにより、リードフ
レームの表層に形成される酸化物薄膜の膜厚をさらに効
果的に抑制することができる。加熱温度を余り低くする
と、ボンディング接続に必要な時間が長くなり、接続数
が多い場合には生産性が低下する。
【００３１】また、本発明の半導体装置の製造方法は、
リードフレームのダイパッドに第１の面を有する半導体
素子を搭載して樹脂封止する半導体装置の製造方法であ
って、開口部を有する前記ダイパッド上に前記半導体素
子の第１の面を対向させて搭載する工程と、前記ダイパ
ッドの開口部から露出した前記半導体素子の第１の面に
紫外線を照射する工程と、前記半導体素子を封止樹脂に
より封止する工程とを具備したことを特徴とする。前述
したように本発明のリードフレームでは、半導体素子を
搭載する搭載領域に開口部を有している。本発明の半導
体装置の製造方法では、この開口部から露出した半導体
素子の第１の面に紫外線を照射してその表面を清浄にす
るものである。半導体素子の表面を清浄にすることによ
り、半導体素子と封止樹脂との密着性が向上し、半導体
装置の信頼性、生産性が向上する。
【００３２】本発明の半導体装置の製造装置は、リード
端子とダイパッドを有するリードフレームの前記ダイパ
ッドと、半導体素子の第１の面とを接合部材を介して対
向配置する手段と、酸素濃度調節手段と加熱手段とを備
えた前記接合部材を硬化させる手段と、前記半導体素子
の第２の面に形成された接続端子と、前記リードフレー
ムの前記リード端子とを導体により接続する手段とを具
備し、前記対向配置する手段、前記硬化させる手段と、
前記接続する手段とをインラインに配置したことを特徴
とする。この半導体装置の製造装置は、半導体素子とリ
ードフレームとを接合部材を硬化する手段を、その前後
の工程に対応する手段の間にインラインで配置したもの
である。上述したように、例えばゲルタイムが短い熱硬
化性樹脂など速硬性の接合部材を採用することにより、
硬化に要する時間が短くなり、リードフレームの表面に
形成される酸化物薄膜の膜厚を極めて薄く制御すること
ができる。また従来は、加熱炉内に接合部材を挟んで対
向配置した半導体素子とリードフレームとを導入して硬
化させるバッチ処理を行っていたが、本発明の製造装置
によれば、リードフレームと封止樹脂との密着性が向上
すると同時に、スループットも向上する。
【００３３】
【発明の実施の形態】以下に本発明についてさらに詳細
に説明する。
【００３４】（実施形態１）図１は本発明の半導体装置
の構成の１例を概略的に示す断面図である。この半導体
装置１０は、リードフレーム１１上に半導体素子１２を
接着層１３により搭載し、封止樹脂１４により封止した
ものである。リードフレーム１１は、基材１１と、この
基材１１上に形成された基材の酸化物からなる酸化物薄
膜１１ｂが形成されている。半導体素子１２は第１の面
と第２の面とを有し、第１の面をリードフレームの半導
体素子を搭載する搭載領域であるダイパッド１１ｄと対
向して接着層１３により固定されている。半導体素子１
２は第２の面に接続端子１２ｂを備えており、この接続
端子１２ｂとリードフレームのインナーリード１１ｅと
の間は、ボンディングワイヤ１５により電気的に接続さ
れている。ボンディングワイヤ１５は金などの導体金属
を用いるようにすればよい。
【００３５】またこの例では、半導体素子１２とリード
フレーム１１との接合部材として、ヤング率が約０．５
ＧＰａ以下の熱硬化性樹脂を接着層１３として用いてい
る。このような接合部材１３を採用することにより応力
緩衝能が向上し、クラックの発生が防止され、半導体装
置の信頼性が向上することができる。
【００３６】なお封止樹脂１４としては、エポキシ系の
熱硬化型樹脂にシリカ系のフィラーを７０％程度混合し
たものを用いている。この封止樹脂の線膨張率は約０．
８×１０-5／℃、曲げ弾性率は約２５．４ＧＰａ、曲げ
強度は約１５５ＭＰａである。封止樹脂としてはエポキ
シ系に限らず例えばフェノール系など、他の封止樹脂を
用いることもできる。また、ここでは接着層１３として
熱硬化性樹脂を用いているが、例えば熱可塑性樹脂など
他の樹脂を用いるようにしてもよい。
【００３７】図２は本発明の半導体装置が備えるリード
フレームの構成の１例を概略的に示す平面図であり、図
３は本発明のリードフレームの断面構造の例を模式的に
示す図である。なお、図２、図３ではリードフレームだ
けを取り出して示している。本発明の半導体装置を構成
するリードフレーム１１は、実質的にＣｕからなる基材
１１ａと、この基材上に形成された基材１１ａの酸化物
からなる厚さ約１０ｎｍの酸化物薄膜１１ｂとを具備し
たものである。ダイパッド１１ｄに搭載した半導体素子
１２の接続端子１２ｂと、インナーリード１１ｅとはボ
ンディングワイヤで電気的に接続され、アウターリード
１１ｆを通じて外部回路との接続をとるものである。
【００３８】なおリードフレームの全体の厚さＤは約１
００μｍであり、酸化物薄膜１１ｂの厚さは極めて薄い
ものとなっている。なおリードフレーム全体の厚さは約
１００μｍに限ることはなく、一般に用いられている例
えば約１００μｍ〜約１５０μｍ程度のものでももちろ
ん適用することができる。そしてリードフレームの基材
上に形成される酸化物薄膜１１ｂの膜厚は約５０ｎｍ以
下に制御するようにすればよく、約２０ｎｍ以下に制御
することがさらに好適である。
【００３９】図４は、酸化物薄膜１１ｂの膜厚と、リー
ドフレーム１１と封止樹脂との接合強度との関係を示す
図である。この接合強度は、基材１１ａの表面に膜厚を
変えて形成した酸化物薄膜１１ｂを備えた銅からなるリ
ードフレーム１１上に封止樹脂１４を形成し、この封止
樹脂をヘッド３１により剥離して、剥離に要する強度を
測定したものである（図２１参照）。
【００４０】酸化物薄膜の膜厚が約５０ｎｍを越える
と、十分な接着強度が得られないことがわかる。このた
め、その表面に厚さ約１００ｎｍ以上の酸化物薄膜が形
成されている従来の半導体装置を構成するリードフレー
ムでは十分な接合強度がえられずに、熱電導性、電気伝
導性がたかくしなやかでコストも安い銅あるいは銅をベ
ースとした合金材料を半導体装置のリードフレームに採
用することは困難であった。これに対し本発明の半導体
装置では、酸化物薄膜の膜厚を約５０ｎｍ以下、より好
ましくは２０ｎｍ以下に制御することにより、リードフ
レームと封止樹脂との十分な接合強度が得られているこ
とがわかる。この傾向は、他の封止樹脂を用いた場合で
も一般的に見られる傾向であった。
【００４１】このように本発明の半導体装置は、そのリ
ードフレームの表面に膜厚が制御された酸化物薄膜を形
成することにより、リードフレームとして銅あるいは銅
基合金を用いても、リードフレームと封止樹脂との間の
接合強度を十分に得ることができ、半導体装置の信頼
性、耐久性を向上することができる。
【００４２】例えば、基板へ実装する際のリフロー工程
などで大きな熱負荷がかかってもパッケージクラックの
発生を防止することができる。また例えば、半導体装置
完成後の湿度の管理などに要する負担を大幅に軽減する
ことができ、生産性を向上することができる。
【００４３】図３（ｂ）は基材表面に、高さが約１０μ
ｍ程度以下の線状のバンプ１１ｃを有したリードフレー
ムの構造を概略的に示す図である。酸化物薄膜１１ｂは
非常にリードフレーム基材の厚さに比べて非常に薄いた
め、酸化物薄膜１１ｂが基材１１ａのバンプ１１ｃの形
状に追随して形成される。このリードフレーム表面の凹
凸により、リードフレームと封止樹脂、リードフレーム
と接着層とがより強固に接合される。なおこのバンプの
高さは一定でなくともよい。
【００４４】（実施形態２）図５、図６、図７は例えば
図１に例示したような本発明の半導体装置のリードフレ
ームの半導体素子搭載領域であるダイパッドの構成の例
を概略的に示す平面図である。
【００４５】このように本発明の半導体装置が備えるリ
ードフレームのダイパッド１１ｄの形状は、半導体素子
１２を搭載したときにその少なくとも一部が露出するよ
うな開口部を備えている。すなわち本発明の半導体装置
が備えるリードフレームは、第１の面と第２の面とを有
する半導体素子を搭載する搭載領域を有するリードフレ
ームであって、そのダイパッドは第１の面と対向するよ
うに半導体素子１２を搭載したとき、半導体素子１２の
第１の面の少なくとも一部が露出するような開口部２２
を有している。図６、図７の例ではこの開口部はダイパ
ッドが複数のドメインに分割されるように形成されてお
り、図５の例ではダイパッドに外形と相似形状の開口部
を備えている。本発明による半導体装置で用いる銅リー
ドフレームのダイパッドを構成する各ドメインは、ダイ
アタッチに必要な強度を保つことができる範囲内で、か
つ搬送時に必要なリードフレーム強度を保てる程度の範
囲内でできるだけ小さくすることが好適である。このと
き、ダイパッドを構成する複数のドメインは半導体素子
の搭載領域内にほぼ対称に形成するようにしてもよい。
図６、７の例ではドメインは４回対称に形成されてい
る。対称性は厳密なものでなくてもよく、また２回対称
でも６回対称、その他の対称性を有していてもよい。
【００４６】リードフレームの半導体素子を搭載する搭
載領域を複数のドメインに分割して形成することによ
り、リードフレームに半導体素子を搭載するダイアタッ
チ工程、半導体素子とリードフレームとを電気的に接続
するボンディング工程、半導体素子を樹脂等の封止部材
で封止する工程、完成した半導体装置を基板上に実装す
る工程などにおいて、半導体素子やリードフレームを含
めた半導体装置にかかる応力を分散することができ、従
来のダイパッド（図８参照）と比べて半導体装置の信頼
性、耐久性を向上することができるとともに、半導体装
置の生産性も向上する。なお、ダイパッドの外形の形状
は方形に限らず、長方形でもよい。
【００４７】リードフレーム１１のダイパッド１１ｄに
上述のような開口部を設けると、この開口部を介して半
導体素子１２と封止樹脂１４が接合することになる。図
９は封止樹脂とリードフレームおよび半導体素子との接
着強度の傾向を模式的に示すグラフである。このように
半導体素子１２と封止樹脂１４との接着強度の方が、リ
ードフレーム１１と封止樹脂１４との接着強度よりも大
きく、ダイパッドの開口部を介して封止樹脂１４と半導
体素子１２とを接合させることにより、全体としてはよ
り大きな接合強度を得ることができる。さらに、本発明
の半導体装置では、ダイパッド１１ｄと半導体素子１２
との接合面は小さくなるとともに分割されることにな
る。したがって、例えば接着層１３の硬化や、硬化温度
から室温への温度変化に起因するダイパッド１１ｄと半
導体素子１２の反りを小さくすることもできる。図１０
は、従来の半導体装置と本発明の半導体装置における反
りの様子を模式的に示す図である。このように本発明の
半導体装置では、従来の半導体装置よりも反りが小さい
ため、封止樹脂によりモールドする際にも均一に力が印
加される。また半導体素子の大きさが大型化した場合で
も、全体の厚さを薄く保持したまま信頼性の高い半導体
装置を形成することができる。
【００４８】このようにリードフレーム１１のダイパッ
ド１１ｄに開口部を形成することにより、応力を分散す
ることができるだけでなく、より大きな接合強度を得る
ことができる。
【００４９】さらに、このような開口部を設けることに
より、半導体素子１２をリードフレーム９１に搭載した
後に、開口部から露出した半導体素子１２の表面をＵＶ
照射などにより洗浄することができる。これにより、半
導体素子１２と封止樹脂１４との密着性を向上し、半導
体装置の信頼性をさらに向上することができる。 （実施形態３）つぎに本発明の半導体装置の製造方法に
ついて説明する。図１１は本発明の半導体装置の製造方
法を説明するための図であり、図１２、図１３は製造方
法の各工程を説明するための図である。
【００５０】まず実質的に銅あるいは銅基合金からなる
リードフレーム１１を準備する（図１１（ａ）、図１２
（ａ））。ダイパッド１１ｄは、前述したように開口部
を有しているものを用いるようにしてもよい。図１４
は、このようなリードフレームの１例を概略的に示す平
面図である。
【００５１】ついで、このリードフレーム１１の半導体
素子搭載領域であるダイパッド１１ｄと半導体素子１２
とを接着層１３を介して対向配置し、接着層１３を硬化
することにより半導体素子をリードフレームに搭載する
（図１１（ｂ）、図１２（ｂ））。このダイアタッチ工
程では、約１分以内で硬化する接着剤を用い、窒素循環
雰囲気など、酸素濃度を制限した条件で硬化させてい
る。ここでは熱硬化性樹脂を接着層１３として用いてい
る。この接着剤１３のゲルタイムは１０秒以下、Ｔｇは
−３１℃であり、ヤング率は０．３４ＧＰａ（５０
℃）、線膨張率（α2 ）は１６３×１０-6／℃である。
この接着層１３を介して対向配置した半導体素子とリー
ドフレームとを、窒素を循環させた加熱炉内で２００℃
程度の温度で、約１分程度加熱して硬化させた。ここで
は熱硬化性樹脂を用いているが、ゲルタイムが約１０秒
程度よりも短ければ熱硬化性樹脂に限らず例えば熱可塑
性樹脂を用いるようにしてもよい。
【００５２】またこのようにゲルタイムが短い接着層１
３を採用することにより、ダイアタッチ工程でリードフ
レーム１１にかかる熱負荷が低減し、リードフレーム１
１の表面に形成される酸化被膜の成長を抑制することが
できる。酸化被膜の成長は、酸素濃度を制限することに
よりさらに効率的に行うことができる。
【００５３】図１５は、ダイアタッチ工程における酸素
濃度（体積％）とリードフレーム表面に形成される酸化
物薄膜の膜厚との関係を測定した結果を示すグラフであ
る。プロセス温度が２５０℃の例について例示する。
【００５４】この図からわかるように酸素濃度が約５％
以上になると、酸化物膜厚の成長が促進され、１５０秒
程度の加熱によっても１００ｎｍ程度の酸化物薄膜が形
成されてしまうことがわかる。一方、酸素濃度をこれよ
り小さく、例えば約１％以下に制御することにより酸化
物薄膜の形成を効果的に抑制することができる。また、
この図からもわかるように、酸素濃度を例えば約１％以
下に押さえることにより、加熱時間が１０分程度に及ん
だ場合でも酸化物薄膜の成長は非常に小さく、約２０ｎ
ｍ以下であることがわかる。
【００５５】このように、半導体装置の製造プロセスで
の加熱温度を低く押さえるだけでなく酸素濃度を制御す
ることによっても、リードフレーム基材表面に形成され
る酸化物薄膜を非常に薄く制御することができ、リード
フレームと封止樹脂との接合強度を大きくすることがで
きる。さらに、本発明の半導体装置の製造方法では、硬
化に要する時間が短いため、従来はバッチ処理でおこな
っていたダイアタッチ工程をインラインで行うことがで
き、半導体装置の生産性を大幅に向上することができ
る。なお、接着層１３はゲルタイムが１０秒以内のもの
であれば、Ｂｉｓｍａｌｅｉｍｉｄｅ系、Ｃｙｎａｔｅ
Ｅｓｔｅｒ系、Ｅｐｏｘｙ系、シリコーン系などの樹
脂を必要に応じて用いるようにすればよい。また、ヤン
グ率の小さな接着層（例えば０．５ＧＰａ以下）を用い
ることにより、半導体装置の耐応力能をさらに向上する
ことができる。
【００５６】このようにリードフレーム１１に半導体素
子を搭載したなら、リードフレームのインナーリード１
１ｅと、半導体素子１２の接続端子１２ｂとをボンディ
ングワイヤで接続する（図１１（ｃ）、図１２
（ｃ））。
【００５７】このダイボンディング工程についても、本
発明の半導体装置の製造方法においては、半導体素子と
リードフレームとを接合する接合部材として短時間で効
果する熱効果型樹脂を採用するのに加えて、ボンディン
グ時にかかる熱的負荷を小さくすることによって、さら
にリードフレームの表層の酸化物薄膜の成長を抑制する
ように非酸化雰囲気中で行うことによって、リードフレ
ームや半導体素子にかかる熱的な負荷が小さくしてい
る。すなわち、ボンディングワイヤ１５と接続端子１２
ｂおよびインナーリード１１ｅとを接続するための加熱
温度を約２００℃以下程度、より好ましくは約１７０〜
約１８０程度に設定して、超音波（６０〜１２０ＭＨｚ
程度）を印加することによりボンディング接続を行って
いる。これにより、リードフレーム１１の表層に形成さ
れる酸化物薄膜１１ｂの膜厚をさらに効果的に抑制する
ことができる。加熱温度を余り低くすると、ボンディン
グ接続に必要な時間が長くなり、接続数が多い場合には
ダイボンディング工程の生産性が若干低下するが、リー
ドフレーム１１と封止樹脂１４との接合強度を向上する
ことができる。
【００５８】そして、リードフレーム１１ぬ搭載した半
導体素子１２をモールド金型を用いて樹脂封止し（図１
１（ｄ）、図１３（ｄ））、リードフレームのトリム＆
フォーム、外装メッキ処理を行うことにより本発明の半
導体装置１０が完成する（図１１（ｅ）、図１３
（ｅ））。
【００５９】（実施形態４）つぎに、本発明の半導体装
置の製造方法の別の例について説明する。
【００６０】この例ではダイアタッチ工程の後に、ダイ
パッド１１ｄの開口部２２から露出した半導体素子１２
の裏面側へＵＶ照射を行い、半導体素子１２の表面を洗
浄する工程をさらに備えている。図１６は、この紫外線
照射の様子を模式的に示す図である。ＵＶ照射により、
ダイパッド１１ｄの開口部２２から露出した半導体素子
１２の表面が清浄になり、封止樹脂１４との密着性をさ
らに向上することができる。
【００６１】ダイアタッチ工程において、接着層１３
（ダイアタッチ剤）から放出される揮発性成分により半
導体素子１２の裏面が汚染されていると、半導体素子１
２と封止樹脂１４との接合強度が低下してしまうが、本
発明のようにこの半導体素子１２の裏面に紫外線照射し
て洗浄することにより、半導体素子１２と封止樹脂１４
との接合強度を良好に保つことができる。したがって半
導体装置の信頼性を向上することができる。
【００６２】（実施形態５）つぎに本発明の半導体装置
の製造方法においてかかる熱的負荷とリードフレームの
基材上に形成される酸化物薄膜の膜厚との関係について
説明する。
【００６３】図１７は、加熱炉内でリードフレームを加
熱したときの加熱温度と、形成される酸化物薄膜の膜厚
との関係を、加熱時間を変化させて測定した結果を示す
図である。また、図１８は、ホットプレート上でリード
フレームを加熱したときの加熱温度と、形成される酸化
物薄膜の膜厚との関係を、加熱時間を変化させて測定し
た結果を示す図である。なおどちらも大気中でリードフ
レームを加熱した場合の結果を示している。
【００６４】形成された酸化物薄膜の膜厚はＸＰＳなど
の表面分析、カソード還元法などの化学分析などにより
測定している。
【００６５】例えば加熱炉内でリードフレームを加熱す
る場合、酸化物薄膜の膜厚を５０μｍ以下に制御するこ
とを考えると、１５分間の加熱の場合、加熱温度を約１
９５℃以下にすればよいことがわかる。また、酸化物薄
膜の膜厚を２０μｍ以下に制御することを考えると、１
５分間の加熱の場合、加熱温度を約１７０℃以下にすれ
ばよいことがわかる。
【００６６】また例えば、ホットプレート上でリードフ
レームを加熱する場合、酸化物薄膜の膜厚を５０μｍ以
下に制御することを考えると、１分間の加熱の場合、加
熱温度を約２４０℃以下にすればよいことがわかる。ま
た、酸化物薄膜の膜厚を２０μｍ以下に制御することを
考えると、１分間の加熱の場合、加熱温度を約２００℃
以下にすればよいことがわかる。
【００６７】したがって、図１７、図１８に例示した関
係に基づいてダイアタッチ工程、ダイボンディング工程
の条件を設定することによりリードフレームの基材上に
形成される酸化物薄膜の膜厚を制御することができる。
【００６８】さらに、酸素濃度についても図１５に基づ
いて設定するようにすれば、酸化物薄膜の成長をより効
果的に抑制することができる。
【００６９】
【発明の効果】以上説明したように本発明の半導体装置
によれば、銅または銅基合金からなるリードフレームの
基材上に形成される酸化物薄膜の膜厚を制御することに
より、封止樹脂との十分な接合強度を得ることができ
る。したがって、半導体装置を基板に実装する際のリフ
ロー工程など、半導体装置に大きな熱的負荷がかかる場
合でも、リードフレームと封止樹脂との界面に剥離など
を防止することができる。
【００７０】また、リードフレームの半導体素子搭載領
域であるダイパッドに開口部を設けることにより、半導
体素子を搭載した後の熱応力による反りが低減すること
ができ、半導体装置の成形性が向上する。
【００７１】さらに、ダイパッドに開口部を設けること
により、封止樹脂との接合強度がリードフレームとの接
合強度よりも大きい半導体素子の裏面が露出するため、
界面の密着性が向上し半導体装置の信頼性をさらに向上
することができる。 また、リードフレームのダイパ
ッドの開口部から露出した半導体素子の裏面を紫外線な
どにより洗浄することにより、さらに半導体素子と封止
樹脂との密着性を向上させることもでいる。したがっ
て、リフロー時などに生じやすいパッケージクラックの
発生を防止することができ、半導体装置の信頼性が向上
するとともに、生産性も向上することができる。
【００７２】本発明の半導体装置の製造方法によれば、
窒素雰囲気中などで酸素濃度を制御しながら、ゲルタイ
ムの短い接合部材を用いてダイアタッチを行うことによ
り、銅フレームの酸化膜の成長を効果的に抑制すること
ができ、封止樹脂とリードフレームとの密着性を向上す
ることができる。また、ダイアタッチ剤からの出ガスに
よる半導体素子裏面の汚染が低減し、密着性を向上する
ことができる。さらに、熱負荷が小さいためリードフレ
ームの反りが抑えられ、半導体装置の成形性を向上する
ことができる。
【００７３】また、ダイボンディング工程では低温でワ
イヤーボンディングを行うため、銅リードフレームの酸
化膜の成長を効果的に抑制することができ、封止樹脂と
リードフレームとの密着性を向上することができる。さ
らに、熱負荷が小さいためリードフレームの反りが抑え
られ、モールド工程などで半導体装置の成形性を向上す
ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の構成の１例を概略的に示
す断面図。
【図２】本発明の半導体装置が備えるリードフレームの
構成の１例を概略的に示す平面図。
【図３】本発明のリードフレームの断面構造の例を模式
的に示す図。
【図４】酸化物薄膜の膜厚と、リードフレームと封止樹
脂との接着強度との関係を示す図。
【図５】本発明の半導体装置のリードフレームの半導体
素子搭載領域であるダイパッドの構成の例を概略的に示
す平面図。
【図６】本発明の半導体装置のリードフレームの半導体
素子搭載領域であるダイパッドの構成の例を概略的に示
す平面図。
【図７】本発明の半導体装置のリードフレームの半導体
素子搭載領域であるダイパッドの構成の例を概略的に示
す平面図。
【図８】従来の半導体装置のリードフレームの半導体素
子搭載領域であるダイパッドの構成の例を概略的に示す
平面図。
【図９】封止樹脂とリードフレームおよび半導体素子と
の接着強度の傾向を模式的に示すグラフ。
【図１０】ダイアタッチ工程における反りの様子を模式
的に示す図。
【図１１】本発明の半導体装置の製造方法を説明するた
めの図。
【図１２】本発明の半導体装置の製造方法の各工程を説
明するための図。
【図１３】本発明の半導体装置の製造方法の各工程を説
明するための図。
【図１４】本発明の半導体装置のリードフレームの構成
の例を概略的に示す平面図。
【図１５】ダイアタッチ工程における酸素濃度とリード
フレーム表面に形成される酸化物薄膜の膜厚との関係を
測定した結果を示すグラフ。
【図１６】半導体素子裏面への紫外線照射の様子を模式
的に示す図。
【図１７】加熱炉内でリードフレームを加熱したときの
加熱温度と形成される酸化物薄膜の膜厚との関係を加熱
時間を変化させて測定した結果を示す図。
【図１８】ホットプレート上でリードフレームを加熱し
たときの加熱温度と、形成される酸化物薄膜の膜厚との
関係を、加熱時間を変化させて測定した結果を示す図。
【図１９】従来の半導体装置の構成の例を概略的に示す
断面図。
【図２０】従来の半導体装置の構成の例を概略的に示す
断面図。
【図２１】リードフレームと封止樹脂との接合強度の測
定手法を模式的に示す図。
【符号の説明】
１０………半導体装置 １１………リードフレーム １１ａ……基材 １１ｂ……酸化物薄膜 １１ｃ……バンプ １１ｄ……ダイパッド（搭載領域） １１ｅ……インナーリード １１ｆ……アウターリード １２………半導体素子 １２ｂ……接続端子 １３………接着層（ダイアタッチ剤） １４………モールド樹脂 １５………ボンディングワイヤ ２１………ドメイン ２２………開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒須 篤 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (72)発明者 高橋 健司 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (72)発明者 劉 煕烈 大韓民国ソウル特別市城東区聖水洞２街 280−８番地 亞南産業株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 実質的に銅または銅基合金からなる基材
    と、前記基材上に形成され、前記基材の酸化物からなる
    厚さ約５０ｎｍ以下の酸化物薄膜とを有するリードフレ
    ームと、 前記リードフレーム上に搭載された半導体素子と、 前記半導体素子を封止する封止部材とを具備したことを
    特徴とする半導体装置。
  2. 【請求項２】 前記基材はその表面に高さ約１０μｍ以
    下の線状のバンプを有することを特徴とする請求項１に
    記載の半導体装置。
  3. 【請求項３】 前記酸化物薄膜の前記基材側では酸化銅
    （Ｉ）の濃度は酸化銅（ＩＩ）の濃度よりも大きく、表
    面側では酸化銅（Ｉ）の濃度は酸化銅（ＩＩ）の濃度よ
    りも小さいことを特徴とする請求項１に記載の半導体装
    置。
  4. 【請求項４】 第１の面と第２の面とを有する半導体素
    子と、 実質的に銅または銅基合金からなる基材と、この基材上
    に形成された前記基材の酸化物からなる厚さ約５０ｎｍ
    以下の酸化物薄膜を有するとともに、前記半導体素子の
    第１の面と対向し、かつ前記半導体素子の第１の面の少
    なくとも一部が露出するような開口部を有する搭載領域
    を備えたリードフレームと、 前記リードフレームの搭載領域と前記半導体素子との間
    に挟持された接合部材と、 前記半導体素子を封止する封止部材とを具備したことを
    特徴とする半導体装置。
  5. 【請求項５】 前記リードフレームの開口部は前記搭載
    領域が複数のドメインに分割されるように形成されてい
    ることを特徴とする請求項４に記載の半導体装置。
  6. 【請求項６】 前記リードフレームの搭載領域の外形は
    略矩形であり、前記ドメインは前記搭載領域内に対称に
    形成されていることを特徴とする請求項５に記載の半導
    体装置。
  7. 【請求項７】 前記接合部材は、ヤング率が約０．５Ｇ
    Ｐａ以下の樹脂からなることを特徴とする請求項４乃至
    ６のいずれかに記載の半導体装置。
  8. 【請求項８】 リードフレームのダイパッドと半導体素
    子とを、ゲルタイムが約１０秒より短い樹脂層を介して
    対向配置する工程と、 非酸化雰囲気中で、前記樹脂層を硬化させる工程とを有
    することを特徴とする半導体装置の製造方法。
  9. 【請求項９】 リードフレームのダイパッドと、半導体
    素子の第１の面とをゲルタイムが約１０秒より小さな接
    合部材を介して対向配置する工程と、 非酸化雰囲気中で前記接合部材を硬化させる工程と、 前記半導体素子の第２の面に形成された接続端子と、前
    記リードフレームの前記リード端子とをボンディングワ
    イヤにより超音波を印加しながら約２００℃以下で接続
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  10. 【請求項１０】 リードフレームのダイパッドに第１の
    面を有する半導体素子を搭載して樹脂封止する半導体装
    置の製造方法であって、 開口部を有する前記ダイパッド上に前記半導体素子の第
    １の面を対向させて搭載する工程と、 前記ダイパッドの開口部から露出した前記半導体素子の
    第１の面に紫外線を照射する工程と、 前記半導体素子を封止樹脂により封止する工程とを具備
    したことを特徴とする半導体装置の製造方法。
JP9105024A 1997-04-22 1997-04-22 半導体装置および半導体装置の製造方法 Pending JPH10303352A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9105024A JPH10303352A (ja) 1997-04-22 1997-04-22 半導体装置および半導体装置の製造方法
KR1019980012847A KR100287414B1 (ko) 1997-04-22 1998-04-10 반도체 장치 및 반도체 장치의 제조방법
TW087105666A TW392318B (en) 1997-04-22 1998-04-14 Semiconductor device, and manufacturing method of the same
US09/063,380 US5937279A (en) 1997-04-22 1998-04-21 Semiconductor device, and manufacturing method of the same
US09/336,697 US6087715A (en) 1997-04-22 1999-06-21 Semiconductor device, and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9105024A JPH10303352A (ja) 1997-04-22 1997-04-22 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001392489A Division JP2002252236A (ja) 2001-12-25 2001-12-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10303352A true JPH10303352A (ja) 1998-11-13

Family

ID=14396487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9105024A Pending JPH10303352A (ja) 1997-04-22 1997-04-22 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (2) US5937279A (ja)
JP (1) JPH10303352A (ja)
KR (1) KR100287414B1 (ja)
TW (1) TW392318B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053195A (ja) * 2005-08-17 2007-03-01 Renesas Technology Corp 半導体装置およびその製造方法
US8664046B2 (en) 2002-06-07 2014-03-04 Fujitsu Semiconductor Limited Manufacturing method thereof and a semiconductor device

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794539A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000164788A (ja) 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
SG91808A1 (en) * 1999-02-09 2002-10-15 Inst Of Microelectronics Lead frame for an integrated circuit chip (small window)
TW410452B (en) * 1999-04-28 2000-11-01 Siliconware Precision Industries Co Ltd Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6404046B1 (en) * 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US20030211062A1 (en) * 2001-05-07 2003-11-13 Karl Laden Anhydrous skin cleaners
DE10133361C2 (de) 2001-07-10 2003-05-28 Infineon Technologies Ag Verfahren zur Herstellung einer Verpackung für Halbleiterchips
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6512286B1 (en) * 2001-10-09 2003-01-28 Siliconware Precision Industries Co., Ltd. Semiconductor package with no void in encapsulant and method for fabricating the same
US6884662B1 (en) 2002-01-28 2005-04-26 Taiwan Semiconductor Manufacturing Company Enhanced adhesion strength between mold resin and polyimide
JP2003332508A (ja) * 2002-05-16 2003-11-21 Renesas Technology Corp 半導体装置及びその製造方法
CN100345296C (zh) * 2002-06-18 2007-10-24 矽品精密工业股份有限公司 具有向下延伸支脚的芯片承载件的多芯片半导体封装件
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
TWI267958B (en) * 2002-11-21 2006-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with stilts for supporting dice
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US7023313B2 (en) * 2003-07-16 2006-04-04 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
US7307502B2 (en) * 2003-07-16 2007-12-11 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
US7489219B2 (en) * 2003-07-16 2009-02-10 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
KR100674907B1 (ko) * 2003-11-26 2007-01-26 삼성전자주식회사 고신뢰성을 갖는 스택형 반도체 패키지
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US8324872B2 (en) * 2004-03-26 2012-12-04 Marvell World Trade, Ltd. Voltage regulator with coupled inductors having high coefficient of coupling
JP2006049691A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体パッケージ，その製造方法及び半導体デバイス
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP5071386B2 (ja) * 2006-07-31 2012-11-14 富士通株式会社 プリント配線板に部品を実装するはんだ付け方法及び装置
JP5036409B2 (ja) * 2007-05-31 2012-09-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US8610156B2 (en) * 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package
KR101047603B1 (ko) 2009-03-10 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
JP5149854B2 (ja) 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
JP2014146704A (ja) * 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置
JP6253531B2 (ja) * 2014-06-30 2017-12-27 ルネサスエレクトロニクス株式会社 半導体装置
EP2966677A1 (en) * 2014-07-07 2016-01-13 Nxp B.V. Method of attaching electronic components by soldering with removal of substrate oxide coating using a flux, corresponding substrate and corresponding flip-chip component
US11049898B2 (en) 2017-04-01 2021-06-29 Ningbo Sunny Opotech Co., Ltd. Systems and methods for manufacturing semiconductor modules
CN208572212U (zh) 2017-04-12 2019-03-01 宁波舜宇光电信息有限公司 摄像模组及其模塑感光组件以及电子设备
US10804305B2 (en) * 2018-04-23 2020-10-13 Sunny Opotech North America Inc. Manufacture of semiconductor module with dual molding
JP7170498B2 (ja) * 2018-10-24 2022-11-14 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ
US11538768B2 (en) * 2019-10-04 2022-12-27 Texas Instruments Incorporated Leadframe with ground pad cantilever
CN113629178A (zh) * 2021-07-26 2021-11-09 深圳市华星光电半导体显示技术有限公司 发光二极管的转移方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181463A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd 半導体装置
US5068714A (en) * 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
US5015803A (en) * 1989-05-31 1991-05-14 Olin Corporation Thermal performance package for integrated circuit chip
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
JPH06120409A (ja) * 1992-03-06 1994-04-28 Hitachi Ltd 半導体装置の製造方法
US5368805A (en) * 1992-03-24 1994-11-29 Fuji Electric Co., Ltd. Method for producing resin sealed type semiconductor device
US5661900A (en) * 1994-03-07 1997-09-02 Texas Instruments Incorporated Method of fabricating an ultrasonically welded plastic support ring
US5637914A (en) * 1994-05-16 1997-06-10 Hitachi, Ltd. Lead frame and semiconductor device encapsulated by resin
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664046B2 (en) 2002-06-07 2014-03-04 Fujitsu Semiconductor Limited Manufacturing method thereof and a semiconductor device
US8940583B2 (en) 2002-06-07 2015-01-27 Fujitsu Semiconductor Limited Manufacturing method of a lead frame
JP2007053195A (ja) * 2005-08-17 2007-03-01 Renesas Technology Corp 半導体装置およびその製造方法
JP4668729B2 (ja) * 2005-08-17 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW392318B (en) 2000-06-01
US6087715A (en) 2000-07-11
KR19980081310A (ko) 1998-11-25
KR100287414B1 (ko) 2001-06-01
US5937279A (en) 1999-08-10

Similar Documents

Publication Publication Date Title
JPH10303352A (ja) 半導体装置および半導体装置の製造方法
US6166434A (en) Die clip assembly for semiconductor package
US5909057A (en) Integrated heat spreader/stiffener with apertures for semiconductor package
US6724080B1 (en) Heat sink with elevated heat spreader lid
US6521480B1 (en) Method for making a semiconductor chip package
US6236108B1 (en) Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
JP2531382B2 (ja) ボ―ルグリッドアレイ半導体装置およびその製造方法
JPH05190584A (ja) 接着性を改善したトランスファ成形された半導体パッケージ
US6002171A (en) Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
JP2010010301A (ja) 半導体装置及びその製造方法
JP2560205B2 (ja) 電力素子用プラスチックパッケージ構造及びその組立方法
JPH03503342A (ja) 半導体装置パッケージ及びその製造方法
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
US6975512B1 (en) Thermally enhanced heat sink BGA package
US6576491B1 (en) Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
US6894384B1 (en) Semiconductor device and method of manufacturing the same
TW554501B (en) Substrate for semiconductor package
US6404066B1 (en) Semiconductor device and process for manufacturing the same
JP2010135501A (ja) 半導体装置の製造方法
JPH1050770A (ja) 半導体装置及びその製造方法
JP2002093982A (ja) 半導体装置及びその製造方法
JP2002252236A (ja) 半導体装置の製造方法
JPH0964080A (ja) 半導体装置及びその製造方法
JP3143081B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JP3314142B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020122