JPH10293286A - 液晶表示装置の駆動方法 - Google Patents
液晶表示装置の駆動方法Info
- Publication number
- JPH10293286A JPH10293286A JP10013701A JP1370198A JPH10293286A JP H10293286 A JPH10293286 A JP H10293286A JP 10013701 A JP10013701 A JP 10013701A JP 1370198 A JP1370198 A JP 1370198A JP H10293286 A JPH10293286 A JP H10293286A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- electrode
- counter electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000005684 electric field Effects 0.000 claims abstract description 25
- 239000011159 matrix material Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 30
- 239000010410 layer Substances 0.000 description 28
- 101100102598 Mus musculus Vgll2 gene Proteins 0.000 description 10
- 102100023477 Transcription cofactor vestigial-like protein 2 Human genes 0.000 description 10
- 102100023478 Transcription cofactor vestigial-like protein 1 Human genes 0.000 description 9
- 101710176146 Transcription cofactor vestigial-like protein 1 Proteins 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical class O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 高精細化、高開口率化に伴い横方向電界の影
響が大きくなっても、リバース領域の発生が効果的に防
止される液晶表示装置の駆動方法を提供することを目的
としている。 【解決手段】 アレイ基板(100) と対向基板(300) との
間に液晶層(500) が保持され、液晶分子のプレチルトに
逆らう方向に横方向電界が作用する領域に配置されるシ
ールド電極(112) とを備えた液晶表示装置の駆動方法に
係り、シールド電極(112) と対向電極(331) との電位差
が第１電位差となる第１期間と、第１電位差よりも小さ
い第２電位差となる第２期間とを一保持期間内に含むよ
うに駆動する。
響が大きくなっても、リバース領域の発生が効果的に防
止される液晶表示装置の駆動方法を提供することを目的
としている。 【解決手段】 アレイ基板(100) と対向基板(300) との
間に液晶層(500) が保持され、液晶分子のプレチルトに
逆らう方向に横方向電界が作用する領域に配置されるシ
ールド電極(112) とを備えた液晶表示装置の駆動方法に
係り、シールド電極(112) と対向電極(331) との電位差
が第１電位差となる第１期間と、第１電位差よりも小さ
い第２電位差となる第２期間とを一保持期間内に含むよ
うに駆動する。
Description
【０００１】
【発明の属する技術分野】この発明は、一対の基板間に
光変調層として液晶層が保持されて成る液晶表示装置の
駆動方法に関する。
光変調層として液晶層が保持されて成る液晶表示装置の
駆動方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型、軽量、低
消費電力の特徴を生かして、パーソナル・コンピュー
タ、ワードプロセッサあるいはＴＶ等の表示装置とし
て、更に投射型の表示装置として各種分野で利用されて
いる。
消費電力の特徴を生かして、パーソナル・コンピュー
タ、ワードプロセッサあるいはＴＶ等の表示装置とし
て、更に投射型の表示装置として各種分野で利用されて
いる。
【０００３】中でも、各画素電極にスイッチ素子が電気
的に接続されて成るアクティブマトリックス型表示装置
は、隣接画素間でクロストークのない良好な表示画像を
実現できることから、盛んに研究・開発が行われてい
る。
的に接続されて成るアクティブマトリックス型表示装置
は、隣接画素間でクロストークのない良好な表示画像を
実現できることから、盛んに研究・開発が行われてい
る。
【０００４】以下に、光透過型のアクティブマトリック
ス型液晶表示装置を例にとり、その構成について簡単に
説明する。この液晶表示装置は、アレイ基板と対向基板
との間に配向膜を介して液晶層が保持されて構成されて
いる。
ス型液晶表示装置を例にとり、その構成について簡単に
説明する。この液晶表示装置は、アレイ基板と対向基板
との間に配向膜を介して液晶層が保持されて構成されて
いる。
【０００５】アレイ基板は、例えばガラス基板上に複数
本の信号線と複数本の走査線とがマトリクス状に配置さ
れ、各交点近傍にスイッチ素子として配置される薄膜ト
ランジスタ（以下、ＴＦＴと略称する。）を介して、Ｉ
ＴＯ（Indium Tin Oxide）から成る画素電極が配置され
る。
本の信号線と複数本の走査線とがマトリクス状に配置さ
れ、各交点近傍にスイッチ素子として配置される薄膜ト
ランジスタ（以下、ＴＦＴと略称する。）を介して、Ｉ
ＴＯ（Indium Tin Oxide）から成る画素電極が配置され
る。
【０００６】対向基板は、ガラス基板上にＴＦＴ並びに
画素電極周辺を遮光するためのマトリクス状の遮光膜が
配置され、この上に絶縁膜を介してＩＴＯから成る対向
電極が配置されて成っている。
画素電極周辺を遮光するためのマトリクス状の遮光膜が
配置され、この上に絶縁膜を介してＩＴＯから成る対向
電極が配置されて成っている。
【０００７】また、このような液晶表示装置の各表示画
素についてみると、寄生容量やスイッチ素子の電流リー
クに起因して、画素電圧（Ｖｅ）が変動する。このた
め、通常、画素容量（Ｃlc）と並列に補助容量（Ｃｓ）
を形成する必要があり、例えば次の２つの構造が知られ
ている。
素についてみると、寄生容量やスイッチ素子の電流リー
クに起因して、画素電圧（Ｖｅ）が変動する。このた
め、通常、画素容量（Ｃlc）と並列に補助容量（Ｃｓ）
を形成する必要があり、例えば次の２つの構造が知られ
ている。
【０００８】第１の構造は、アレイ基板を構成するガラ
ス基板上に、走査線と略平行する補助容量線を配置し、
この補助容量線上に絶縁膜を介して画素電極の一部を重
畳して配置することで補助容量（Ｃｓ）を形成するもの
である。
ス基板上に、走査線と略平行する補助容量線を配置し、
この補助容量線上に絶縁膜を介して画素電極の一部を重
畳して配置することで補助容量（Ｃｓ）を形成するもの
である。
【０００９】第２の構造は、隣接する走査線の一部に絶
縁膜を介して画素電極を重畳させることにより補助容量
（Ｃｓ）を形成するものである。第２の構造によれば、
第１の構造に比べて別途補助容量線を配置する必要がな
いため、高開口率化を実現する上では有利である。
縁膜を介して画素電極を重畳させることにより補助容量
（Ｃｓ）を形成するものである。第２の構造によれば、
第１の構造に比べて別途補助容量線を配置する必要がな
いため、高開口率化を実現する上では有利である。
【００１０】
【発明が解決しようとする課題】ところで、上記した液
晶表示装置では、アレイ基板上の電極間に生じる横方向
電界が液晶分子のチルト方向に逆らう方向に作用する領
域では、この横方向電界にならって液晶分子が配列して
しまい、正常な表示状態に制御できないリバース領域が
発生することが知られている。
晶表示装置では、アレイ基板上の電極間に生じる横方向
電界が液晶分子のチルト方向に逆らう方向に作用する領
域では、この横方向電界にならって液晶分子が配列して
しまい、正常な表示状態に制御できないリバース領域が
発生することが知られている。
【００１１】図７中、符号(103) は信号線、(111) は走
査線、(121) はＴＦＴ、(151) は画素電極をそれぞれ示
し、図中実線矢印はアレイ基板上の配向膜のラビング処
理方向、点線矢印は対向基板上の配向膜のラビング処理
方向をそれぞれ示すもので、基板間でツイスト・ネマチ
ック型液晶材料が９０゜捻れ配向されている場合であ
る。
査線、(121) はＴＦＴ、(151) は画素電極をそれぞれ示
し、図中実線矢印はアレイ基板上の配向膜のラビング処
理方向、点線矢印は対向基板上の配向膜のラビング処理
方向をそれぞれ示すもので、基板間でツイスト・ネマチ
ック型液晶材料が９０゜捻れ配向されている場合であ
る。
【００１２】このような場合、画素電極(151) と隣接す
る一方の信号線(103) 及び走査線(111) との間には液晶
分子のチルト方向に逆らう横方向電界が生じ、図中斜線
で示す領域がリバース領域となる。また、この図からも
解るように、リバース領域は電界の大きさによって画素
電極(151) 上にも広がるものである。
る一方の信号線(103) 及び走査線(111) との間には液晶
分子のチルト方向に逆らう横方向電界が生じ、図中斜線
で示す領域がリバース領域となる。また、この図からも
解るように、リバース領域は電界の大きさによって画素
電極(151) 上にも広がるものである。
【００１３】このようなことから、例えば走査線を信号
線と画素電極との間に延在させ、これにより信号線と画
素電極との間に生じる横方向電界を電気的にシールド
し、リバース領域の発生を防止する構造が知られてい
る。
線と画素電極との間に延在させ、これにより信号線と画
素電極との間に生じる横方向電界を電気的にシールド
し、リバース領域の発生を防止する構造が知られてい
る。
【００１４】しかしながら、このような構成にあって
も、リバース領域の発生を十分に防止できないことが本
発明者の誠意研究の結果、新たに解った。この発明は、
上記した技術課題に鑑み成されたものであって、特に高
開口率化を達成するため、信号線や走査線と画素電極と
の間隔、あるいは隣接する画素電極の間隔を小さくする
ことにより横方向電界の影響が一層増大しても、良好な
表示品位の確保が可能な液晶表示装置の駆動方法を提供
することを目的としている。
も、リバース領域の発生を十分に防止できないことが本
発明者の誠意研究の結果、新たに解った。この発明は、
上記した技術課題に鑑み成されたものであって、特に高
開口率化を達成するため、信号線や走査線と画素電極と
の間隔、あるいは隣接する画素電極の間隔を小さくする
ことにより横方向電界の影響が一層増大しても、良好な
表示品位の確保が可能な液晶表示装置の駆動方法を提供
することを目的としている。
【００１５】
【課題を解決するための手段】請求項１に記載される発
明は、複数の画素電極がマトリクス状に配置されたアレ
イ基板と、前記画素電極に対向する対向電極を含む対向
基板と、前記アレイ基板及び前記対向基板上のそれぞれ
に配置され、液晶分子に所望のプレチルトを付与する配
向処理が施された配向膜と、前記配向膜間に保持される
液晶分子を含む液晶層と、前記液晶分子のプレチルトに
逆らう方向に横方向電界が作用する領域に配置されるシ
ールド電極とを備え、所定期間毎に各前記画素電極と前
記対向電極に対応する信号電圧及び対向電極電圧を印加
し、所定の保持期間の間、対応する電位差を前記液晶層
に保持させることにより画像表示をなす液晶表示装置の
駆動方法において、前記シールド電極と前記対向電極と
の電位差を、第１期間の間は第１電位差に設定し、前記
第１期間と連続する第２期間は前記第１電位差よりも小
さい第２電位差に設定することを特徴とする液晶表示装
置の駆動方法にある。
明は、複数の画素電極がマトリクス状に配置されたアレ
イ基板と、前記画素電極に対向する対向電極を含む対向
基板と、前記アレイ基板及び前記対向基板上のそれぞれ
に配置され、液晶分子に所望のプレチルトを付与する配
向処理が施された配向膜と、前記配向膜間に保持される
液晶分子を含む液晶層と、前記液晶分子のプレチルトに
逆らう方向に横方向電界が作用する領域に配置されるシ
ールド電極とを備え、所定期間毎に各前記画素電極と前
記対向電極に対応する信号電圧及び対向電極電圧を印加
し、所定の保持期間の間、対応する電位差を前記液晶層
に保持させることにより画像表示をなす液晶表示装置の
駆動方法において、前記シールド電極と前記対向電極と
の電位差を、第１期間の間は第１電位差に設定し、前記
第１期間と連続する第２期間は前記第１電位差よりも小
さい第２電位差に設定することを特徴とする液晶表示装
置の駆動方法にある。
【００１６】この発明によれば、シールド電極を介挿す
ることで、液晶分子のプレチルトに逆らう方向に横方向
電界をシールドし、これにより横方向電界に起因したリ
バース領域の発生を防止する。
ることで、液晶分子のプレチルトに逆らう方向に横方向
電界をシールドし、これにより横方向電界に起因したリ
バース領域の発生を防止する。
【００１７】更に、この液晶表示装置の駆動方法によれ
ば、シールド電極と対向電極との電位差が第１電位差と
なる第１期間と、第１電位差よりも小さい第２電位差と
なる第２期間とを備えているので、シールド電極と対向
電極との間に一定の直流電圧が印加されることが防止さ
れ、これにより長期間にわたって横方向電界に起因した
リバース領域の発生が防止される。
ば、シールド電極と対向電極との電位差が第１電位差と
なる第１期間と、第１電位差よりも小さい第２電位差と
なる第２期間とを備えているので、シールド電極と対向
電極との間に一定の直流電圧が印加されることが防止さ
れ、これにより長期間にわたって横方向電界に起因した
リバース領域の発生が防止される。
【００１８】
【発明の実施の形態】本発明の一実施例の液晶表示装置
の駆動方法を説明するに先立ち、本発明者によって新た
に見出された従来法の問題点を簡単に説明する。上述し
たように、液晶表示装置における横方向電界の影響を軽
減するもとして、例えば信号線と画素電極との間に走査
線を延在させる場合について説明する。
の駆動方法を説明するに先立ち、本発明者によって新た
に見出された従来法の問題点を簡単に説明する。上述し
たように、液晶表示装置における横方向電界の影響を軽
減するもとして、例えば信号線と画素電極との間に走査
線を延在させる場合について説明する。
【００１９】図８は、電圧振幅を低減する駆動方法の一
つである一水平走査期間毎に信号電圧（Ｖsig ）及び対
向電極電圧（Ｖcom ）を、それぞれの基準電圧に対して
極性反転させて駆動する１Ｈコモン反転駆動の駆動波形
を示すものである。対向電極電圧（Ｖcom ）の振幅と、
走査信号電圧（Ｖｇ）の保持期間における振幅（ΔＶgl
1 −Ｖgl2 ）とは、すべての保持期間で常に等しく設定
されている。これは画素電極と対向電極との間の電位差
（ΔＶｅ−Ｖcom ）を、その保持期間中、一定に保つた
めである。
つである一水平走査期間毎に信号電圧（Ｖsig ）及び対
向電極電圧（Ｖcom ）を、それぞれの基準電圧に対して
極性反転させて駆動する１Ｈコモン反転駆動の駆動波形
を示すものである。対向電極電圧（Ｖcom ）の振幅と、
走査信号電圧（Ｖｇ）の保持期間における振幅（ΔＶgl
1 −Ｖgl2 ）とは、すべての保持期間で常に等しく設定
されている。これは画素電極と対向電極との間の電位差
（ΔＶｅ−Ｖcom ）を、その保持期間中、一定に保つた
めである。
【００２０】従って、この図から解るように、保持期間
における走査線の延在領域と対向電極との間の電位差
（ΔＶgl1 −Ｖcom ），（ΔＶgl2 −Ｖcom ）とは常に
等しく、延在領域と対向電極との間の液晶層には一定の
直流電圧が印加され続ける。
における走査線の延在領域と対向電極との間の電位差
（ΔＶgl1 −Ｖcom ），（ΔＶgl2 −Ｖcom ）とは常に
等しく、延在領域と対向電極との間の液晶層には一定の
直流電圧が印加され続ける。
【００２１】このように一定の直流電圧が印加されてい
る領域では、初期状態にあっては液晶分子はその電界方
向にならって配列する。このため、ノーマリ・ホワイト
モードで動作される液晶表示装置にあっては黒表示とな
るため、表示上、問題となることはない。しかしなが
ら、時間の経過と共に、あるいは高温環境下において、
その理由は定かではないが、配向膜自体が直流電圧の影
響を受けて自発分極するためか、液晶層には走査線の延
在領域と対向電極間に生じる垂直方向電界が印加されな
くなるという現象が起きる。このため、液晶分子はわず
かな横方向電界の影響も敏感に受けるようになり、リバ
ース領域が発生し易くなると考えられる。
る領域では、初期状態にあっては液晶分子はその電界方
向にならって配列する。このため、ノーマリ・ホワイト
モードで動作される液晶表示装置にあっては黒表示とな
るため、表示上、問題となることはない。しかしなが
ら、時間の経過と共に、あるいは高温環境下において、
その理由は定かではないが、配向膜自体が直流電圧の影
響を受けて自発分極するためか、液晶層には走査線の延
在領域と対向電極間に生じる垂直方向電界が印加されな
くなるという現象が起きる。このため、液晶分子はわず
かな横方向電界の影響も敏感に受けるようになり、リバ
ース領域が発生し易くなると考えられる。
【００２２】そこで、この発明は、横方向電界をシール
ドする電極に、対向電極との間に常に一定の直流電圧が
印加されるのではなく、交流電圧が印加される、例えば
連続する１０の保持期間内、好ましくは１保持期間内、
更に好ましくは２水平走査期間で交流電圧が印加される
ように構成し、これにより長期間にわたりリバース領域
の発生を防止するものである。
ドする電極に、対向電極との間に常に一定の直流電圧が
印加されるのではなく、交流電圧が印加される、例えば
連続する１０の保持期間内、好ましくは１保持期間内、
更に好ましくは２水平走査期間で交流電圧が印加される
ように構成し、これにより長期間にわたりリバース領域
の発生を防止するものである。
【００２３】以下、本発明の一実施例のノーマリ・ホワ
イトモードで動作される投射型表示装置に用いられるア
クティブマトリクス型液晶表示装置を例にとり、図面を
参照して詳細に説明する。
イトモードで動作される投射型表示装置に用いられるア
クティブマトリクス型液晶表示装置を例にとり、図面を
参照して詳細に説明する。
【００２４】このアクティブマトリクス型液晶表示装置
(1) は、図１に示すように、アレイ基板(100) 、対向基
板(300) 、アレイ基板(100) 及び対向基板(300) との間
に互いに直交する方向にラビング処理されて成る配向膜
(401),(403) を介して配置されるツイスト・ネマチック
型の液晶材料から成る５ミクロン厚の液晶層(500) とを
含み、またアレイ基板(100) 及び対向基板(300) の外表
面にはそれぞれ偏向軸が対応する配向膜(401),(403) の
配向方向と一致する偏光板(411),(413) が配置されて成
るノーマリ・ホワイトモードの液晶パネル(10)を備えて
いる。
(1) は、図１に示すように、アレイ基板(100) 、対向基
板(300) 、アレイ基板(100) 及び対向基板(300) との間
に互いに直交する方向にラビング処理されて成る配向膜
(401),(403) を介して配置されるツイスト・ネマチック
型の液晶材料から成る５ミクロン厚の液晶層(500) とを
含み、またアレイ基板(100) 及び対向基板(300) の外表
面にはそれぞれ偏向軸が対応する配向膜(401),(403) の
配向方向と一致する偏光板(411),(413) が配置されて成
るノーマリ・ホワイトモードの液晶パネル(10)を備えて
いる。
【００２５】上記の配向膜(401),(403) のラビング処理
方向は、図７の方向と同一である。また、この液晶材料
としては、上記の液晶パネル(10)において、飽和電圧
（Ｖsat ）が５Ｖ、しきい値電圧（Ｖth）が１．５Ｖと
なる材料を用いた。ここで、飽和電圧（Ｖsat ）とは、
コントラスト比として２００が達成される電圧であり、
この例ではノーマリ・ホワイトモードであるため、電圧
無印加状態での白表示時の透過率を１００％とした時、
０．５％の透過率が達成される電圧である。また、しき
い値電圧（Ｖth）とは、いわゆる液晶材料の動作開始電
圧であり、この例ではノーマリ・ホワイトモードである
ため電圧無印加状態での白表示時の透過率を１００％と
した時、９０％の透過率が達成される電圧である。
方向は、図７の方向と同一である。また、この液晶材料
としては、上記の液晶パネル(10)において、飽和電圧
（Ｖsat ）が５Ｖ、しきい値電圧（Ｖth）が１．５Ｖと
なる材料を用いた。ここで、飽和電圧（Ｖsat ）とは、
コントラスト比として２００が達成される電圧であり、
この例ではノーマリ・ホワイトモードであるため、電圧
無印加状態での白表示時の透過率を１００％とした時、
０．５％の透過率が達成される電圧である。また、しき
い値電圧（Ｖth）とは、いわゆる液晶材料の動作開始電
圧であり、この例ではノーマリ・ホワイトモードである
ため電圧無印加状態での白表示時の透過率を１００％と
した時、９０％の透過率が達成される電圧である。
【００２６】アレイ基板(100) は、図１乃至２に示すよ
うに、ガラス基板(101) 上に、６４０×３本の信号線(1
03) と２４０本の走査線(111）とが略直交するように配
置され、各信号線(103) と各走査線(111) との交点近傍
には、それぞれＴＦＴ(121)を介して画素電極(151) が
配置されている。
うに、ガラス基板(101) 上に、６４０×３本の信号線(1
03) と２４０本の走査線(111）とが略直交するように配
置され、各信号線(103) と各走査線(111) との交点近傍
には、それぞれＴＦＴ(121)を介して画素電極(151) が
配置されている。
【００２７】このＴＦＴ(121) は、走査線(111) 自体を
ゲート電極とし、この上に酸化シリコンと窒化シリコン
とが積層されて成る絶縁膜(113) が配置され、絶縁膜(1
13)上にはａ−Ｓｉ：Ｈ膜が半導体膜(115) として配置
されている。そして、半導体膜(115) は、低抵抗半導体
膜(119) として配置されるｎ+ 型ａ−Ｓｉ：Ｈ膜および
ソース電極(131) を介してそれぞれの画素電極(151) に
電気的に接続されている。また、半導体膜(115) は、低
抵抗半導体膜(119) として配置されるｎ+ 型ａ−Ｓｉ：
Ｈ膜および信号線(103) から延在されたドレイン電極(1
05) を介して信号線(103) に電気的に接続されている。
ゲート電極とし、この上に酸化シリコンと窒化シリコン
とが積層されて成る絶縁膜(113) が配置され、絶縁膜(1
13)上にはａ−Ｓｉ：Ｈ膜が半導体膜(115) として配置
されている。そして、半導体膜(115) は、低抵抗半導体
膜(119) として配置されるｎ+ 型ａ−Ｓｉ：Ｈ膜および
ソース電極(131) を介してそれぞれの画素電極(151) に
電気的に接続されている。また、半導体膜(115) は、低
抵抗半導体膜(119) として配置されるｎ+ 型ａ−Ｓｉ：
Ｈ膜および信号線(103) から延在されたドレイン電極(1
05) を介して信号線(103) に電気的に接続されている。
【００２８】また、走査線(111) からは走査方向後段に
隣接する画素電極(115) の信号線(103) に沿った周縁部
に絶縁膜(113) を介して重畳される補助容量部(112) が
延びており、画素電極(151) との間で補助容量（Ｃｓ）
を形成している。この補助容量部(112) は、同時に画素
電極(151) と隣接する信号線(103) との横方向電界をシ
ールドするようにも作用する。
隣接する画素電極(115) の信号線(103) に沿った周縁部
に絶縁膜(113) を介して重畳される補助容量部(112) が
延びており、画素電極(151) との間で補助容量（Ｃｓ）
を形成している。この補助容量部(112) は、同時に画素
電極(151) と隣接する信号線(103) との横方向電界をシ
ールドするようにも作用する。
【００２９】この実施例では、補助容量部(112) は、走
査線(111) に沿う方向に、信号線(103) を隔てて隣接す
る画素電極(115) 間にわたって延在されており、これに
より画素電極(151) と信号線(103) との間からの漏れ光
を阻止しているが、信号線(103) や走査線(111) の寄生
容量の増大、層間ショートの低減のためには信号線(10
3) 下には補助容量部(112) が延在しない方が望まし
い。この場合には、漏れ光を防止するために遮光膜等を
設けて遮光した方が良い。
査線(111) に沿う方向に、信号線(103) を隔てて隣接す
る画素電極(115) 間にわたって延在されており、これに
より画素電極(151) と信号線(103) との間からの漏れ光
を阻止しているが、信号線(103) や走査線(111) の寄生
容量の増大、層間ショートの低減のためには信号線(10
3) 下には補助容量部(112) が延在しない方が望まし
い。この場合には、漏れ光を防止するために遮光膜等を
設けて遮光した方が良い。
【００３０】対向基板(300) は、透明なガラス基板(30
1) 上に、アレイ基板(100) に形成されるＴＦＴ(121)
、走査線(111) と画素電極(151) との間隙のそれぞれ
を遮光するため、酸化クロム薄膜とクロム薄膜との積層
構造から成るストライプ状の遮光層(311) を備えてい
る。そして、この上に絶縁膜(321) を介してＩＴＯから
成る対向電極(331) が配置されて構成されている。
1) 上に、アレイ基板(100) に形成されるＴＦＴ(121)
、走査線(111) と画素電極(151) との間隙のそれぞれ
を遮光するため、酸化クロム薄膜とクロム薄膜との積層
構造から成るストライプ状の遮光層(311) を備えてい
る。そして、この上に絶縁膜(321) を介してＩＴＯから
成る対向電極(331) が配置されて構成されている。
【００３１】更に、図３乃至４を参照して、その構造並
びに駆動方法を説明する。この液晶表示装置(1) は、液
晶パネル(10)の走査線(111) に接続され、走査信号電圧
（Ｖｇ）を供給する走査線駆動回路(20)、信号線(103)
に接続され信号電圧（Ｖsig ）を供給する信号線駆動回
路(30)、対向電極(331) に接続され対向電極電圧（Ｖco
m ）を供給する対向電極駆動回路(40)、更に走査線駆動
回路(20)、信号線駆動回路(30)、及び対向電極駆動回路
(40)を制御する制御回路(50)を備えている。
びに駆動方法を説明する。この液晶表示装置(1) は、液
晶パネル(10)の走査線(111) に接続され、走査信号電圧
（Ｖｇ）を供給する走査線駆動回路(20)、信号線(103)
に接続され信号電圧（Ｖsig ）を供給する信号線駆動回
路(30)、対向電極(331) に接続され対向電極電圧（Ｖco
m ）を供給する対向電極駆動回路(40)、更に走査線駆動
回路(20)、信号線駆動回路(30)、及び対向電極駆動回路
(40)を制御する制御回路(50)を備えている。
【００３２】尚、図３中上方に示される初段の画素電極
(151) はダミー走査線(110) との間で補助容量（Ｃｓ）
を形成するように構成されている。この実施例では、電
圧振幅を低減する駆動方法の一つである一水平走査期間
毎に信号電圧（Ｖsig ）及び対向電極電圧（Ｖcom ）の
それぞれを基準電圧（Ｖsig-c ），（Ｖcom-c ）に対し
て極性反転させて駆動する１Ｈコモン反転駆動を採用し
ている。
(151) はダミー走査線(110) との間で補助容量（Ｃｓ）
を形成するように構成されている。この実施例では、電
圧振幅を低減する駆動方法の一つである一水平走査期間
毎に信号電圧（Ｖsig ）及び対向電極電圧（Ｖcom ）の
それぞれを基準電圧（Ｖsig-c ），（Ｖcom-c ）に対し
て極性反転させて駆動する１Ｈコモン反転駆動を採用し
ている。
【００３３】即ち、信号線駆動回路(30)は、＋２．５Ｖ
の基準電圧（Ｖsig-c ）に対して±２．５Ｖの振幅範囲
内で画像信号に対応する信号電圧（Ｖsig ）を出力する
ものであって、一水平走査期間毎に基準電圧（Ｖsig-c
）に対して信号電圧（Ｖsig）の極性が反転されるよう
に構成されている。対向電極駆動回路(40)は、一水平走
査期間毎に＋１Ｖの基準電圧（Ｖcom-c ）に対して±
３．５Ｖの振幅で極性反転される対向電極電圧（Ｖcom
）を出力するものであって、この実施例はノーマリ・
ホワイトモードであるため黒表示の場合の信号電圧（Ｖ
sig ）と逆極性となるように位相が調整されている。
の基準電圧（Ｖsig-c ）に対して±２．５Ｖの振幅範囲
内で画像信号に対応する信号電圧（Ｖsig ）を出力する
ものであって、一水平走査期間毎に基準電圧（Ｖsig-c
）に対して信号電圧（Ｖsig）の極性が反転されるよう
に構成されている。対向電極駆動回路(40)は、一水平走
査期間毎に＋１Ｖの基準電圧（Ｖcom-c ）に対して±
３．５Ｖの振幅で極性反転される対向電極電圧（Ｖcom
）を出力するものであって、この実施例はノーマリ・
ホワイトモードであるため黒表示の場合の信号電圧（Ｖ
sig ）と逆極性となるように位相が調整されている。
【００３４】また、走査線駆動回路(20)は、ＴＦＴ(12
1) をオン状態にする高レベルのオン電位（Ｖgh）、例
えば１８Ｖと、ＴＦＴ(121) をオフ状態にする低レベル
であって第１オフ電位（Ｖgl1 ）、例えば−９．４Ｖ
と、同じくＴＦＴ(121) をオフ状態にする低レベルであ
って第１オフ電位（Ｖgl1 ）よりも低レベルの第２オフ
電位（Ｖgl2 ）、例えば−１４Ｖとの３レベルを持つ走
査信号電圧（Ｖｇ）を選択出力が可能に構成されてい
る。そして、走査線駆動回路(20)により、各垂直走査期
間毎に対応する走査線(111) はオン電位（Ｖgh）に設定
され、他の期間、即ち保持期間内では第１オフ電位（Ｖ
gl1 ）と第２オフ電位（Ｖgl2 ）とが、対向電極電圧
（Ｖcom ）と同位相、即ち水平走査期間毎に交互に繰り
返し出力されるように設定されている。
1) をオン状態にする高レベルのオン電位（Ｖgh）、例
えば１８Ｖと、ＴＦＴ(121) をオフ状態にする低レベル
であって第１オフ電位（Ｖgl1 ）、例えば−９．４Ｖ
と、同じくＴＦＴ(121) をオフ状態にする低レベルであ
って第１オフ電位（Ｖgl1 ）よりも低レベルの第２オフ
電位（Ｖgl2 ）、例えば−１４Ｖとの３レベルを持つ走
査信号電圧（Ｖｇ）を選択出力が可能に構成されてい
る。そして、走査線駆動回路(20)により、各垂直走査期
間毎に対応する走査線(111) はオン電位（Ｖgh）に設定
され、他の期間、即ち保持期間内では第１オフ電位（Ｖ
gl1 ）と第２オフ電位（Ｖgl2 ）とが、対向電極電圧
（Ｖcom ）と同位相、即ち水平走査期間毎に交互に繰り
返し出力されるように設定されている。
【００３５】図４は、黒表示をした場合の一表示画素に
係る駆動電圧状態を示すものであり、一水平走査期間
（Ｔg1）が選択期間となる一走査線(111) に接続される
表示画素についてみると、走査線駆動回路(20)は、この
水平走査期間（Ｔg1）において一走査線(111) をＴＦＴ
(121) がオン状態と成すオン電位（Ｖgh）に設定する。
そして、画素電極(151) には、このＴＦＴ(121) を介し
て＋５Ｖの信号電圧（Ｖsig ）が印加される。また、対
向電極(331) には−２．５Ｖの対向電極電圧（Ｖcom ）
が印加されているため、７．５Ｖの電位差（ΔＶｅ−Ｖ
ｃｏｍ）が液晶層(500) には印加される。しかしなが
ら、ＴＦＴ(121) のオフに伴い補助容量、寄生容量等へ
の電荷の再配分により画素電圧（Ｖｅ）は約１Ｖ程度低
下し、これに伴い６．５Ｖの電位差（ΔＶｅ−Ｖｃｏ
ｍ）が液晶層(500) には保持され、これに基づいて画像
表示が成される。
係る駆動電圧状態を示すものであり、一水平走査期間
（Ｔg1）が選択期間となる一走査線(111) に接続される
表示画素についてみると、走査線駆動回路(20)は、この
水平走査期間（Ｔg1）において一走査線(111) をＴＦＴ
(121) がオン状態と成すオン電位（Ｖgh）に設定する。
そして、画素電極(151) には、このＴＦＴ(121) を介し
て＋５Ｖの信号電圧（Ｖsig ）が印加される。また、対
向電極(331) には−２．５Ｖの対向電極電圧（Ｖcom ）
が印加されているため、７．５Ｖの電位差（ΔＶｅ−Ｖ
ｃｏｍ）が液晶層(500) には印加される。しかしなが
ら、ＴＦＴ(121) のオフに伴い補助容量、寄生容量等へ
の電荷の再配分により画素電圧（Ｖｅ）は約１Ｖ程度低
下し、これに伴い６．５Ｖの電位差（ΔＶｅ−Ｖｃｏ
ｍ）が液晶層(500) には保持され、これに基づいて画像
表示が成される。
【００３６】ところで、この実施例では、対向電極電圧
（Ｖｃｏｍ）の振幅が７Ｖであるのに対して、走査信号
電圧（Ｖｇ）はその保持期間中における振幅（ΔＶｇｌ
１−Ｖｇｌ2)は４．６Ｖと、対向電極電圧（Ｖｃｏｍ）
のそれに比べて十分に小さい。従って、保持期間中での
対向電極(331) と走査線(111) 及び走査線(111) の補助
容量部(112) との間には、一水平走査期間（Ｔg2）では
１３．９Ｖの電位差（ΔＶgl1 −Ｖcom ）が、次の一水
平走査期間（Ｔg3）では１１．５Ｖの電位差（ΔＶgl2
−Ｖcom ）が、以降繰り返し印加されることとなる。つ
まり、対向電極(331) と走査線(111) 及び走査線(111)
の補助容量部(112) との間には、一定の直流電圧ではな
く、２垂直走査期間を１周期とした交流電圧が印加され
ることとなる。このため、配向膜(401),(403) がチャー
ジアップすることが防止され、しかも垂直方向電界が液
晶層(500) に十分に印加されることとなるため、横方向
電界の影響によるリバース領域が発生しにくくなる。し
かも、この電位差（ΔＶgl1 −Ｖcom ）と電位差（ΔＶ
gl2 −Ｖcom ）との差は、液晶層(500) のしきい値電圧
（Ｖth）である１．５Ｖよりも十分に大きい２．４Ｖで
あるため、この間、液晶層(500) も実効的に交流駆動さ
れていることとなり、不純物イオンの定着に伴う劣化が
防止され、リバース領域の発生が一層効果的に防止され
る。
（Ｖｃｏｍ）の振幅が７Ｖであるのに対して、走査信号
電圧（Ｖｇ）はその保持期間中における振幅（ΔＶｇｌ
１−Ｖｇｌ2)は４．６Ｖと、対向電極電圧（Ｖｃｏｍ）
のそれに比べて十分に小さい。従って、保持期間中での
対向電極(331) と走査線(111) 及び走査線(111) の補助
容量部(112) との間には、一水平走査期間（Ｔg2）では
１３．９Ｖの電位差（ΔＶgl1 −Ｖcom ）が、次の一水
平走査期間（Ｔg3）では１１．５Ｖの電位差（ΔＶgl2
−Ｖcom ）が、以降繰り返し印加されることとなる。つ
まり、対向電極(331) と走査線(111) 及び走査線(111)
の補助容量部(112) との間には、一定の直流電圧ではな
く、２垂直走査期間を１周期とした交流電圧が印加され
ることとなる。このため、配向膜(401),(403) がチャー
ジアップすることが防止され、しかも垂直方向電界が液
晶層(500) に十分に印加されることとなるため、横方向
電界の影響によるリバース領域が発生しにくくなる。し
かも、この電位差（ΔＶgl1 −Ｖcom ）と電位差（ΔＶ
gl2 −Ｖcom ）との差は、液晶層(500) のしきい値電圧
（Ｖth）である１．５Ｖよりも十分に大きい２．４Ｖで
あるため、この間、液晶層(500) も実効的に交流駆動さ
れていることとなり、不純物イオンの定着に伴う劣化が
防止され、リバース領域の発生が一層効果的に防止され
る。
【００３７】特に、リバース領域は、動作温度が高くな
るにつれて液晶層(500) の粘弾性の低下に起因して生じ
やすくなる傾向にある。例えば、第１オフ電位（Ｖgl1
）と第２オフ電位（Ｖgl2 ）とを対向電極電圧（Ｖcom
）と同一振幅とし、その保持期間で常に一定の直流電
圧が印加される構成とした場合、５０℃からリバース領
域の発生が生じ、その大きさも１０ミクロン程度と広範
囲にわたるものであった。これに対して、この実施例で
は、７０℃の高温環境下であっても、リバース領域が発
生しないことが確認された。
るにつれて液晶層(500) の粘弾性の低下に起因して生じ
やすくなる傾向にある。例えば、第１オフ電位（Ｖgl1
）と第２オフ電位（Ｖgl2 ）とを対向電極電圧（Ｖcom
）と同一振幅とし、その保持期間で常に一定の直流電
圧が印加される構成とした場合、５０℃からリバース領
域の発生が生じ、その大きさも１０ミクロン程度と広範
囲にわたるものであった。これに対して、この実施例で
は、７０℃の高温環境下であっても、リバース領域が発
生しないことが確認された。
【００３８】ところで、この実施例の駆動方法にあって
は、ＴＦＴ(121) のオフに伴い、補助容量、寄生容量等
へ電荷は再配分されて画素電圧（Ｖｅ）は１Ｖ程度低下
するため、この実施例では黒表示の場合、実効的には
６．５Ｖの電位差（ΔＶｅ−Ｖcom ）が液晶層(500) に
は保持されることは上述した通りである。そして、第１
オフ電位（Ｖgl1 ）と第２オフ電位（Ｖgl2 ）との電位
差を、対向電極電圧（Ｖcom ）の振幅とそれぞれ異なら
しめる、しかも小さく設定しているため、その保持期間
である次の一水平走査期間（Ｔg2）では電荷の再配分が
なされて６．５Ｖよりも若干小さい電圧（ΔＶe −Ｖco
m ）が液晶層(500) には印加されることとなり、また次
の一水平走査期間（Ｔg3）では６．５Ｖの電圧（ΔＶｅ
−Ｖcom ）が液晶層(500) に印加されることとなり、こ
れが１保持期間内で繰り返される。液晶層(500) の応答
性は一水平走査期間（Ｔｇ）に比べて十分に遅いため、
実際には平均化された電圧（ΔＶｅ−Ｖcom ）に基づい
て液晶分子は応答することとなるが、従来法に比べて実
際に印加される電圧（ΔＶｅ−Ｖcom ）は若干小さくな
る。従って、従来よりも若干信号電圧（Ｖsig ）の振幅
を大きく設定しておく必要がある。つまり、電位差（Δ
Ｖgl1-Ｖcom ）と電位差（ΔＶgl2 −Ｖcom ）との差に
基づいて信号電圧（Ｖsig ）の振幅を高めに設定する、
若しくは対向電極電圧（Ｖcom ）との電位差が大きくな
るように対向電極電圧（Ｖcom ）の反転基準電圧（Ｖco
m-c ）を低下させること等が必要となる。
は、ＴＦＴ(121) のオフに伴い、補助容量、寄生容量等
へ電荷は再配分されて画素電圧（Ｖｅ）は１Ｖ程度低下
するため、この実施例では黒表示の場合、実効的には
６．５Ｖの電位差（ΔＶｅ−Ｖcom ）が液晶層(500) に
は保持されることは上述した通りである。そして、第１
オフ電位（Ｖgl1 ）と第２オフ電位（Ｖgl2 ）との電位
差を、対向電極電圧（Ｖcom ）の振幅とそれぞれ異なら
しめる、しかも小さく設定しているため、その保持期間
である次の一水平走査期間（Ｔg2）では電荷の再配分が
なされて６．５Ｖよりも若干小さい電圧（ΔＶe −Ｖco
m ）が液晶層(500) には印加されることとなり、また次
の一水平走査期間（Ｔg3）では６．５Ｖの電圧（ΔＶｅ
−Ｖcom ）が液晶層(500) に印加されることとなり、こ
れが１保持期間内で繰り返される。液晶層(500) の応答
性は一水平走査期間（Ｔｇ）に比べて十分に遅いため、
実際には平均化された電圧（ΔＶｅ−Ｖcom ）に基づい
て液晶分子は応答することとなるが、従来法に比べて実
際に印加される電圧（ΔＶｅ−Ｖcom ）は若干小さくな
る。従って、従来よりも若干信号電圧（Ｖsig ）の振幅
を大きく設定しておく必要がある。つまり、電位差（Δ
Ｖgl1-Ｖcom ）と電位差（ΔＶgl2 −Ｖcom ）との差に
基づいて信号電圧（Ｖsig ）の振幅を高めに設定する、
若しくは対向電極電圧（Ｖcom ）との電位差が大きくな
るように対向電極電圧（Ｖcom ）の反転基準電圧（Ｖco
m-c ）を低下させること等が必要となる。
【００３９】この実施例では、保持期間中における走査
信号電圧（Ｖｇ）の振幅（ΔＶgl1−Ｖgl2 ）を対向電
極電圧（Ｖcom ）の振幅よりも小さくしたが、逆に大き
くしてもかまわない。この場合には、実際に印加される
電圧（ΔＶｅ−Ｖcom ）は若干大きくなることを考慮し
て、電位差（ΔＶgl1 −Ｖcom ）と電位差（ΔＶgl2−
Ｖcom ）との差に基づいて信号電圧（Ｖsig ）の振幅を
小さく設定しておく必要がある。
信号電圧（Ｖｇ）の振幅（ΔＶgl1−Ｖgl2 ）を対向電
極電圧（Ｖcom ）の振幅よりも小さくしたが、逆に大き
くしてもかまわない。この場合には、実際に印加される
電圧（ΔＶｅ−Ｖcom ）は若干大きくなることを考慮し
て、電位差（ΔＶgl1 −Ｖcom ）と電位差（ΔＶgl2−
Ｖcom ）との差に基づいて信号電圧（Ｖsig ）の振幅を
小さく設定しておく必要がある。
【００４０】しかしながら、ＴＦＴ(121) のオフリーク
等を考慮すると、対向電極電圧（Ｖcom ）の振幅を保持
期間中における走査信号電圧（Ｖｇ）の振幅（ΔＶgl1
−Ｖgl2 ）よりも大きく設定する方が望ましい。
等を考慮すると、対向電極電圧（Ｖcom ）の振幅を保持
期間中における走査信号電圧（Ｖｇ）の振幅（ΔＶgl1
−Ｖgl2 ）よりも大きく設定する方が望ましい。
【００４１】上述した実施例では、画素電極(151) と信
号線(103) との間に走査線(111) から延在させた補助容
量部(112) を形成したが、図５に示すように、走査線(1
11)と同様にして形成される他の独立したシールド電極
(112) を配置するものであってもかまわない。
号線(103) との間に走査線(111) から延在させた補助容
量部(112) を形成したが、図５に示すように、走査線(1
11)と同様にして形成される他の独立したシールド電極
(112) を配置するものであってもかまわない。
【００４２】また、画素電極(151) が直接近接して配置
されることによる横方向電界に対しては画素電極(151)
間にシールド電極を配置してもかまわないし、更には走
査線(111) と画素電極(151) との間に配置してもかまわ
ない。
されることによる横方向電界に対しては画素電極(151)
間にシールド電極を配置してもかまわないし、更には走
査線(111) と画素電極(151) との間に配置してもかまわ
ない。
【００４３】また、この実施例では、最も好ましい１Ｈ
コモン反転駆動を例にとり説明したが、この発明はこれ
に限定されるものではなく、２水平走査期間あるいは３
水平走査期間毎に極性反転されるものであってもかまわ
ないし、垂直走査期間毎に極性反転されるものであって
もかまわない。
コモン反転駆動を例にとり説明したが、この発明はこれ
に限定されるものではなく、２水平走査期間あるいは３
水平走査期間毎に極性反転されるものであってもかまわ
ないし、垂直走査期間毎に極性反転されるものであって
もかまわない。
【００４４】次に、この発明の他の実施例について図面
を参照して説明する。尚、液晶表示装置の構成は、その
駆動が異なる他は上記実施例と同一であるため省略す
る。この実施例は、フリッカの低減が達成される駆動方
法の一つである一水平走査期間毎に信号電圧（Ｖsig ）
を基準電圧（Ｖsig-c ）に対して極性反転させると共
に、隣接する信号線(103) に印加される信号電圧（Ｖsi
g ）が基準電圧（Ｖsig-c ）に対して極性反転されて駆
動するＨＶ反転駆動を採用している。
を参照して説明する。尚、液晶表示装置の構成は、その
駆動が異なる他は上記実施例と同一であるため省略す
る。この実施例は、フリッカの低減が達成される駆動方
法の一つである一水平走査期間毎に信号電圧（Ｖsig ）
を基準電圧（Ｖsig-c ）に対して極性反転させると共
に、隣接する信号線(103) に印加される信号電圧（Ｖsi
g ）が基準電圧（Ｖsig-c ）に対して極性反転されて駆
動するＨＶ反転駆動を採用している。
【００４５】即ち、信号線駆動回路(30)は＋５Ｖの基準
電圧（Ｖsig-c ）に対して±５Ｖの振幅範囲内で画像信
号に対応する信号電圧（Ｖsig ）を出力するものであっ
て、一水平走査期間毎に基準電圧（Ｖsig-c ）に対して
信号電圧（Ｖsig ）の極性が反転されるように、また隣
接する信号線(103) に印加される信号電圧（Ｖsig ）が
基準電圧（Ｖsig-c ）に対して極性反転されるよう構成
されている。対向電極駆動回路(40)は、対向電極電圧
（Ｖcom ）として＋４Ｖの直流電圧を出力するものであ
る。
電圧（Ｖsig-c ）に対して±５Ｖの振幅範囲内で画像信
号に対応する信号電圧（Ｖsig ）を出力するものであっ
て、一水平走査期間毎に基準電圧（Ｖsig-c ）に対して
信号電圧（Ｖsig ）の極性が反転されるように、また隣
接する信号線(103) に印加される信号電圧（Ｖsig ）が
基準電圧（Ｖsig-c ）に対して極性反転されるよう構成
されている。対向電極駆動回路(40)は、対向電極電圧
（Ｖcom ）として＋４Ｖの直流電圧を出力するものであ
る。
【００４６】また、走査線駆動回路(20)は、ＴＦＴ(12
1) をオン状態にする高レベルのオン電位（Ｖgh）、例
えば＋２３Ｖと、ＴＦＴ(121) をオフ状態にする低レベ
ルであって第１オフ電位（Ｖgl1 ）、例えば−５Ｖと、
同じくＴＦＴ(121) をオフ状態にする低レベルであって
第１オフ電位（Ｖgl1 ）よりも低レベルの第２オフ電位
（Ｖgl2 ）、例えば−９Ｖとの３レベルを持つ走査信号
電圧（Ｖｇ）を選択出力が可能に構成されている。そし
て、各垂直走査期間毎に、対応する走査線(111)はオン
電位（Ｖgh）に設定され、他の期間、即ち保持期間内で
は第１オフ電位（Ｖgl1 ）と第２オフ電位（Ｖgl2 ）と
が信号電圧（Ｖsig ）の極性反転周期と同期した水平走
査期間毎に交互に繰り返し出力されるように設定されて
いる。
1) をオン状態にする高レベルのオン電位（Ｖgh）、例
えば＋２３Ｖと、ＴＦＴ(121) をオフ状態にする低レベ
ルであって第１オフ電位（Ｖgl1 ）、例えば−５Ｖと、
同じくＴＦＴ(121) をオフ状態にする低レベルであって
第１オフ電位（Ｖgl1 ）よりも低レベルの第２オフ電位
（Ｖgl2 ）、例えば−９Ｖとの３レベルを持つ走査信号
電圧（Ｖｇ）を選択出力が可能に構成されている。そし
て、各垂直走査期間毎に、対応する走査線(111)はオン
電位（Ｖgh）に設定され、他の期間、即ち保持期間内で
は第１オフ電位（Ｖgl1 ）と第２オフ電位（Ｖgl2 ）と
が信号電圧（Ｖsig ）の極性反転周期と同期した水平走
査期間毎に交互に繰り返し出力されるように設定されて
いる。
【００４７】図６は、黒表示をした場合の一表示画素に
係る駆動電圧状態を示すものであり、選択期間としての
一水平走査期間（Ｔg1）において、走査線駆動回路(20)
は、対応する一走査線(111) を、この走査線(111) に接
続されるＴＦＴ(121) をオン状態と成すオン電位（Ｖg
h）に設定し、画素電極(151) にはＴＦＴ(121) を介し
て＋１０Ｖの信号電圧（Ｖsig ）が印加される。また、
対向電極(331) には＋４Ｖの対向電極電圧（Ｖcom ）が
印加されているため、６Ｖの電位差（ΔＶｅ−Ｖcom ）
が液晶層(500) には印加される。しかしながら、ＴＦＴ
(121) のオフに伴い補助容量、寄生容量等への電荷の再
配分により画素電圧（Ｖｅ）は約１Ｖ程度低下し、これ
に伴い５Ｖの電位差（ΔＶｅ−Ｖcom ）が液晶層(500)
には保持され、これに基づいて画像表示が成される。
係る駆動電圧状態を示すものであり、選択期間としての
一水平走査期間（Ｔg1）において、走査線駆動回路(20)
は、対応する一走査線(111) を、この走査線(111) に接
続されるＴＦＴ(121) をオン状態と成すオン電位（Ｖg
h）に設定し、画素電極(151) にはＴＦＴ(121) を介し
て＋１０Ｖの信号電圧（Ｖsig ）が印加される。また、
対向電極(331) には＋４Ｖの対向電極電圧（Ｖcom ）が
印加されているため、６Ｖの電位差（ΔＶｅ−Ｖcom ）
が液晶層(500) には印加される。しかしながら、ＴＦＴ
(121) のオフに伴い補助容量、寄生容量等への電荷の再
配分により画素電圧（Ｖｅ）は約１Ｖ程度低下し、これ
に伴い５Ｖの電位差（ΔＶｅ−Ｖcom ）が液晶層(500)
には保持され、これに基づいて画像表示が成される。
【００４８】ところで、この実施例では、対向電極電圧
（Ｖcom ）は＋４Ｖの直流電圧であるのに対して、走査
信号電圧（Ｖｇ）はその保持期間中での振幅（ΔＶgl1
−Ｖgl2 ）は４Ｖに設定されている。従って、保持期間
中での対向電極(331) と走査線(111) 及び走査線(111)
の補助容量部(112) との間には、一水平走査期間（Ｔg
2）では９Ｖの電位差（ΔＶgl1 −Ｖcom ）が、次の一
水平走査期間（Ｔg3）では１３Ｖの電位差（ΔＶgl2 −
Ｖcom ）が、以降繰り返し印加されることとなる。つま
り、対向電極(331) と走査線(111) 及び走査線(111) の
補助容量部(112)との間には、一定の直流電圧ではな
く、２垂直走査期間を１周期とした交流電圧が印加され
ることとなる。このため、配向膜(401),(403) がチャー
ジアップすることが防止され、しかも垂直方向電界が液
晶層(500) に十分に印加されることとなるため、横方向
電界の影響によるリバース領域が発生しにくくなる。し
かも、この電位差（ΔＶgl1 −Ｖcom ）と電位差（ΔＶ
gl2 −Ｖcom ）との差は、液晶層(500) のしきい値電圧
（Ｖth）である１．５Ｖよりも十分に大きい４Ｖである
ため、この間、液晶層(500) も実効的に交流駆動されて
いることとなり、不純物イオンの定着に伴う劣化が防止
され、リバース領域の発生が一層効果的に防止される。
そして、上記した実施例と同様に、７０℃の高温環境下
であっても、リバース領域が発生しないことが確認され
た。
（Ｖcom ）は＋４Ｖの直流電圧であるのに対して、走査
信号電圧（Ｖｇ）はその保持期間中での振幅（ΔＶgl1
−Ｖgl2 ）は４Ｖに設定されている。従って、保持期間
中での対向電極(331) と走査線(111) 及び走査線(111)
の補助容量部(112) との間には、一水平走査期間（Ｔg
2）では９Ｖの電位差（ΔＶgl1 −Ｖcom ）が、次の一
水平走査期間（Ｔg3）では１３Ｖの電位差（ΔＶgl2 −
Ｖcom ）が、以降繰り返し印加されることとなる。つま
り、対向電極(331) と走査線(111) 及び走査線(111) の
補助容量部(112)との間には、一定の直流電圧ではな
く、２垂直走査期間を１周期とした交流電圧が印加され
ることとなる。このため、配向膜(401),(403) がチャー
ジアップすることが防止され、しかも垂直方向電界が液
晶層(500) に十分に印加されることとなるため、横方向
電界の影響によるリバース領域が発生しにくくなる。し
かも、この電位差（ΔＶgl1 −Ｖcom ）と電位差（ΔＶ
gl2 −Ｖcom ）との差は、液晶層(500) のしきい値電圧
（Ｖth）である１．５Ｖよりも十分に大きい４Ｖである
ため、この間、液晶層(500) も実効的に交流駆動されて
いることとなり、不純物イオンの定着に伴う劣化が防止
され、リバース領域の発生が一層効果的に防止される。
そして、上記した実施例と同様に、７０℃の高温環境下
であっても、リバース領域が発生しないことが確認され
た。
【００４９】ところで、この実施例の駆動方法にあって
は、ＴＦＴ(121) のオフに伴い、補助容量、寄生容量等
へ電荷は再配分されて画素電圧（Ｖｅ）は１Ｖ程度低下
するため、この実施例では黒表示の場合、実効的には５
Ｖの電位差（ΔＶｅ−Ｖcom）が液晶層(500) には保持
されることは上述した通りである。そして、対向電極電
圧（Ｖcom ）が直流電圧に設定されるにもかかわらず、
第１オフ電位（Ｖgl1）と第２オフ電位（Ｖgl2 ）との
電位差が生じるため、その保持期間である次の一水平走
査期間（Ｔg2）では電荷の再配分がなされて５Ｖよりも
大きい電圧（ΔＶe −Ｖcom ）が液晶層(500) には印加
されることとなり、また次の一水平走査期間（Ｔg3）で
は５Ｖの電圧（ΔＶｅ−Ｖcom ）が液晶層(500) に印加
されることとなり、これが１保持期間内で繰り返され
る。液晶層(500) の応答性は一水平走査期間（Ｔｇ）に
比べて十分に遅いため、実際には平均化された電圧（Δ
Ｖｅ−Ｖcom ）に基づいて液晶分子は応答することとな
るが、その保持期間中、走査信号電圧（Ｖｇ）が第２オ
フ電位（Ｖgl2 ）に固定される場合に比べて実際に印加
される電圧（ΔＶｅ−Ｖcom ）は若干小さくなる。従っ
て、保持期間中、走査信号電圧（Ｖｇ）が第２オフ電位
（Ｖgl2 ）に固定される場合よりも若干信号電圧（Ｖsi
g ）の振幅を小さく設定しておく必要がある。つまり、
電位差（ΔＶgl1-Ｖcom ）と電位差（ΔＶgl2 −Ｖcom
）との差に基づいて信号電圧（Ｖsig ）の振幅を小さ
く設定する、若しくは対向電極電圧（Ｖcom ）との電位
差が小さくなるように対向電極電圧（Ｖcom ）の反転基
準電圧（Ｖcom-c ）を上昇させること等が必要となる。
は、ＴＦＴ(121) のオフに伴い、補助容量、寄生容量等
へ電荷は再配分されて画素電圧（Ｖｅ）は１Ｖ程度低下
するため、この実施例では黒表示の場合、実効的には５
Ｖの電位差（ΔＶｅ−Ｖcom）が液晶層(500) には保持
されることは上述した通りである。そして、対向電極電
圧（Ｖcom ）が直流電圧に設定されるにもかかわらず、
第１オフ電位（Ｖgl1）と第２オフ電位（Ｖgl2 ）との
電位差が生じるため、その保持期間である次の一水平走
査期間（Ｔg2）では電荷の再配分がなされて５Ｖよりも
大きい電圧（ΔＶe −Ｖcom ）が液晶層(500) には印加
されることとなり、また次の一水平走査期間（Ｔg3）で
は５Ｖの電圧（ΔＶｅ−Ｖcom ）が液晶層(500) に印加
されることとなり、これが１保持期間内で繰り返され
る。液晶層(500) の応答性は一水平走査期間（Ｔｇ）に
比べて十分に遅いため、実際には平均化された電圧（Δ
Ｖｅ−Ｖcom ）に基づいて液晶分子は応答することとな
るが、その保持期間中、走査信号電圧（Ｖｇ）が第２オ
フ電位（Ｖgl2 ）に固定される場合に比べて実際に印加
される電圧（ΔＶｅ−Ｖcom ）は若干小さくなる。従っ
て、保持期間中、走査信号電圧（Ｖｇ）が第２オフ電位
（Ｖgl2 ）に固定される場合よりも若干信号電圧（Ｖsi
g ）の振幅を小さく設定しておく必要がある。つまり、
電位差（ΔＶgl1-Ｖcom ）と電位差（ΔＶgl2 −Ｖcom
）との差に基づいて信号電圧（Ｖsig ）の振幅を小さ
く設定する、若しくは対向電極電圧（Ｖcom ）との電位
差が小さくなるように対向電極電圧（Ｖcom ）の反転基
準電圧（Ｖcom-c ）を上昇させること等が必要となる。
【００５０】この実施例は、先の実施例に比べて信号電
圧（Ｖsig ）の振幅が±５Ｖと大きく、このため高耐圧
の半導体素子が必要となるが、フリッカの発生はより低
減される。
圧（Ｖsig ）の振幅が±５Ｖと大きく、このため高耐圧
の半導体素子が必要となるが、フリッカの発生はより低
減される。
【００５１】また、この実施例の駆動方法であれば、先
の駆動方法に比べて、隣接する信号線は互いに極性反転
されているため、信号線とのカップリングに起因する画
素電圧の変動を相殺することができるため、更にリバー
ス領域の低減に寄与する。
の駆動方法に比べて、隣接する信号線は互いに極性反転
されているため、信号線とのカップリングに起因する画
素電圧の変動を相殺することができるため、更にリバー
ス領域の低減に寄与する。
【００５２】上述した実施例では、いずれも半導体膜と
してａ−Ｓｉ：Ｈ膜を備えた逆スタガ構造のＴＦＴをス
イッチ素子として備えたアクティブマトリクス型の液晶
表示装置を例にとり説明したが、この発明はこの実施例
に限定されるものではなく、半導体膜として多結晶シリ
コン等を用いたもの、スイッチ素子としてスタガ構造の
ＴＦＴを用いたものであってもかまわないし、更に周辺
の駆動回路部を基板上に一体的に形成したものであって
もかまわない。
してａ−Ｓｉ：Ｈ膜を備えた逆スタガ構造のＴＦＴをス
イッチ素子として備えたアクティブマトリクス型の液晶
表示装置を例にとり説明したが、この発明はこの実施例
に限定されるものではなく、半導体膜として多結晶シリ
コン等を用いたもの、スイッチ素子としてスタガ構造の
ＴＦＴを用いたものであってもかまわないし、更に周辺
の駆動回路部を基板上に一体的に形成したものであって
もかまわない。
【００５３】
【発明の効果】この発明の液晶表示装置の駆動方法によ
れば、高精細化、高開口率化に伴い横方向電界の影響が
大きくなっても、リバース領域の発生を効果的に防止で
き、優れた表示品位が確保できる。
れば、高精細化、高開口率化に伴い横方向電界の影響が
大きくなっても、リバース領域の発生を効果的に防止で
き、優れた表示品位が確保できる。
【図１】本発明の一実施例の液晶表示装置に係る液晶パ
ネルの概略断面図である。
ネルの概略断面図である。
【図２】図１のアレイ基板の一部概略正面図である。
【図３】本発明の一実施例の液晶表示装置の概略構成図
である。
である。
【図４】本発明の一実施例の動作波形を示す図である。
【図５】本発明の他の実施例のアレイ基板の一部概略正
面図である。
面図である。
【図６】本発明の他の実施例の動作波形を示す図であ
る。
る。
【図７】リバース領域を説明するための図である。
【図８】従来の動作波形を示す図である。
(1) …アクティブマトリクス型液晶表示装置 (10)…液晶パネル (100) …アレイ基板 (101) …走査線 (112) …補助容量部 (113) …信号線 (151) …画素電極 (300) …対向基板 (331) …対向電極 (500) …液晶層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/336
Claims (16)
- 【請求項１】 複数の画素電極がマトリクス状に配置さ
れたアレイ基板と、前記画素電極に対向する対向電極を
含む対向基板と、前記アレイ基板及び前記対向基板上の
それぞれに配置され、液晶分子に所望のプレチルトを付
与する配向処理が施された配向膜と、前記配向膜間に保
持される液晶分子を含む液晶層と、前記液晶分子のプレ
チルトに逆らう方向に横方向電界が作用する領域に配置
されるシールド電極とを備え、所定期間毎に各前記画素
電極と前記対向電極に対応する信号電圧及び対向電極電
圧を印加し、所定の保持期間の間、対応する電位差を前
記液晶層に保持させることにより画像表示をなす液晶表
示装置の駆動方法において、 前記シールド電極と前記対向電極との電位差を、第１期
間の間は第１電位差に設定し、前記第１期間と連続する
第２期間は前記第１電位差よりも小さい第２電位差に設
定することを特徴とする液晶表示装置の駆動方法。 - 【請求項２】 請求項１記載の前記第１及び第２期間と
は、それぞれ１０の保持期間よりも短いことを特徴とす
る液晶表示装置の駆動方法。 - 【請求項３】 請求項２記載の前記第１及び第２期間と
は、それぞれ一水平走査期間に対応することを特徴とす
る液晶表示装置の駆動方法。 - 【請求項４】 請求項１記載の前記アレイ基板は、複数
本の信号線及び走査線と、一前記信号線、一前記走査線
及び一前記画素電極に電気的に接続されるスイッチ素子
を備えたことを特徴とする液晶表示装置の駆動方法。 - 【請求項５】 請求項４記載の前記アレイ基板の前記シ
ールド電極は、前記画素電極に前記スイッチ素子を介し
て接続される一前記走査線と異なる隣接する他の前記走
査線から延在されることを特徴とする液晶表示装置の駆
動方法。 - 【請求項６】 請求項５記載の前記アレイ基板の前記シ
ールド電極は、前記画素電極との間で補助容量を形成す
るよう絶縁膜を介して重畳されることを特徴とする液晶
表示装置の駆動方法。 - 【請求項７】 請求項１記載の前記対向電極には、少な
くとも一垂直走査期間内で交流化された対向電極電圧が
印加され、前記シールド電極には前記対向電極電圧と同
位相の交流電圧が印加されることを特徴とする請求項１
記載の液晶表示装置の駆動方法。 - 【請求項８】 請求項７記載の前記対向電極には、一水
平走査期間内で交流化された対向電極電圧が印加され、
前記シールド電極には前記対向電極電圧と同位相の交流
電圧が印加されることを特徴とする請求項７記載の液晶
表示装置の駆動方法。 - 【請求項９】 前記対向電極電圧の振幅よりも前記走査
線に印加される前記交流電圧の振幅が小さいことを特徴
とする請求項７記載の液晶表示装置の駆動方法。 - 【請求項１０】 前記液晶層のしきい値電圧が前記第１
電位差と前記第２電位差との差よりも小さいことを特徴
とする請求項１記載の液晶表示装置の駆動方法。 - 【請求項１１】 請求項１記載の前記対向電極には直流
の対向電極電圧が印加され、前記シールド電極には前少
なくとも一垂直走査期間内で交流電圧が印加されること
を特徴とする請求項１記載の液晶表示装置の駆動方法。 - 【請求項１２】 互いに交差する複数の信号線及び走査
線と、前記信号線及び走査線の交点近傍に配置されるス
イッチ素子と、前記スイッチ素子を介して前記信号線及
び走査線に接続される画素電極を備えたアレイ基板と、 前記画素電極に対向する対向電極を備えた対向基板と、 前記画素電極と対向電極との間に配置される液晶分子か
ら成る液晶層と、 前記液晶分子に所望のプレチルトを付与する配向処理が
施された配向膜と、 前記信号線に信号電圧を印加する信号線駆動手段と、 前記走査線に走査電圧を印加する走査線駆動手段と、 前記対向電極に対向電極電圧を印加する対向電極駆動手
段と、 を備えた液晶表示装置の駆動方法において、 前記アレイ基板は、前記液晶分子のプレチルトに逆らう
方向に横方向電界が作用する領域に配置されるシールド
電極を備え、 前記シールド電極と前記対向電極との電位差を、第１期
間の間は第１電位差に設定し、前記第１期間と連続する
第２期間は前記第１電位差よりも小さい第２電位差に設
定することを特徴とする液晶表示装置の駆動方法。 - 【請求項１３】 請求項１２記載の前記シールド電極は
前記画素電極に前記スイッチ素子を介して接続される一
前記走査線と異なる隣接する他の前記走査線から延在さ
れることを特徴とする液晶表示装置の駆動方法。 - 【請求項１４】 請求項１３記載の前記走査線駆動手段
は、前記スイッチ素子をオンするオンレベルと、前記ス
イッチ素子をオフする第１オフレベルと、前記スイッチ
素子をオフする前記第１オフレベルと異なる第２オフレ
ベルとを含む走査電圧を前記走査線に印加することを特
徴とした液晶表示装置の駆動方法。 - 【請求項１５】 請求項１４記載の前記対向電極駆動手
段は、第１レベルと前記第１レベルと異なる第２レベル
とを水平走査期間毎に前記対向電極電圧として出力する
ことを特徴とする液晶表示装置の駆動方法。 - 【請求項１６】 請求項１５記載の前記走査線駆動手段
は、前記第１及び前記第２オフレベルとを水平走査期間
毎に前記走査電圧として出力することを特徴とする液晶
表示装置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10013701A JPH10293286A (ja) | 1997-02-21 | 1998-01-27 | 液晶表示装置の駆動方法 |
| TW087101841A TW373108B (en) | 1997-02-21 | 1998-02-11 | Driving method for liquid crystal displayer |
| US09/023,711 US6005543A (en) | 1997-02-21 | 1998-02-13 | Liquid crystal display device and method of driving the same |
| KR1019980005245A KR100271704B1 (ko) | 1997-02-21 | 1998-02-20 | 액정표시장치의 구동방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-37286 | 1997-02-21 | ||
| JP3728697 | 1997-02-21 | ||
| JP10013701A JPH10293286A (ja) | 1997-02-21 | 1998-01-27 | 液晶表示装置の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10293286A true JPH10293286A (ja) | 1998-11-04 |
Family
ID=26349532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10013701A Pending JPH10293286A (ja) | 1997-02-21 | 1998-01-27 | 液晶表示装置の駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6005543A (ja) |
| JP (1) | JPH10293286A (ja) |
| KR (1) | KR100271704B1 (ja) |
| TW (1) | TW373108B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012058755A (ja) * | 2000-02-01 | 2012-03-22 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3471152B2 (ja) * | 1995-11-30 | 2003-11-25 | アルプス電気株式会社 | 液晶表示素子および液晶表示素子の駆動方法 |
| JP4030178B2 (ja) * | 1997-06-25 | 2008-01-09 | 東芝松下ディスプレイテクノロジー株式会社 | アクティブマトリクス型表示装置 |
| US7002542B2 (en) * | 1998-09-19 | 2006-02-21 | Lg.Philips Lcd Co., Ltd. | Active matrix liquid crystal display |
| AU2001271475A1 (en) * | 2000-06-26 | 2002-01-08 | Byobroadcast, Inc. | Networked audio posting method and system |
| JP2002123226A (ja) * | 2000-10-12 | 2002-04-26 | Hitachi Ltd | 液晶表示装置 |
| KR100843685B1 (ko) * | 2001-12-27 | 2008-07-04 | 엘지디스플레이 주식회사 | 액정표시장치의 구동방법 및 장치 |
| US7593915B2 (en) * | 2003-01-07 | 2009-09-22 | Accenture Global Services Gmbh | Customized multi-media services |
| EP2259134A4 (en) * | 2008-03-31 | 2012-02-01 | Sharp Kk | ACTIVE MATRIX CARD, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT, AND TELEVISION RECEIVER |
| JP5294883B2 (ja) * | 2009-01-05 | 2013-09-18 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置および電子機器 |
| JP5306926B2 (ja) * | 2009-07-09 | 2013-10-02 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置 |
| KR101613701B1 (ko) | 2009-12-25 | 2016-04-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치의 구동 방법 |
| JP5639819B2 (ja) * | 2010-08-30 | 2014-12-10 | 株式会社ジャパンディスプレイ | 表示装置 |
| US9230994B2 (en) | 2010-09-15 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2014032399A (ja) | 2012-07-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| KR20140013931A (ko) | 2012-07-26 | 2014-02-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| WO2014084153A1 (en) | 2012-11-28 | 2014-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9594281B2 (en) | 2012-11-30 | 2017-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2015072310A (ja) * | 2013-10-01 | 2015-04-16 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR102118577B1 (ko) * | 2013-12-24 | 2020-06-04 | 삼성디스플레이 주식회사 | 표시 장치용 영상 제어 패널 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03227062A (ja) * | 1990-01-31 | 1991-10-08 | Matsushita Electron Corp | 薄膜トランジスタアレイ |
| JPH0469622A (ja) * | 1990-07-10 | 1992-03-04 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JPH04280226A (ja) * | 1991-03-08 | 1992-10-06 | Nec Corp | 薄膜トランジスタ素子アレイおよびその駆動方法 |
| JPH04318523A (ja) * | 1991-04-17 | 1992-11-10 | Oki Electric Ind Co Ltd | 薄膜トランジスタ型液晶表示装置 |
| JPH04349430A (ja) * | 1991-05-28 | 1992-12-03 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JPH04358128A (ja) * | 1991-05-22 | 1992-12-11 | Oki Electric Ind Co Ltd | 薄膜トランジスタ型液晶表示装置 |
| JPH04358129A (ja) * | 1991-05-22 | 1992-12-11 | Oki Electric Ind Co Ltd | 薄膜トランジスタ型液晶表示装置 |
| JPH05127195A (ja) * | 1991-11-08 | 1993-05-25 | Toshiba Corp | 液晶表示装置 |
| JPH05203994A (ja) * | 1991-09-24 | 1993-08-13 | Toshiba Corp | 液晶表示装置 |
| JPH0611734A (ja) * | 1992-04-15 | 1994-01-21 | Toshiba Corp | 液晶表示装置 |
| JPH07104246A (ja) * | 1993-09-30 | 1995-04-21 | Sony Corp | 液晶表示装置 |
| JPH0822266A (ja) * | 1994-07-08 | 1996-01-23 | Hitachi Ltd | Ｔｆｔ液晶表示ディスプレイ |
| JPH0887025A (ja) * | 1994-09-16 | 1996-04-02 | Casio Comput Co Ltd | アクティブマトリックスパネル |
| JPH09105951A (ja) * | 1995-10-11 | 1997-04-22 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JPH10333181A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | アクティブマトリクス型液晶表示装置およびその製造方法 |
| JPH11326956A (ja) * | 1991-11-29 | 1999-11-26 | Seiko Epson Corp | 液晶表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0660160B1 (en) * | 1993-07-13 | 2004-03-17 | Kabushiki Kaisha Toshiba | Active matrix type display device |
-
1998
- 1998-01-27 JP JP10013701A patent/JPH10293286A/ja active Pending
- 1998-02-11 TW TW087101841A patent/TW373108B/zh not_active IP Right Cessation
- 1998-02-13 US US09/023,711 patent/US6005543A/en not_active Expired - Lifetime
- 1998-02-20 KR KR1019980005245A patent/KR100271704B1/ko not_active Expired - Fee Related
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03227062A (ja) * | 1990-01-31 | 1991-10-08 | Matsushita Electron Corp | 薄膜トランジスタアレイ |
| JPH0469622A (ja) * | 1990-07-10 | 1992-03-04 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JPH04280226A (ja) * | 1991-03-08 | 1992-10-06 | Nec Corp | 薄膜トランジスタ素子アレイおよびその駆動方法 |
| JPH04318523A (ja) * | 1991-04-17 | 1992-11-10 | Oki Electric Ind Co Ltd | 薄膜トランジスタ型液晶表示装置 |
| JPH04358128A (ja) * | 1991-05-22 | 1992-12-11 | Oki Electric Ind Co Ltd | 薄膜トランジスタ型液晶表示装置 |
| JPH04358129A (ja) * | 1991-05-22 | 1992-12-11 | Oki Electric Ind Co Ltd | 薄膜トランジスタ型液晶表示装置 |
| JPH04349430A (ja) * | 1991-05-28 | 1992-12-03 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JPH05203994A (ja) * | 1991-09-24 | 1993-08-13 | Toshiba Corp | 液晶表示装置 |
| JPH05127195A (ja) * | 1991-11-08 | 1993-05-25 | Toshiba Corp | 液晶表示装置 |
| JPH11326956A (ja) * | 1991-11-29 | 1999-11-26 | Seiko Epson Corp | 液晶表示装置 |
| JPH0611734A (ja) * | 1992-04-15 | 1994-01-21 | Toshiba Corp | 液晶表示装置 |
| JPH07104246A (ja) * | 1993-09-30 | 1995-04-21 | Sony Corp | 液晶表示装置 |
| JPH0822266A (ja) * | 1994-07-08 | 1996-01-23 | Hitachi Ltd | Ｔｆｔ液晶表示ディスプレイ |
| JPH0887025A (ja) * | 1994-09-16 | 1996-04-02 | Casio Comput Co Ltd | アクティブマトリックスパネル |
| JPH09105951A (ja) * | 1995-10-11 | 1997-04-22 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JPH10333181A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | アクティブマトリクス型液晶表示装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012058755A (ja) * | 2000-02-01 | 2012-03-22 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100271704B1 (ko) | 2000-11-15 |
| TW373108B (en) | 1999-11-01 |
| KR19980071525A (ko) | 1998-10-26 |
| US6005543A (en) | 1999-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10293286A (ja) | 液晶表示装置の駆動方法 | |
| US7079102B2 (en) | Driving method for liquid crystal display apparatus and liquid crystal display apparatus | |
| JP5342004B2 (ja) | 液晶表示装置 | |
| CN107861278B (zh) | 液晶显示装置 | |
| JP5290419B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
| KR20100128803A (ko) | 액정 표시 장치 | |
| CN107966835B (zh) | 阵列基板和液晶显示装置及驱动方法 | |
| US8077128B2 (en) | Liquid crystal display device | |
| US20100045884A1 (en) | Liquid Crystal Display | |
| US20130278874A1 (en) | Liquid crystal display | |
| US8576349B2 (en) | Liquid crystal display panel and liquid crystal display array substrate | |
| US20130069855A1 (en) | Liquid crystal display device | |
| US8792074B2 (en) | Liquid crystal display | |
| CN114360465A (zh) | 一种液晶显示装置及液晶显示装置的驱动方法 | |
| JP3713922B2 (ja) | 液晶表示装置の駆動装置、液晶表示装置、電子機器、及び液晶表示装置の駆動方法 | |
| US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
| CN109164611B (zh) | 阵列基板及其驱动方法和液晶显示装置及其驱动方法 | |
| JP4559721B2 (ja) | 液晶ディスプレイの画素構造、液晶ディスプレイ駆動方法および駆動回路 | |
| JPH10123482A (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| US8902373B2 (en) | Liquid crystal display device | |
| JP2940287B2 (ja) | 反強誘電性液晶表示素子 | |
| JPH11212107A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法ならびにその製造方法 | |
| US20060146252A1 (en) | In-plane switching mode liquid crystal display device | |
| US10754207B2 (en) | Liquid crystal display device | |
| JPH05119346A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070511 |