JPH09105951A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH09105951A JPH09105951A JP26268395A JP26268395A JPH09105951A JP H09105951 A JPH09105951 A JP H09105951A JP 26268395 A JP26268395 A JP 26268395A JP 26268395 A JP26268395 A JP 26268395A JP H09105951 A JPH09105951 A JP H09105951A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- insulating film
- interlayer insulating
- wiring
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000011347 resin Substances 0.000 claims description 22
- 229920005989 resin Polymers 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 26
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 88
- 239000011159 matrix material Substances 0.000 description 28
- 230000003071 parasitic effect Effects 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000002411 adverse Effects 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000008064 anhydrides Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000004985 diamines Chemical class 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- HCDGVLDPFQMKDK-UHFFFAOYSA-N hexafluoropropylene Chemical group FC(F)=C(F)C(F)(F)F HCDGVLDPFQMKDK-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
の層に形成した液晶表示装置のコンタクトホール部分に
起因する表示不良、開口率の低下を防止する。 【解決手段】 走査配線1と信号配線2との交差部近傍
にスイッチング素子3が設けられ、該スイッチング素子
3に画素電極4が接続された一方基板10が、対向電極
6が設けられた他方基板11と対向配置されるととも
に、該基板間に液晶8を封入してなる液晶表示装置にお
いて、前記スイッチング素子3、走査配線1および信号
配線2の上部に層間絶縁膜9を設け、該スイッチング素
子3と前記画素電極4との接続部分37を自段のゲート
配線上に設ける。
Description
(以下TFTという)などのスイッチング素子を備えた
アクティブマトリクス型液晶表示装置およびその製造方
法に関する。
えた従来の透過型液晶表示装置の構成を示す等価回路図
である。
基板には、複数の画素電極54がマトリクス状に形成さ
れており、この画素電極54には、スイッチング素子で
あるTFT53が接続されている。このTFT53のゲ
ート電極にはゲート配線51が接続され、ゲート電極に
入力されるゲート信号によってTFT53が駆動制御さ
れる。また、TFT53のソース電極にはソース配線5
2が接続され、TFT53の駆動時に、TFT53を介
してデータ(表示)信号が画素電極54に入力される。
各ゲート配線51とソース配線52とは、マトリクス状
に配列された画素電極54の周囲を通り、互いに直交差
するように設けられている。さらに、TFT53のドレ
イン電極は画素電極54に接続されており、直前もしく
は直後の段のゲート配線51と画素電極54とが絶縁膜
を介して重なって補助容量を形成している(Cs on
Gate構造)。
るアクティブマトリクス基板の1画素部分の構成を示す
平面図であり、図6(b)は、図6(a)の液晶表示装
置におけるアクティブマトリクス基板のC−C´線断面
図を示している。
図5のゲート配線51に接続されたゲート電極71が形
成され、その上を覆ってゲート絶縁膜55が形成されて
いる。さらにその上にはゲート電極71と重畳するよう
に半導体層74が形成され、その中央部にチャネル保護
層75が形成されている。このチャネル保護層75の両
端部および半導体層74の一部を覆い、チャネル保護層
75上で分断された状態で、ソース電極およびドレイン
電極となるn+ Si層76が形成されている。一方のn
+ Si層であるソース電極上には、図5のソース配線5
2となる金属層72が接続され、他方のn+ Si層であ
るドレイン電極上には、ドレイン電極と画素電極とを接
続する金属層73が形成されている。さらに、これらの
TFT53、ゲート配線51およびソース配線52上部
を覆ってPiなどの樹脂からなる層間絶縁膜59が形成
されている。
4となる透明導電膜が形成され、この透明導電膜は、層
間絶縁膜59を貫くコンタクトホール77を介して、T
FT53のドレイン電極と接続した金属層73と接続さ
れている。
リクス基板60と対向電極56を備えた対向基板61と
の間に液晶58を挟み込んで封止しすることにより液晶
表示装置を形成している。
配線52と、画素電極54となる透明導電膜との間に層
間絶縁膜59が形成されているので、各配線51、52
に対して画素電極54をオーバーラップさせることがで
きる。このような構造によって、液晶表示装置の開口率
を向上させることができると共に、各配線51、52に
起因する電界をシールドしてディスクリネーションを抑
制することができる。
うに、ゲート配線51およびソース配線52と、画素電
極54となる透明導電膜との間に層間絶縁膜59を形成
すると、各配線51、52に対して画素電極54をオー
バーラップさせることができ、液晶表示装置の開口率向
上およびディスクリネーションを抑制することができ
る。ところが、このような上記従来の液晶表示装置にお
いては、前記層間絶縁膜59を貫くコンタクトホール7
7の付近において、液晶の配向乱れが生じるという問題
を有していた。
分に補って表面を平坦化するために、前記層間絶縁膜5
9を1.5μm〜4μm程度の十分な膜厚で形成してい
るためであり、また、該層間絶縁膜59を上述した膜厚
よりも薄く形成すると、前記配線51、52と画素電極
54とをオーバーラップさせる構造としているため、該
配線51、52と画素電極54との間の寄生容量が増加
してしまうという問題を有しているからである。
の配向乱れによる表示不良を隠すために、前記コンタク
トホール77上に遮光膜を形成しており、また、このコ
ンタクトホール77は、あまり小さく形成するとコンタ
クト不良が起きてしまい良品率の低下を招いてしまうた
め、液晶表示装置の開口率を低下させるという問題があ
った。
で、画素電極と各配線とをオーバーラップさせて液晶表
示の開口率の向上を図ることができるとともに、コンタ
クトホール付近における配向乱れの影響を抑制できる高
開口率の液晶表示装置とその製造方法の提供を目的とし
ている。
は、走査配線と信号配線との交差部近傍にスイッチング
素子が設けられ、該スイッチング素子に画素電極が接続
された一方基板が、対向電極が設けられた他方基板と対
向配置されるとともに、該基板間に液晶を封入してなる
液晶表示装置において、前記スイッチング素子、走査配
線および信号配線の上部に層間絶縁膜を設け、該スイッ
チング素子と前記画素電極との接続部分を自段のゲート
配線上に設けたことを特徴としており、そのことによ
り、上記目的が達成される。
樹脂を用いた方が好ましい。
に補助容量を形成するとともに、前記対向電極に交流波
形信号を印加し、該走査信号のオフ信号を該対向電極に
印加する交流波形信号と同じ位相で振幅させた方が好ま
しい。
上に、走査配線と信号配線とを互いに交差するように形
成するとともに、該交差部近傍にスイッチング素子を形
成する工程と、前記スイッチング素子、走査電極および
信号配線の上部に樹脂よりなる層間絶縁膜を形成する工
程と、自段のゲート配線上に形成された前記層間絶縁膜
上に、該層間絶縁膜を貫くコンタクトホールを形成する
工程と、前記層間絶縁膜上および前記コンタクトホール
内に、画素電極を形成する工程とを含むことを特徴とし
ており、そのことにより、上記目的が達成される。
処理または光照射などを施し、該層間絶縁膜の表面の膜
質改善を行う工程を含んでもよい。
て、着色された樹脂を用いるとともに、該層間絶縁膜の
パターニング後に透明化処理を行う工程を含んでもよ
い。
る。
の交差部近傍にスイッチング素子が設けられ、該スイッ
チング素子に画素電極が接続された一方基板が、対向電
極が設けられた他方基板と対向配置されるとともに、該
基板間に液晶を封入してなる液晶表示装置において、前
記スイッチング素子、走査配線および信号配線の上部に
層間絶縁膜を設け、該スイッチング素子と前記画素電極
との接続部分を自段のゲート配線上に設けたことを特徴
としており、そのことにより、接続部分に生じる液晶配
向の乱れをゲート配線によって隠すことができるため表
示品位が向上する。また、このことより接続部分を大き
く形成することができるため、コンタクト抵抗の減少を
図ることができるとともに、コンタクト不良も同時に減
少させることができる。そのため、TFTを小さく形成
することができ、高開口率化が図れる。
用いることにより、1.5μm〜4μmという比較的厚
い膜厚の層間絶縁膜を容易に形成することができ、表面
の平坦化がはかれるとともに、液晶配向の乱れを無くす
ことができる。また、信号配線と画素電極との重畳部分
にできる寄生容量の減少が図れるため、より表示品位の
高い液晶表示装置が得られる。
に補助容量を形成するとともに、前記対向電極に交流波
形信号を印加し、該走査信号のオフ信号を該対向電極に
印加する交流波形信号と同じ位相で振幅させることによ
り、自段の走査配線と画素電極との間の寄生容量の影響
が抑えられるため、より表示品位の高い液晶表示装置が
得られる。
信号配線とを互いに交差するように形成するとともに、
該交差部近傍にスイッチング素子を形成する工程と、前
記スイッチング素子、走査電極および信号配線の上部に
樹脂よりなる層間絶縁膜を形成する工程と、自段のゲー
ト配線上に形成された前記層間絶縁膜上に、該層間絶縁
膜を貫くコンタクトホールを形成する工程と、前記層間
絶縁膜上および前記コンタクトホール内に、画素電極を
形成する工程とを含むことにより、上記構成の液晶表示
装置を容易に得ることができる。
または光照射などを施し、該層間絶縁膜の表面の膜質改
善を行う工程を含むことにより、画素電極と層間絶縁膜
との密着性をより向上させることが可能となる。
て、着色された樹脂を用いるとともに、該層間絶縁膜の
パターニング後に透明化処理を行う工程を含むことによ
り、層間絶縁膜のパターニングが容易になると共に、光
の照射時間を短くすることが可能となる。
て説明する。
施形態1の液晶表示装置におけるアクティブマトリクス
基板の1画素部分の構成を示す平面図である。
ス基板には、複数の画素電極4がマトリクス状に設けら
れており、これらの画素電極4の周囲を通り、互いに直
交差するように、走査配線としてのゲート配線1と信号
配線としてのソース配線2とがそれぞれ設けられてい
る。これらのゲート配線1とソース配線2とは、その一
部分が前記画素電極4の外周部分とオーバーラップして
形成されている。また、これらのゲート配線1とソース
配線2との交差部近傍には、前記画素電極4にコンタク
トホール37を介して接続されるスイッチング素子とし
てのTFT3が形成されている。これは、MIMなどの
スイッチング素子でもかまわない。
配線1とを重畳させて補助容量を形成するCs on
Gate方式となっている。これは、直後の段のゲート
配線1であっても良い。このとき、画素電極4とゲート
配線1との重なりを、容量形成ゲート>自段ゲートとな
るようにすることにより、補助容量が大きく形成できる
と共に自段のゲート配線1と画素電極4との間に生ずる
寄生容量(Cgd)を減少させることができる。
におけるアクティブマトリクス基板のA−A´線断面図
を示している。
上に、図1(a)のゲート配線1と枝分かれしたゲート
電極31が設けられ、その上を覆ってゲート絶縁膜5が
設けられている。その上にはゲート電極31と重畳する
ように半導体層34が設けられ、その中央部上にチャネ
ル保護層35が設けられている。この半導体層34の一
部およびチャネル保護層35の両端部を覆い、該チャネ
ル保護層35上で分断された状態で、ソース電極32お
よびドレイン電極33となるn+ 層36が設けられてい
る。
を覆って層間絶縁膜9が設けられており、該層間絶縁膜
9上には画素電極4が設けられ、該画素電極4は該層間
絶縁膜9を貫くコンタクトホール37を介して前記TF
T3のドレイン電極33と接続されている。そして、前
記画素電極4上および対向基板11上に形成された対向
電極6上には、それぞれ図示しない配向膜が形成されて
おり、該配向膜間には液晶8が封入されている。
3は自段のゲート配線1の上部に重畳して設けられると
ともに前記コンタクトホール37を介して画素電極4と
接続されている。
ール37を設けたため、コンタクト部分の面積が同じで
あっても、画素電極4上の配向乱れが生じる部分につい
ては図1からも明らかなように大幅に減少している。
く形成されているため(本実施形態ではゲート絶縁膜5
のみとなっている)、補助容量が大きくなり表示品位を
高めることが可能となっている。
ンタクトホール37の段差によって液晶配向の乱れが起
こり、光漏れが生じて表示品位を著しく損なっていたた
め、遮光膜により該コンタクトホール37の部分を隠し
ていたが、上述したような構成にすることにより、前記
遮光膜を形成する必要が無くなる。このとき、ドレイン
電極33としてAlなど低抵抗の金属を用いることによ
り、該ドレイン電極33を小さく形成することができ、
そのため、TFT3の負荷が減少して該TFT3をより
小型化することができ、開口率を向上させることが可能
となる。
トリクス基板が構成され、以下のようにして製造するこ
とができる。
基板10上に、Al、Ta、Crなどの金属からなる遮
光性のゲート配線1(ゲート電極31)と、SiNx、
SiO2 などからなるゲート絶縁膜5と、Siなどから
なる半導体層34と、SiNxなどからなるチャネル保
護層35と、n+ 層36とを順次成膜パターニングして
形成した。ここまでの作製プロセスは、従来のアクティ
ブマトリクス基板の製造方法と同様にして行うことがで
きる。
Oなどからなるソース配線2(ソース電極32およびド
レイン電極33)を形成した。このソース配線2は、1
層で形成しても2層以上で形成しても構わないが、2層
以上で形成することにより、断線冗長性を持たせること
ができる。このとき、ドレイン電極33は、前記ゲート
配線1の上部に重畳するまで配線した。
2およびドレイン電極33)上に、層間絶縁膜9として
感光性のアクリル系樹脂をスピンコート法により、例え
ば3μmの膜厚で形成した。この膜厚は、樹脂などの膜
の誘電率によって決定される。これは、ソース配線2と
画素電極4とが重畳して形成されているために寄生容量
が発生してしまうからであり、できるだけ誘電率の低い
樹脂を用いることが好ましい。このような前記層間絶縁
膜9を、所望のパターンに従って露光してアルカリ性の
溶液により処理することより、露光された部分のみが該
アルカリ性の溶液によってエッチングされ、該層間絶縁
膜9を貫通するコンタクトホール37が形成される。
のアクリル系樹脂を用いたことにより、フォト工程だけ
でパターニングすることが可能となり、そのため感光性
を持たせることができる樹脂には感光性を持たせておい
た方が好ましい。また、低粘度の樹脂を用いて生産性を
向上させるとともに、パターニング前にプリベーク処理
して乾燥させることにより、本硬化時の寸法ずれなどの
悪影響を防止することが可能となりさらに好ましい。
は、前記層間絶縁膜9の形成段階に灰化処理を行ったり
光照射によって表面を荒らすことにより密着性を改善す
るとよい。このとき、フォトレジストを同時に取除くこ
とにより工程が増えることも無くなる。
となるITOをスパッタ法により形成してパターニング
する。これにより画素電極4は、前記層間絶縁膜9を貫
くコンタクトホール37を介して、TFT3のドレイン
電極33と接続されることになる。
板10と対向電極6が形成された対向基板11とを貼り
合わせ、その後、該両基板間に液晶8を封入することに
より本実施形態1の液晶表示装置を作製した。
て、透明度が非常に高く、比誘電率が3程度と非常に小
さいアクリル樹脂を用いたことにより、高表示品位の画
質を得ることができた。
ブマトリクス基板は、透過型の液晶表示装置に用いる場
合には、層間絶縁膜9として透明度の高いもの、具体的
には可視光領域の透過率90%以上のものを用いること
が好ましく、例えば、ポリアミドイミド(比誘電率3.
5〜4)、ポリアリレート(3.0)、ポリエーテルイ
ミド(3.2)、エポキシ(3.5〜4)、透明度の高
いポリイミド(3〜3.4:例えばヘキサフルオロプロ
ピレンを含む酸二無水物とジアミンとの組合わせ)など
を用いることができる。
2の液晶表示装置におけるアクティブマトリクス基板の
1画素部分の構成を示す平面図である。なお、図1と同
様の作用効果を奏する部材には、同一の符号を付けてそ
の説明を省略する。
10では、画素電極4と自段のゲート配線1との間に生
じる寄生容量(Cgd)を、実施形態1と比べてさらに
減少させるために、該画素電極4の形状を図2に示すよ
うな段違いの四角形に変更した。
が自段のゲート配線1上に大きく重畳するように構成
し、その他の部分については該自段のゲート配線1上に
あまり重畳しないように構成した。ただし、このときに
画素電極4とゲート配線1とが重畳していなければ、非
表示部分ができてしまうため注意が必要である。これに
より、クロストークなど表示に悪影響を与える寄生容量
(Cgd)を大幅に減少させることが可能となり、ま
た、補助容量(Cs)の値が大きくなるため、コントラ
ストも向上した。
示装置の駆動方法について説明する。
配線およびソース配線と画素電極とを層間絶縁膜を挟ん
で重畳して形成している。特に、自段のゲート配線とド
レイン電極とを重畳して形成しているため、寄生容量
(Cgd)が割と大きな液晶表示装置になっている。そ
のため、前記寄生容量(Cgd)による影響を抑えるた
めに、図3に示すような駆動波形信号を用いて液晶表示
装置の駆動を行った。このとき、液晶の劣化を防止する
ため、対向電極には交流波形信号を入力して液晶を交流
駆動している。ここで、オフ時には走査信号としてゲー
ト電極に対向電極と同じ振幅を有する交流波形信号を入
力し、また、オン時には上記交流波形信号にスイッチン
グ電圧を加算した電圧を印加した。
ゲート配線(ここでは仮にGaとよぶ)に、オフ時には
対向信号と同じ振幅の信号を入力する。そして、オン時
にはオン電圧を振幅信号に足して印加する。そして、次
にGa+1にオン電圧を印加する。これを走査線の数だ
け(正確には走査線の数+Cs専用ダミー分)繰返して
行う。このフローティングゲート法を用いることによ
り、寄生容量(Cgd)が増加しても、その影響を抑え
ることが可能となった。
形成しているため、寄生容量(Csd)ができクロスト
ークなどの悪影響が出てしまう。そのため、前記クロス
トークなどによる悪影響を抑えるために、ソース信号の
極性を1ゲート信号毎に反転させる駆動方法(1H反転
駆動法)を用いて液晶表示装置の駆動を行った。このこ
とにより、ソース配線と画素電極との間にできる寄生容
量(Csd)が同じであっても、実際の液晶に印加せれ
る実行電圧への影響をかなり低減することができるた
め、実質上無視できるものにすることが可能となった。
施形態4の液晶表示装置におけるアクティブマトリクス
基板の1画素部分の構成を示す平面図であり、また、図
4(b)は、図4(a)の液晶表示装置におけるアクテ
ィブマトリクス基板のB−B´線断面図を示している。
なお、図1、図2と同様の作用効果を奏する部材には、
同一の符号を付けてその説明を省略する。
では、実施形態1、2とは異なって、補助容量配線12
を別に設けている。この補助容量配線12は、ゲート配
線1と同じ材料で同じ工程を用いて作製した。また、こ
の前記補助容量配線12には対向信号が印加されるCs
on Com方式となっている。
ル37を作製するときに、同様の手順によって補助容量
配線12上にも貫通孔を設けた。その後、前記貫通孔上
に画素電極4を設け、該画素電極4と前記補助容量配線
12との間に形成されるチッ化シリコンなどからなるゲ
ート絶縁膜5により補助容量(Cs)が形成されてい
る。この貫通孔部分については、上述したコンタクトホ
ール部分と同様に、液晶の配向乱れが生じてしまうが、
前記補助容量配線12は遮光性であるため、該配向乱れ
は隠されて液晶表示装置のコントラストの低下を生じる
ことは無い。なお、このような場合であっても開口率の
低下は生じない。
造として逆スタガ型のものを用いて説明してきたが、例
えばp−Siなどで用いられるプレーナ型のものであっ
ても同様である。
いられるような小型で高精細なものであるほど、開口部
に対するコンタクト部分の割合が大きくなるため更に効
果的である。
4によれば、画素電極と各配線とを層間絶縁膜を挟んで
オーバーラップさせた液晶表示装置において、液晶の配
向不良が起こり易すいコンタクトホールの部分などを配
線により隠すことで、液晶表示装置の開口率の向上およ
び表示品位の向上を図ることが可能となるとともに、広
視野角化も図ることが可能となる。
層間絶縁膜を上述のように形成したことにより表示部分
の画素電極表面が平坦化され液晶の配向乱れが無くなっ
たことや、配線電界によるディスクリネーションが無く
なったこと、コントラストが大幅に向上したこと(対角
26cmのSVGAで1:300以上)などを挙げるこ
とができる。
セル圧(d)であるリタデーションの値を小さくするこ
とが可能になった。一般にTN型の液晶表示装置では、
△n×dを小さくすることにより視野角を広げることが
可能であったが、コントラストが低下してしまうという
問題点があった。ところが、本発明においては、従来と
比べてコントラストが非常に向上し、また明るさも1.
5倍以上になったため、△n×dを小さくして広視野角
を図るとともにコントラストも従来より向上させること
ができた。
ング素子、走査配線および信号配線の上部に層間絶縁膜
を設け、該スイッチング素子と画素電極との接続部分を
自段のゲート配線上に設けたことにより、接続部分に生
じる液晶配向の乱れをゲート配線によって隠すことがで
きるため表示品位が向上する。また、このことより接続
部分を大きく形成することができるため、コンタクト抵
抗の減少を図ることができるとともに、コンタクト不良
も同時に減少させることができる。そのため、TFTを
小さく形成することができ、高開口率化が図れる。
用いることにより、1.5μm〜4μmという比較的厚
い膜厚の層間絶縁膜を容易に形成することができ、表面
の平坦化がはかれるとともに、液晶配向の乱れを無くす
ことができる。また、信号配線と画素電極との重畳部分
にできる寄生容量の減少が図れるため、より表示品位の
高い液晶表示装置が得られる。
に補助容量を形成するとともに、前記対向電極に交流波
形信号を印加し、該走査信号のオフ信号を該対向電極に
印加する交流波形信号と同じ位相で振幅させることによ
り、自段の走査配線と画素電極との間の寄生容量の影響
が抑えられるため、より表示品位の高い液晶表示装置が
得られる。
を互いに交差するように形成するとともに、該交差部近
傍にスイッチング素子を形成する工程と、前記スイッチ
ング素子、走査電極および信号配線の上部に樹脂よりな
る層間絶縁膜を形成する工程と、自段のゲート配線上に
形成された前記層間絶縁膜上に、該層間絶縁膜を貫くコ
ンタクトホールを形成する工程と、前記層間絶縁膜上お
よび前記コンタクトホール内に、画素電極を形成する工
程とを含むことにより、上記構成の液晶表示装置を容易
に得ることができる。
または光照射などを施し、該層間絶縁膜の表面の膜質改
善を行う工程を含むことにより、画素電極と層間絶縁膜
との密着性をより向上させることが可能となる。
て、着色された樹脂を用いるとともに、該層間絶縁膜の
パターニング後に透明化処理を行う工程を含むことによ
り、層間絶縁膜のパターニングが容易になると共に、光
の照射時間を短くすることが可能となる。
装置におけるアクティブマトリクス基板の1画素部分の
構成を示す平面図であり、図1(b)は、図1(a)の
液晶表示装置におけるアクティブマトリクス基板のA−
A´線断面図を示している。
おけるアクティブマトリクス基板の1画素部分の構成を
示す平面図である。
おける駆動波形信号を示している。
装置におけるアクティブマトリクス基板の1画素部分の
構成を示す平面図であり、図4(b)は、図4(a)の
液晶表示装置におけるアクティブマトリクス基板のB−
B´線断面図を示している。
えた液晶表示装置の構成を示す等価回路である。
クティブマトリクス基板の1画素部分の構成を示す平面
図であり、図6(b)は、図6(a)の液晶表示装置に
おけるアクティブマトリクス基板のC−C´線断面図を
示している。
Claims (6)
- 【請求項1】 走査配線と信号配線との交差部近傍にス
イッチング素子が設けられ、該スイッチング素子に画素
電極が接続された一方基板が、対向電極が設けられた他
方基板と対向配置されるとともに、該基板間に液晶を封
入してなる液晶表示装置において、 前記スイッチング素子、走査配線および信号配線の上部
に層間絶縁膜を設け、該スイッチング素子と前記画素電
極との接続部分を自段のゲート配線上に設けたことを特
徴とする液晶表示装置。 - 【請求項2】 前記層間絶縁膜として、有機樹脂を用い
たことを特徴とする請求項1に記載の液晶表示装置。 - 【請求項3】 前記画素電極と前記走査配線との間に補
助容量を形成するとともに、前記対向電極に交流波形信
号を印加し、該走査信号のオフ信号を該対向電極に印加
する交流波形信号と同じ位相で振幅させることを特徴と
する請求項1に記載の液晶表示装置。 - 【請求項4】 基板上に、走査配線と信号配線とを互い
に交差するように形成するとともに、該交差部近傍にス
イッチング素子を形成する工程と、 前記スイッチング素子、走査電極および信号配線の上部
に樹脂よりなる層間絶縁膜を形成する工程と、 自段のゲート配線上に形成された前記層間絶縁膜上に、
該層間絶縁膜を貫くコンタクトホールを形成する工程
と、 前記層間絶縁膜上および前記コンタクトホール内に、画
素電極を形成する工程とを含むことを特徴とする液晶表
示装置の製造方法。 - 【請求項5】 前記層間絶縁膜の表面に、灰化処理また
は光照射などを施し、該層間絶縁膜の表面の膜質改善を
行う工程を含むことを特徴とする請求項4に記載の液晶
表示装置の製造方法。 - 【請求項6】 前記層間絶縁膜を形成する樹脂として、
着色された樹脂を用いるとともに、該層間絶縁膜のパタ
ーニング後に透明化処理を行う工程を含むことを特徴と
する請求項4に記載の液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26268395A JP3299871B2 (ja) | 1995-10-11 | 1995-10-11 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26268395A JP3299871B2 (ja) | 1995-10-11 | 1995-10-11 | 液晶表示装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09105951A true JPH09105951A (ja) | 1997-04-22 |
JP3299871B2 JP3299871B2 (ja) | 2002-07-08 |
Family
ID=17379148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26268395A Expired - Fee Related JP3299871B2 (ja) | 1995-10-11 | 1995-10-11 | 液晶表示装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3299871B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10293286A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 液晶表示装置の駆動方法 |
JP2016021579A (ja) * | 2010-05-21 | 2016-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1995
- 1995-10-11 JP JP26268395A patent/JP3299871B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10293286A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 液晶表示装置の駆動方法 |
JP2016021579A (ja) * | 2010-05-21 | 2016-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9577108B2 (en) | 2010-05-21 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3299871B2 (ja) | 2002-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2701698B2 (ja) | 液晶表示装置 | |
JP2975844B2 (ja) | 液晶表示装置 | |
JP3646999B2 (ja) | 透過型液晶表示装置 | |
JP2701832B2 (ja) | 液晶表示装置 | |
JPH11119261A (ja) | 液晶表示装置、アクティブマトリクス基板、および液晶表示装置の製造方法 | |
JPH09152625A (ja) | 透過型液晶表示装置およびその製造方法 | |
JPH1020298A (ja) | 液晶表示装置 | |
JP2011070054A (ja) | 液晶表示パネル | |
JPH0728063A (ja) | 液晶表示装置 | |
JPH08220511A (ja) | 液晶表示装置 | |
JPH1048668A (ja) | 液晶表示装置及びその製造方法 | |
US20100041174A1 (en) | Liquid crystal display panel and method for manufacturing the same | |
JPH10104664A (ja) | 液晶表示装置 | |
JP3378177B2 (ja) | 表示装置 | |
JP3199221B2 (ja) | 液晶表示装置およびその製造方法 | |
JPH10142619A (ja) | 液晶表示装置及びその製造方法 | |
JP3541026B2 (ja) | 液晶表示装置、およびアクティブマトリクス基板 | |
JP3299871B2 (ja) | 液晶表示装置およびその製造方法 | |
JP3237484B2 (ja) | アクティブマトリックス型液晶表示装置及びその製造方法 | |
JPH10221715A (ja) | 液晶表示装置及びその駆動方法 | |
KR100251655B1 (ko) | 횡전계방식 액정표시장치 | |
JP3468645B2 (ja) | 液晶表示装置 | |
JP2869238B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP3282542B2 (ja) | アクティブマトリックス型液晶表示装置 | |
JP3938922B2 (ja) | 透過型液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |