[go: up one dir, main page]

JPH10291897A - 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、およびその方法によって形成される液晶ディスプレイ - Google Patents

微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、およびその方法によって形成される液晶ディスプレイ

Info

Publication number
JPH10291897A
JPH10291897A JP10016966A JP1696698A JPH10291897A JP H10291897 A JPH10291897 A JP H10291897A JP 10016966 A JP10016966 A JP 10016966A JP 1696698 A JP1696698 A JP 1696698A JP H10291897 A JPH10291897 A JP H10291897A
Authority
JP
Japan
Prior art keywords
film
microcrystalline
polycrystalline
forming
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10016966A
Other languages
English (en)
Other versions
JP3558200B2 (ja
Inventor
Boutosasu Toris
ボウトサス トリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH10291897A publication Critical patent/JPH10291897A/ja
Application granted granted Critical
Publication of JP3558200B2 publication Critical patent/JP3558200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1221—The active layers comprising only Group IV materials comprising polycrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/128—Annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/164—Polycrystalline semiconductors
    • H10F77/1642—Polycrystalline semiconductors including only Group IV materials
    • H10F77/1645—Polycrystalline semiconductors including only Group IV materials including microcrystalline silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 液晶ディスプレイの製造に適した、多結晶シ
リコンからなる薄膜トランジスタ半導体フィルムを透明
基板上に形成する方法を提供する。 【解決手段】 本発明の微結晶フィルム１４から多結晶
フィルム３１を形成する方法は、ａ)アモルファス物質
１５に種結晶として微結晶子１６、２４が埋め込まれた
微結晶フィルム１４を蒸着する工程と、ｂ)工程ａ)にお
いて蒸着したフィルム１４をアニールし、少なくとも部
分的に多結晶フィルム３１を形成する工程とを包含し、
アモルファス物質１５中に埋め込まれた種結晶を含むこ
とによって比較的大きい粒径の均一な結晶粒子が得ら
れ、そのことにより上記課題が達成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、概して薄膜トラン
ジスタ(ＴＦＴ)のプロセスおよび製造に関し、特に、微
結晶フィルムから得る多結晶フィルム、およびその形成
方法に関する。
【０００２】
【従来の技術】より高い解像度のディスプレイを有する
より小型の電気製品に対する要求は、液晶ディスプレイ
(ＬＣＤ)の分野における絶え間ない研究および開発に拍
車をかけている。現在ＬＣＤの周辺に組み込んでいる大
規模集積(ＬＳＩ)および超大規模集積(ＶＬＳＩ)駆動回
路を、ＬＣＤに直接取り入れることによって、ＬＣＤの
サイズを小さくかつ性能を高くすることができる。外部
に配置される駆動回路およびトランジスタをなくすこと
によって、製品サイズを小さく、プロセスの複雑性およ
びプロセス工程数を少なく、そして最終的にはＬＣＤが
実装される製品の値段を低くする。
【０００３】薄膜トランジスタ(ＴＦＴ)は、ＬＣＤの主
要な構成要素であり、またＬＣＤのより一層の改善のた
めに向上しなければならない構成要素である。ＴＦＴは
典型的に、石英またはガラスなどの透明基板の上に実装
される。ＴＦＴ性能は、素子内の電子移動度を上げるこ
とによって改善される。電子移動度を上げることによっ
て、より輝度の高いＬＣＤ画面、より低いパワー消費、
およびより迅速なトランジスタ応答速度が得られる。こ
れらの性能向上の特徴の大部分は、ＴＦＴに関連したス
イッチング性能の改善によるものである。さらに、ＬＣ
Ｄのさらなる向上のためには均一なＴＦＴ性能が必要と
なる。つまり、ディスプレイ、およびディスプレイ全体
にわたるドライバトランジスタが、実質的に同レベルの
性能で動作しなければならない。
【０００４】アモルファスシリコンから形成されたトラ
ンジスタのキャリア移動度は乏しく、ＬＣＤ回路のドラ
イバ回路としては不十分である。トランジスタのキャリ
ア移動度は、結晶化シリコンを用いることによって改善
される。均一なトランジスタ性能を得るため、ＴＦＴが
そこから形成される結晶フィルムが、広領域にわたって
均一な結晶構造を有することが必要となる。好ましく
は、ＴＦＴ半導体がそこから形成される結晶フィルム
は、１つの均一な結晶パターンで結晶化される。この均
一なパターン、すなわち単結晶形成によって、フィルム
にわたるトランジスタが同一の性能特性を有することが
確実になる。しかし、ＬＣＤに用いられる単結晶シリコ
ンフィルムを、透明基板上に作るのは困難である。単結
晶フィルムの優れた性能と、アモルファスシリコンの乏
しい性能との間にあるのが多結晶フィルムである。通
常、多結晶フィルムは、多数の隣接する、ただし結晶配
向の異なる結晶化領域を含む。つまり、フィルムは、ラ
ンダムな形状およびランダムな結晶配向を有する多数の
異なる結晶化領域からなる。多結晶フィルムの均一性
は、結晶化される領域または粒子を可能な限り大きくす
ることによって向上される。
【０００５】多結晶フィルム内の広領域にわたる均一な
結晶化は、個々の結晶粒子の均一性によるものである。
さらに、多結晶フィルムから製造されるトランジスタの
性能は、結晶粒界の数、すなわち異なる結晶粒子が交わ
る領域の数を減少することにより向上することができ
る。結晶粒子間の粒界領域は、ＴＦＴ内の電子移動度を
低下する電子トラップを形成する。その結果、そのよう
な素子のしきい値電圧およびリーク電流が上昇すると、
素子の安定性が低下する。
【０００６】改善したＴＦＴを得るために大きい粒子を
有する多結晶フィルムを作る際の問題の１つは、成分と
してアモルファス材料を使用する必要があることであ
る。他の問題は、ＴＦＴがその上に形成されるガラスお
よび石英基板の耐えうる温度が比較的低いことである。
典型的に、透明基板は、シリコンまたはシリコン-ゲル
マニウム化合物などのアモルファス物質のフィルムで覆
われる。アモルファス材料が結晶形態を帯びるように、
アモルファス物質を加熱またはアニールする。典型的
に、アニールプロセスは、アモルファス材料を約６００
℃を上回る温度で加熱しないという要件により制約され
る。透明基板は、この温度を上回るとしばしば破損す
る。
【０００７】アモルファスシリコンを多結晶シリコンに
変えるために、種々のアニール法がある。固相結晶化
(ＳＰＣ)は炉でシリコンを結晶化する一般的に普及した
方法である。このプロセスにおいて、アモルファスシリ
コンは、少なくとも数時間の間、６００℃に近い熱に曝
露される。熱は、典型的に、抵抗加熱器熱源により発生
される。高速熱アニール(ＲＴＡ)は、より高い温度に
て、ただし非常に短い時間で行われる。典型的に、アニ
ールプロセスの間、４００℃から５００℃の温度にて基
板を加熱する。この間、アモルファスフィルムおよび透
明基板は、比較的低温度に加熱された面またはサセプタ
上に設置されている。このようにして、その上にフィル
ムが形成されている透明基板を劣化することなく、シリ
コンを７００℃から８００℃の範囲内の温度にて加熱す
る。このアニールを行う方法の１つは、ハロゲン熱ラン
プなどの熱ランプの赤外線を使用することである。
【０００８】エキシマレーザプロセス(ＥＬＣ)も、アモ
ルファスシリコンをアニールするのに適しており、使用
されてきた。レーザは、アモルファスフィルムの領域が
非常に高温度にて非常に短時間の間曝露されることを可
能にする。理論的には、これにより、アモルファスシリ
コンがその上に形成される透明基板を劣化することな
く、アモルファスシリコンをその最適温度にてアニール
することが可能となる。しかし、この方法を使用するこ
とは、いくつかのプロセス工程に対する制御に欠けるこ
とにより制約されてきた。レーザのビーム径の大きさは
比較的小さい。レーザのビーム径の大きさ、パワー、お
よびフィルムの厚みによっては、最終的にシリコンをア
ニールするために、多数個のレーザ照射が必要になる。
レーザを精密に制御することは困難なため、多数の照射
によりアニールプロセスが不均一になる。
【０００９】結晶化シリコンを形成するためにアモルフ
ァスシリコンを加熱するプロセスは、完全には理解され
ておらず、この課題についての研究は続いている。温
度、フィルム厚み、アモルファス物質が溶解する度合
い、フィルム内の不純物、および他の要素の範囲におけ
る変化は、アモルファスシリコンのアニールに影響を及
ぼす。一般的に、多結晶フィルムにおける最大結晶化粒
子は、融点付近の特定の温度において得られる。この好
ましい温度を下回る温度では、大きな粒子領域を形成す
る程度にアモルファスシリコンを十分に溶解しない。好
ましい温度を上回る温度では、急速な塊状核形成(bulk
nucleation)を生じる。塊状核形成によって、比較的小
さい粒子粒径が生じる。
【００１０】アモルファスシリコンを透明基板上に蒸着
する方法も、大きい結晶粒子を有する多結晶フィルムを
製造する際に重要な点となる。一般的にＣＶＤ法では、
透明基板を加熱されたサセプタ上に搭載し、シリコンお
よび水素の元素を含有するガスに熱、光、プラズマ等の
エネルギーを与え分解し、基板上にシリコン膜を成膜す
る。プラズマ(plasma-enhanced)ＣＶＤシステムにおい
て、ソースガスの分解は、高周波(ＲＦ)エネルギーの使
用によって援助される。減圧(ＬＰＣＶＤ)または超高真
空(ＵＨＶ-ＣＶＤ)システムでは、減圧下にてソースガ
スを熱分解する。フォトＣＶＤシステムにおいては、光
子エネルギーによってソースガスの分解が援助される。
高密度プラズマＣＶＤシステムにおいては、誘導結合さ
れたプラズマおよびヘリコンソースなどの高密度プラズ
マソースを用いる。熱線ＣＶＤシステムにおいては、活
性水素原子を生成することによって、ソースガスを分解
する。
【００１１】
【発明が解決しようとする課題】しかし、上記のような
従来の方法では、所望の結晶性質を示す多結晶フィルム
が得られない。本発明は、上記事情に鑑みてなされたも
のであって、その目的とするところは、次のようであ
る。(1)アニールされた多結晶フィルムの粒子を、１０
ミクロン程度に大きくする。そのような大きな粒子内に
は、いくつかのアクティブ素子を作り得るため、局在化
領域(localized area)における単結晶フィルムと同様の
効果が得られる。(2)多結晶フィルム中の粒子粒径を均
一にし、フィルム中の粒子間の差を抑制する。それによ
り異なる粒子領域にあるアクティブ素子の差を抑制する
ことができる。(3)粒子領域が同じ結晶配向を有するよ
うにする。これによりフィルム中の隣接する粒子にある
ＴＦＴの間の差を抑制することができる。(4)また、多
結晶フィルムをアニールするプロセスが、アモルファス
フィルム蒸着プロセス、およびアモルファスフィルムを
結晶化のために加熱するプロセスの変化にあまり依存し
ないことを考慮した方法を提供する。
【００１２】
【課題を解決するための手段】本発明の微結晶フィルム
から多結晶フィルムを形成する方法は、ａ)アモルファ
ス物質に種結晶として微結晶子が埋め込まれた微結晶フ
ィルムを蒸着する工程と、ｂ)工程ａ)において蒸着した
フィルムをアニールし、少なくとも部分的に多結晶フィ
ルムを形成する工程と、を包含し、アモルファス物質中
に埋め込まれた種結晶を核として結晶成長させることに
よって比較的大きい粒径の均一な結晶粒子が得られ、そ
のことにより上記目的が達成される。
【００１３】本発明の透明基板の上に実質的にアモルフ
ァスのフィルムから形成される多結晶フィルムによる薄
膜トランジスタを形成する方法は、ａ)アモルファスシ
リコン物質に、ほぼ１０-8ｃｍ-2を下回る密度で、ほぼ
５０ナから５００ナの範囲にある粒径を有する微結晶子を
埋め込み、微結晶物質を形成する工程と、ｂ)工程ａ)の
微結晶物質を、ＳｉＨ4およびＨ2ガス混合物を用いたＰ
ＥＣＶＤプロセスにより、約６００Ｗのパワーレベル、
約３２０℃の温度、約１.２Torrの全圧、２０sccmのＳ
ｉＨ4流量、および２０００sccmのＨ2流量の下で透明基
板上に蒸着する工程と、ｃ)工程ｂ)において蒸着した微
結晶物質から、全体的に約５００ナを下回る厚みを有す
るフィルムを形成する工程と、ｄ)工程ａ)において蒸着
したフィルムを、波長約３０８ｎｍ以下の波長を有する
光でのＥＬＣプロセスで加熱する工程と、ｅ)フィルム
の第２の厚みの部分を、ほぼ９００℃から１６００℃の
範囲にある温度にて、５０ｎｓの間溶解し、少なくとも
部分的に多結晶フィルムを形成する工程とを包含し、そ
れによりアモルファス物質中に種結晶を含むことによっ
て、比較的大きな粒径を有する均一な結晶粒子を得られ
る。そのことにより上記目的が達成される。
【００１４】本発明の液晶ディスプレイは、透明基板
と、基板上に形成されたＴＦＴ多結晶半導体フィルム
と、を備えており、該ＴＦＴ多結晶半導体フィルムは、
微結晶子が埋め込まれたアモルファス物質を含む微結晶
フィルムを基板上に蒸着し、微結晶フィルムをアニール
することによって形成され、アモルファス物質中の埋め
込まれた種結晶によって、比較的大きい粒径を有する均
一な結晶粒子が得られ、そのことにより上記目的が達成
される。
【００１５】本発明の１つの実施の形態によれば、工程
ａ)において蒸着した微結晶フィルムが２つの部分、す
なわち所定の第１の厚みを有する部分と第１の厚みを有
する部分の上に重なる所定の第２の厚みを有する部分と
を含んでおり、工程ｂ)はフィルムの第２の厚みの部分
を溶解し、それにより第１の厚みの部分中の種結晶を核
として成長することにより均一に大きい粒径の結晶粒子
を得ることができる。
【００１６】本発明の１つの実施の形態によれば、蒸着
した微結晶フィルムを加熱し、アモルファスと微結晶の
融点の違いにより物質を選択的に溶解し、アモルファス
物質中の所定数の微結晶子を溶解しないまま残し、それ
により種結晶の数を制御して均一に大きい粒径の結晶粒
子を得ることができる。
【００１７】本発明の１つの実施の形態によれば、工程
ａ)に続いて、工程ａ)で蒸着した微結晶フィルム上に、
完全なアモルファス状態の物質からなる第２のフィルム
を蒸着する工程をさらに包含し、工程ｂ)におけるアニ
ールは、微結晶フィルム中の微結晶を核として第２のフ
ィルムへ結晶領域を広げる。この場合、第２のフィルム
として完全なアモルファス状態のフィルムを使用するこ
とができフィルム蒸着プロセスの速度をあげる。
【００１８】本発明の１つの実施の形態によれば、微結
晶フィルムは所定の第１の厚みを有し、第２のフィルム
は所定の第２の厚みを有し、第２の厚みは、第１の厚み
および第２の厚みを合わせた厚みのほぼ２５％以下が望
ましい。
【００１９】本発明の１つの実施の形態によれば、工程
ａ)が、アモルファス物質にほぼ１０-8ｃｍ-2を下回る
密度で微結晶粒子を埋め込むことを含み、それにより微
結晶フィルム中の種結晶の数に応じて結晶粒子の分布お
よび粒径を調整する。
【００２０】本発明の１つの実施の形態によれば、工程
ａ)が、ほぼ５０ナから５００ナの範囲にある粒径を有す
る微結晶子が埋め込まれたアモルファス物質を含むフィ
ルムを蒸着することを含み、それにより種結晶の粒径に
応じて結晶クラスタの粒径および安定性の制御を行う。
【００２１】本発明の１つの実施の形態によれば、工程
ａ)におけるアモルファス物質および微結晶子がシリコ
ンによって形成されている。
【００２２】本発明の１つの実施の形態によれば、工程
ａ)におけるアモルファス物質および微結晶子がシリコ
ン-ゲルマニウム化合物によって形成されている。
【００２３】本発明の１つの実施の形態によれば、工程
ａ)が、アモルファス物質に埋め込まれた微結晶子が均
一な分布パターンを有するフィルムを蒸着することを含
み、それにより結晶粒界の数を抑制する。
【００２４】本発明の１つの実施の形態によれば、工程
ａ)が、実質的に所定の第１の結晶配向を有する微結晶
子を埋め込まれた微結晶フィルムを蒸着することを含
み、工程ｂ)が微結晶子の持つ第１の結晶配向を有する
ように多結晶フィルムを形成することを含み、それによ
り多結晶フィルム全体にわたって結晶配向を共通にして
粒界を抑制する。
【００２５】本発明の１つの実施の形態によれば、工程
ｂ)が、工程ａ)において蒸着した微結晶フィルムを加熱
して所定の第１の結晶配向を有さない微結晶子を選択的
に消滅させ、微結晶フィルムをアニールして残存する微
結晶子が実質的に第１の結晶配向を有するようにするこ
とを含み、それにより多結晶フィルム全体にわたって結
晶配向を共通にすることにより粒界を抑制する。
【００２６】本発明の１つの実施の形態によれば、埋め
込まれた微結晶の第１の結晶配向が(１１０)である。
【００２７】本発明の１つの実施の形態によれば、工程
ｂ)が、工程ａ)において蒸着した微結晶フィルムを、約
３０８ｎｍ以下の波長を有する光で加熱するエキシマレ
ーザ結晶化(ＥＬＣ)プロセスでアニールすることを含
む。
【００２８】工程ｂ)が、工程ａ)において蒸着した微結
晶フィルムを、アモルファス物質の融点付近の温度にて
約５０ｎｓの間アニールすることを含む。
【００２９】本発明の１つの実施の形態によれば、工程
ａ)において蒸着した微結晶フィルムがシリコンによっ
て形成されており、工程ｂ)がほぼ９００℃から１６０
０℃の範囲にある温度にて微結晶フィルムをアニールす
ることを含む。
【００３０】本発明の１つの実施の形態によれば、工程
ａ)において蒸着した微結晶フィルムがシリコン-ゲルマ
ニウムによって形成されており、工程ｂ)がほぼ８００
℃を上回る温度にて微結晶フィルムをアニールすること
を含む。
【００３１】本発明の１つの実施の形態によれば、工程
ｂ)が、工程ａ)において蒸着した微結晶フィルムを、約
６００℃を下回る温度にて、ほぼ３時間から３日の範囲
の間加熱する炉アニールプロセスでアニールすることを
含む。
【００３２】本発明の１つの実施の形態によれば、工程
ｂ)が、工程ａ)において蒸着した微結晶フィルムを、約
９００℃を下回る温度にてほぼ１から５秒の範囲の間加
熱することを含む高速熱アニール(ＲＴＡ)結晶化プロセ
スでアニールすることを含む。 本発明の１つの実施の
形態によれば、工程ａ)が、約１０００ナを下回る厚みを
有する微結晶フィルムを蒸着することを含み、それによ
り多結晶フィルムが薄膜トランジスタの製造に適切とな
る。
【００３３】本発明の１つの実施の形態によれば、工程
ａ)が、約５００ナを下回る厚みを有する微結晶フィルム
を蒸着することを含み、それにより多結晶フィルムが薄
膜トランジスタの製造に非常に適切となる。
【００３４】本発明の１つの実施の形態によれば、工程
ａ)が、ＳｉＨ4およびＨ2ガス混合物を使用したＰＥＣ
ＶＤプロセスによって微結晶フィルムを蒸着することを
含む。 本発明の１つの実施の形態によれば、工程ａ)
において、約６００Ｗのパワーレベル、約３２０℃の温
度、約１.２Torrの全圧、２０sccmのＳｉＨ4流量、およ
び２０００sccmのＨ2流量の下で微結晶フィルムを蒸着
する。
【００３５】本発明の１つの実施の形態によれば、工程
ａ)において、減圧化学蒸着(ＬＰＣＶＤ)、超高真空Ｃ
ＶＤ、フォトケミカルＣＶＤ、高密度プラズマＣＶＤ、
熱線ＣＶＤ、およびスパッタリングからなる群より選択
されたプロセスによって、微結晶フィルムを蒸着する。
【００３６】本発明の１つの実施の形態によれば、工程
ａ)において、ジシラン(Ｓｉ2Ｈ6)、式ＳｉNＨ2N+2(た
だしＮは２を上回る)で表される高級シラン、および構
造式ＳｉNＨ2N+2/ＳｉNＦ2N+ 2(ただし、Ｎは１以上であ
る)で表されるシラン/フルオロシラン化学物質の合わせ
たものからなる群より選択される化学物質を用いて、微
結晶フィルムを蒸着する。
【００３７】本発明の１つの実施の形態によれば、工程
ａ)が、超高真空中で微結晶フィルムを蒸着することを
含み、それにより汚染物質を抑制することによって微結
晶の形成を促進する。
【００３８】多結晶フィルムを透明基板の上に重ねて形
成する際に、工程ａ)が、微結晶フィルムを透明基板の
上に蒸着することを含み、それにより多結晶フィルムを
液晶ディスプレイ(ＬＣＤ)用の薄膜トランジスタの製造
に適するようにする。
【００３９】本発明の１つの実施の形態によれば、工程
ａ)が、微結晶フィルムを蒸着する前に透明基板を洗浄
することを含み、それにより微結晶フィルム中での微結
晶子の形成が促進される。
【００４０】本発明の１つの実施の形態によれば、透明
基板が、石英、ガラス、およびプラスチックからなる群
より選択される。
【００４１】
【発明の実施の形態】図１から４は、ＬＣＤ１０の形成
方法における工程を示す。図１のＬＣＤ１０は、最終的
に、透明基板１２、および基板１２上に多結晶半導体フ
ィルム３１(図４参照)を含む。典型的に、基板１２は、
石英、ガラス、およびプラスチックからなる群より選択
される。多結晶フィルムは、微結晶フィルム１４を基板
１２上に蒸着することから形成される(図１参照)。微結
晶フィルム１４は、微結晶子１６、すなわち微小の種結
晶１６が埋め込まれたアモルファス物質１５からなる。
微結晶フィルム１４は、厚み１７を有する。一般的に
は、バリア層によって、基板１２はフィルム１４と隔離
されている(明瞭化のために図示せず)。ＬＣＤ１０を製
造するプロセスにおいて、ＴＦＴ素子(図示せず)はフィ
ルム１４から形成する。
【００４２】図２は、図４に示す多結晶ＴＦＴフィルム
を作成するために微結晶フィルム１４をアニールする工
程を示す。フィルム１４の表面に対して垂直に指し示す
一連の矢印１８は、エキシマレーザ(図示せず)からの光
を表す。レーザのビームの大きさは制約されるため、一
般的には、全面アニールする為、フィルム表面１４を横
切るようにレーザビーム１８を移動させる。レーザビー
ム１８の移動方向は、フィルム１４に対して平行に指し
示す矢印２０で表されている。フィルム１４の引き出し
線２２が指す部分は、レーザビーム１８に溶解されてい
る部分である。典型的に、溶解領域２２における微結晶
子も一部アニールの間溶解する。残った微結晶子２４
は、溶解領域２２に結晶粒子を形成するための種結晶で
ある。本発明の実施形態では、微結晶フィルム１４を加
熱してアモルファス物質２２を選択的に溶解し、アモル
ファス物質２２中の所定数の微結晶子２４を溶解しない
まま残す。種結晶２４の数を制御することにより、均一
に大きい粒径の結晶粒子を得る。
【００４３】図３は、図２から開始したアニールプロセ
スがなお続行されている、図１のＬＣＤ１０の部分断面
図である。レーザビーム１８は、なおフィルム１４を横
切っており、領域２６を溶解している。この際、フィル
ム領域２２が冷却され、結晶粒子２８が種結晶２４の周
囲に形成され、フィルム領域３０が結晶化して微結晶子
２４の周囲に粒子が形成される。
【００４４】図４は、アニール後のＬＣＤ１０の部分断
面図である。ＴＦＴ多結晶半導体フィルム３１は、透明
基板１２上に形成されている。フィルム３１は、粒子２
８および３０を含む大きい結晶粒子の領域からなる。ア
モルファス物質１５中に埋め込み種結晶１６(図１参照)
を含有することによって、比較的大きな粒径の均一な結
晶粒子２８および３０が得られる。
【００４５】図５は、蒸着した微結晶フィルム１４が２
つの層を有する場合の実施形態であり、図１のＬＣＤ１
０に対応する部分断面図である。フィルム１４は、所定
の第１の厚み３２を有する層、およびその上に重なる所
定の第２の厚み３４を有する層を含む。微結晶フィルム
１４のアニールは、フィルムの第２の厚み３４の層を溶
解することを含む。フィルム１４の選択的な溶解は、フ
ィルム１４の全体の厚み、レーザビーム１８のエネルギ
ー、レーザビーム１８に対する曝露の時間、およびレー
ザビーム１８に対して曝露を繰り返す数を変化すること
によって達成される。第１の厚み３２、および第２の厚
み３４を制御することによって、第２のフィルムのみを
溶解し、第１の厚み３２の層中の種結晶１６を核として
結晶成長させることができる。この時、第１のフィルム
厚み３２の層中の種結晶１６の数を制御することによっ
て、均一に大きい粒径の結晶粒子を形成できる。
【００４６】図６は、微結晶フィルム１４の上に形成さ
れる完全なアモルファス状態の物質からなる第２のフィ
ルム３６をさらに含む、図１のＬＣＤ１０に対応する部
分断面図である。完全なアモルファス状態のフィルム３
６を蒸着するにあたってはほとんど複雑性を伴わないの
で、完全なアモルファス状態のフィルム３６を使用する
ことによってフィルム蒸着プロセスの速度があがる。つ
まり、完全なアモルファス状態の物質のフィルム３６は
より容易に蒸着できるので、蒸着プロセスの速度が速
い。アニールプロセスは、微結晶フィルム１４を使用す
ることによる利点を利用するために、微結晶フィルム１
４から第２のフィルム３６に結晶領域を広げることを含
む。微結晶フィルム１４は、所定の第１の厚み３８を有
し、第２のフィルム３６は所定の第２の厚み４０を有す
る。第２の厚み４０は、第１の厚み３８および第２の厚
み４０を合わせた厚みの約２５％をほぼ下回る。目下、
蒸着プロセスをさらに速めるために、第１の厚み３８に
対する第２の厚み４０を増やす研究が続けられている。
【００４７】図１に戻り、本発明の１つの局面によれ
ば、微結晶フィルム１４内に埋め込まれた微結晶子１６
の密度は１０-8ｃｍ-2をほぼ下回る。アニールプロセス
後の結晶粒子の分布および粒径は、微結晶フィルム１４
中の種結晶１６の数に応じて調整される。本発明は、透
明基板上にアモルファスフィルムを蒸着する際の不確実
性、および特にエキシマレーザが使用される場合のアニ
ールプロセスの均一性の欠如に対応して開発された。エ
キシマレーザによりシリコンフィルムのより選択的な加
熱が可能となるので、アニールプロセスにおいてより多
くの選択肢が得られる。しかし、高いエネルギー、短い
時間、およびエキシマレーザビームサイズの小ささは、
アニールプロセスの不均一性をもたらす。アニールプロ
セスを調整するために微結晶子１６を使用することによ
って、微結晶フィルム１４の化学組成物、フィルム１４
の厚み、および加熱およびアニールプロセスの不均一性
に対する微結晶フィルム１４の結晶化の依存性が低くな
る。
【００４８】アニールプロセスはまた、微結晶子１６の
粒径によって調整される。図１を参照すると、ほぼ５０
ナから５００ナの範囲にある粒径を有する微結晶子１６が
微結晶フィルム１４に埋め込まれている。結晶クラスタ
の粒径および安定性の制御は種結晶１６の粒径に対応す
る。
【００４９】本発明の１つの局面によれば、アモルファ
ス物質１５および微結晶子１６はシリコンによって形成
されている。本発明の他の局面によれば、アモルファス
物質１５および微結晶子１６はシリコン-ゲルマニウム
化合物によって形成されている。
【００５０】図１を参照すると、アモルファス物質１５
に埋め込まれた微結晶子１６は、均一な分布パターンを
有する。フィルム１４中の微結晶子１６の均一な配置に
よって、結晶粒子粒界の数は最小化される。
【００５１】本発明の１つの局面によれば、微結晶フィ
ルム１４に埋め込まれた微結晶子１６は、実質的に所定
の第１の結晶配向を有する。図４を参照すると、多結晶
フィルム３１において、図１の微結晶子１６が第１の結
晶配向を有する。多結晶フィルム３１全体にわたって共
通の結晶配向を用いることにより、結晶粒界が抑制され
る。好ましくは、埋め込まれた微結晶子１６の第１の結
晶配向は(１１０)である。上述したプロセスにおいて
は、微結晶子１６の結晶配向は、微結晶子１６がフィル
ム１４に埋め込まれる前に決定される。好ましい結晶配
向、すなわち構造は、フィルム蒸着状態の適切な選択に
より得られる。蒸着した微結晶子の好ましい構造は、ア
ニールプロセス後に形成される結晶粒界に反映する。
【００５２】本発明の他の局面によれば、アニール前
に、微結晶フィルム１４に埋め込まれる際の微結晶子１
６はランダムな結晶配向を有する。所定の第１の結晶配
向を有さない微結晶子１６を消滅するために、微結晶フ
ィルム１４を選択的に加熱する。微結晶フィルム１４
を、加熱処理後に残存する微結晶子１６が実質的に第１
の結晶配向を有するようにアニールする。図４を参照す
ると、多結晶フィルム３１全体にわたって結晶配向を共
通にすることにより、結晶粒界を抑制している。つま
り、アニールプロセスの加熱は、第１の結晶配向を有す
る結晶子１６以外の結晶子１６の全てを溶解するように
選択する。第１の結晶配向を有する微結晶子１６は、他
の結晶配向を有する微結晶子１６よりも高温度において
溶解するために、アニールプロセス後も残存する。好ま
しくは、埋め込まれた微結晶子１６の第１の結晶配向は
(１１０)である。
【００５３】本発明の局面によれば、図２を再度参照
し、フィルム１４は、約３０８ナノメータ(ｎｍ)以下の
波長を有する光１８を用いたエキシマレーザ(ＥＬＣ)に
よってアニールされる。さらに、微結晶フィルム１４
は、アモルファス物質１５の融点付近の温度にて、約５
０ナノ秒(ｎｓ)の間アニールされる。微結晶フィルム１
４がシリコンによって形成される場合、微結晶フィルム
１４は、ほぼ９００℃から１６００℃の範囲にある温度
にてエキシマレーザを用いてアニールされる。微結晶フ
ィルム１４がシリコン-ゲルマニウムによって形成され
る場合、微結晶フィルム１４は、ほぼ８００℃を上回る
範囲にある温度にてアニールされる。
【００５４】または、微結晶フィルム１４は、約６００
℃を下回る温度にて、ほぼ３時間から３日間の範囲にあ
る時間の間、図示しない炉アニールプロセスによってア
ニールされる。本発明の他の局面によれば、微結晶フィ
ルム１４は、図示しない高速熱アニール(ＲＴＡ)結晶化
プロセスによって、約９００℃を下回る温度にてほぼ１
から５秒間の範囲にある時間の間アニールされる。
【００５５】本発明の１つの局面によれば、図１を再度
参照し、微結晶フィルム１４は、約１０００ナを下回る
厚み１７を有する。図４を再度参照し、この厚みを有す
る多結晶フィルム３１は、薄膜トランジスタの製造に適
している。好ましくは、微結晶フィルム１４は、約５０
０ナを下回る厚みを有する。多結晶フィルム３１は、こ
のように厚みが薄いために薄膜トランジスタの製造に非
常に適している。レーザアニールプロセスにおいて、薄
いフィルムの結晶粒子は、厚いフィルムの場合よりも大
きくなりやすい。このような大きい粒子は、２０から５
０ナノメートル(ｎｍ)の範囲にある厚みを有するフィル
ムにおいて認められる。
【００５６】本発明の１つの局面によれば、微結晶フィ
ルム１４を、ＳｉＨ4およびＨ2ガスの混合物を用いてプ
ラズマ強化化学蒸着(ＰＥＣＶＤ)プロセスにより蒸着す
る。微結晶フィルム１４は、約６００ワットのパワーレ
ベル、約３２０℃の温度、約１.２Torrの全圧、２０scc
mのＳｉＨ4流量、および２０００sccmのＨ2流量の下で
蒸着される。
【００５７】または、微結晶フィルム１４を、減圧化学
蒸着(ＬＰＣＶＤ)、超高真空ＣＶＤ、フォトケミカルＣ
ＶＤ、高密度プラズマＣＶＤ、熱線ＣＶＤ、およびスパ
ッタリングからなる群より選択されるプロセスによって
蒸着する。
【００５８】微結晶フィルム１４は、ジシラン(Ｓｉ2Ｈ
6)、式ＳｉNＨ2N+2(ただし、Ｎは２を上回る)で表され
る高級シラン、および構造式ＳｉNＨ2N+2/ＳｉNＦ
2N+2(ただし、Ｎは１以上である)で表されるシラン/フ
ルオロシラン化学物質の合わせたものからなる群より選
択される化学物質を用いて蒸着される。
【００５９】本発明の１つの局面によれば、微結晶フィ
ルム１４は、超高真空環境において蒸着し、それにより
汚染物質を低減することによって、微結晶子１６の形成
が促進される。汚染物質が存在する場合、基板表面に吸
収されるのに、シリコン種と不純物との間で競合が生じ
る。その結果、吸収されたシリコン種の表面移動度が低
下し、気体不純物のない環境の場合よりも結晶クラスタ
を形成する確率が低くなる。さらに、微結晶フィルム１
４を蒸着する前に透明基板１２を洗浄し、それにより微
結晶フィルム１４中の微結晶子１６の形成が促進され
る。洗浄は、Ａｒ、Ｏ2、Ｎ2、またはＨ2を用いたイン
サイチュプラズマ(in-situ plasma)洗浄、もしくはエキ
サイチュ(ex-situ)湿式洗浄化学物質、または物理的手
段(すなわち、ビーズブラスト)によって行われる。
【００６０】図７は、微結晶フィルムから多結晶フィル
ムを形成するための方法における工程を示すフロー図で
ある。工程５０において、多結晶フィルムを形成するた
めの微結晶フィルムを設ける。または、工程５０におい
て、透明基板上に多結晶フィルムの薄膜フィルムトラン
ジスタを形成するための実質的にアモルファスのフィル
ムを設ける。工程５２においては、アモルファス物質中
に微結晶子を埋め込まれた微結晶フィルムを蒸着する。
工程５４においては、工程５２において蒸着したフィル
ムをアニールし、少なくとも部分的に多結晶フィルムを
形成する。工程５６は、生成物すなわち、アモルファス
物質に埋め込まれた種結晶を含むことによって、比較的
大きな粒径を有する均一な結晶粒子を得た多結晶フィル
ムである。
【００６１】本発明の１つの局面によれば、工程５２に
おいて蒸着した微結晶フィルムは、２つの部分、すなわ
ち所定の第１の厚みを有する部分と、その上に重ねる所
定の第２の厚みを有する部分とを含んでいる。工程５４
は、フィルムの第２の厚みの部分を溶解することを包含
する。このため、第１の厚みの部分中の種結晶の数が制
御され、それによって同様の粒径を有する均一な結晶粒
子が形成できる。このプロセスは、図６にも示されてい
る。
【００６２】本発明の他の局面によれば、工程５４は、
工程５２において蒸着した微結晶フィルムを加熱してア
モルファス物質を選択的に溶解し、アモルファス物質中
の所定数の微結晶を溶解しないまま残すことを含む。こ
のようにして、種結晶の数を制御することによって、均
一に大きい粒径を有する結晶粒子をもたらす。
【００６３】本発明の好ましい実施態様は、工程５２の
後に、工程５２で蒸着した微結晶フィルム上に完全なア
モルファス状態の物質である、第２のフィルムを蒸着す
る工程をさらに含む。工程５４のアニール工程は、微結
晶フィルムから第２のフィルムまで結晶領域を広げる工
程を含む。フィルム蒸着プロセスは、完全なアモルファ
ス状態のフィルムを使用することによって速度が上げら
れる。微結晶フィルムは、所定の第１の厚みを有し、第
２のフィルムは所定の第２の厚みを有する。第２の厚み
は、第１および第２を厚みを合わせた厚みの約２５％を
ほぼ下回る。このプロセスは図５においても示した。
【００６４】本発明の局面によれば、工程５２は、アモ
ルファス物質に、１０-8ｃｍ-2をほぼ下回る密度の微結
晶子を埋め込む工程を含む。結晶粒子の分布および粒径
は、種結晶の数および微結晶フィルムに応じて調整され
る。また、工程５２は、ほぼ５０ナから５００ナの範囲に
ある粒径を有する微結晶を埋め込まれたアモルファス物
質を含むフィルムを蒸着する工程を含む。結晶クラスタ
の粒径および安定性の制御は、種結晶の粒径に対応して
行われる。
【００６５】本発明の他の好ましい実施態様において、
工程５２において蒸着するアモルファス物質および微結
晶はシリコンによって形成されている。または、工程５
２において蒸着するアモルファス物質および微結晶はシ
リコン-ゲルマニウム化合物によって形成されている。
【００６６】本発明の局面によれば、工程５２は、アモ
ルファス物質に埋め込まれた微結晶子が均一な分布パタ
ーンを有するようなフィルムを蒸着することを含む。こ
れにより、結晶粒子粒界の数が抑制される。
【００６７】本発明の１つの好ましい実施態様によれ
ば、工程５２は、実質的に所定の第１の結晶配向を有す
る微結晶子が埋め込まれた微結晶フィルムを蒸着するこ
とを含む。工程５４は、工程５２において蒸着した微結
晶子の持っている第１の結晶配向を有するように、多結
晶フィルムをアニールすることを含む。多結晶フィルム
全体にわたって結晶配向を共通にすることによって粒子
粒界を抑制する。好ましくは、埋め込まれた微結晶子の
第１の結晶配向は(１１０)である。
【００６８】他の好ましい実施態様によれば、工程５４
は、工程５２において蒸着した微結晶フィルムを加熱し
て、所定の第１の結晶配向を有さない微結晶子を選択的
に消滅させ、微結晶フィルムをアニールして、残存する
微結晶子が実質的に第１の結晶配向を有するようにする
ことを含む。多結晶フィルム全体にわたって結晶配向を
共通にすることによって、粒子粒界を抑制する。好まし
くは、埋め込まれた微結晶子の第１の結晶配向は(１１
０)である。
【００６９】本発明の１つの局面によれば、工程５４
は、工程５２において蒸着したフィルムを、約３０８ｎ
ｍ以下の波長を有する光で加熱するエキシマレーザ結晶
化(ＥＬＣ)プロセスによりアニールすることを含む。さ
らに、工程５４は、工程５２において蒸着した微結晶フ
ィルムを、アモルファス物質の融点付近の温度で、約５
０ｎｓの間アニールすることを含む。工程５２において
蒸着した微結晶フィルムがシリコンである場合、工程５
４は、ほぼ９００℃から１６００℃の範囲にある温度で
微結晶フィルムをアニールすることを含む。工程５２に
おいて蒸着する微結晶フィルムがシリコン-ゲルマニウ
ムである場合、工程５４は、ほぼ８００℃を上回る温度
で微結晶フィルムをアニールすることを含む。
【００７０】または、工程５４は、工程５２において蒸
着した微結晶フィルムを約６００℃を下回る温度にて、
ほぼ３時間から３日間の範囲にある時間の間加熱する、
炉アニールプロセスによりアニールすることを含む。本
発明の他の代替の局面において、工程５４は、工程５２
において蒸着した微結晶フィルムを、約９００℃を下回
る温度にてほぼ１から５秒間の範囲にある時間の間加熱
する高速熱アニール(ＲＴＡ)結晶化プロセスによりアニ
ールすることを含む。
【００７１】本発明の局面によれば、工程５２は、約１
０００ナを下回る厚みを有する微結晶フィルムを蒸着す
ることを含み、それにより多結晶フィルムが薄膜トラン
ジスタの製造に適切となる。好ましくは、工程５２は、
約５００ナを下回る厚みを有する微結晶フィルムを蒸着
することを含み、それにより多結晶フィルムが薄膜トラ
ンジスタの製造に非常に適切となる。
【００７２】本発明の局面によれば、工程５２は、Ｓｉ
Ｈ4およびＨ2ガスの混合物を用いたＰＥＣＶＤプロセス
により微結晶フィルムを蒸着することを含む。工程５２
において、微結晶フィルムは、約６００ワットのパワー
レベル、約３２０℃の温度、約１.２Torrの全圧、２０s
ccmのＳｉＨ4流量、および２０００sccmのＨ2流量の下
で蒸着する。
【００７３】または、工程５２において、微結晶フィル
ムは、ＬＰＣＶＤ、超高真空ＣＶＤ、フォトケミカルＣ
ＶＤ、高密度プラズマＣＶＤ、熱線ＣＶＤおよびスパッ
タリングからなる群より選択されたプロセスによって蒸
着する。
【００７４】本発明の局面によれば、工程５２におい
て、微結晶フィルムは、ジシラン(Ｓｉ2Ｈ6)、式ＳｉN
Ｈ2N+2(ただし、Ｎは２を上回る)で表される高級シラ
ン、および構造式ＳｉNＨ2N+2/ＳｉNＦ2N+2(ただし、Ｎ
は１以上である)で表されるシラン/フルオロシラン化学
物質の合わせたものからなる群より選択される化学物質
を介して蒸着する。
【００７５】本発明の局面によれば、工程５２は、超高
真空において蒸着することを含み、それにより汚染物質
を低減して微結晶形成を促進する。本発明の好ましい実
施態様において、多結晶フィルムを透明基板の上に形成
する場合、工程５２は、微結晶フィルムを透明基板上に
蒸着することを含む。透明基板は、石英、ガラス、およ
びプラスチックからなる群より選択される。多結晶フィ
ルムは、液晶ディスプレイ用の薄膜トランジスタの製造
に適切である。さらに、工程５２は、微結晶フィルムを
蒸着する前に透明基板を洗浄することを含み、それによ
り微結晶フィルム中の微結晶子の形成が促進される。
【００７６】多結晶フィルムの形成方法の特定例を以下
に説明する。本発明の多結晶フィルムを、従来のアモル
ファスシリコンプロセスから得られた多結晶フィルムと
比較した。本発明による微結晶を利用した方法および従
来のアモルファスシリコンプロセスのアニール条件を表
１に示す。両方のフィルムプロセスの共通する条件は下
記の１)から６)の通りである。
【００７７】１) サンプル粒径：３０ ２) 空気雰囲気中でのエキシマレーザの使用 ３) 基板温度：４００℃ ４) レーザビームオーバーラップ：９５％ ５) ビームサイズ：６５ｍｍ×２ｍｍ ６) 名目エネルギー密度：３００ｍＪ/ｃｍ２
【００７８】
【表１】
【００７９】レーザアニール後、両グループのサンプル
を、ラマン分光法により調べた。当該分野においては周
知の通り、ラマン分光法は、サンプル中の結合情報を提
供し、そこから結晶構造の性質および定量的な情報を提
供する技術である。ラマン分光法において重要となるの
はピーク位置およびピークの半波高全幅値（ＦＷＨＭ)
である。
【００８０】以下に示す表２は、ラマン分光法により分
析した(１材料グループにつき)３０個のサンプルのラマ
ン属性の平均を示す。表２において、出発材料の相は、
蒸着するアモルファスシリコンフィルムを蒸着するアモ
ルファスシリコンで示し、蒸着する微結晶シリコンフィ
ルムをμｃ-Ｓｉとして示す。表２に示すように、平均
ピークシフト、およびピークＦＷＨＭは、２つの材料グ
ループ間で有意に異なり、形成するフィルムを微結晶状
態で蒸着した場合に、ピークシフトは上昇し、ＦＷＨＭ
は低下している。これらの結果は、微結晶シリコンフィ
ルムを蒸着する場合に得られる高度の結晶度(すなわ
ち、低い欠陥密度)および大きい粒子粒径という現象に
一致する。
【００８１】
【表２】
【００８２】表２は、ピークシフト、およびピークのＦ
ＷＨＭの平均値が、２つのグループ間で有意に異なるこ
とを示している。微結晶子(μ-結晶子)フィルムを使用
することによって、ピークシフトは上昇し、ピークのＦ
ＷＨＭは低下する。これらの結果は、多結晶フィルムの
高い結晶度および大きい粒子粒径を有する性質と一致す
る。
【００８３】透過電子顕微鏡法(ＴＥＭ)を使用して粒子
粒径を測定した。粒子粒径の測定は、画像処理ソフトウ
ェアパッケージを利用してデジタル化バージョンのＴＥ
Ｍ顕微鏡写真によって行った。典型的には、１サンプル
につき２００から３００の粒子を測定した。このアプロ
ーチを用いて、等価粒径を以下の式(１)で計算した。
【００８４】 ｒ＝(ａ−ｂ)1/2 (１) ただし、ｒは等価粒径であり、ａは粒子の主軸であり、
ｂは粒子の短軸である。
【００８５】図８は、アモルファスフィルムを出発材料
として成膜し、その後レーザアニールにより得られた多
結晶シリコンフィルムの平均粒子粒径と、微結晶フィル
ムの成膜後レーザアニールによって得られた本発明の多
結晶シリコンフィルムの平均粒子粒径との相関を示す。
ＴＥＭ、およびラマン分光法により測定した結晶ピーク
のＦＷＨＭによって粒子を測定した。図８に示すデータ
の概略的な傾向に基づき、ポリシリコンフィルムの平均
粒子粒径が上昇するのに伴って、結晶ピークのＦＷＨＭ
は低下するといえる。先の研究において、より高い結晶
性を有するフィルムはより急峻な結晶ピークを示すこと
が報告されている。多結晶フィルムの構造の性質は、少
なくとも２つの主要要素を有する。２つの主要要素と
は、(ａ)粒界の密度を決定し、従って粒界欠陥密度を決
定する粒径、および(ｂ)粒子内欠陥密度である。レーザ
によりアニールされたポリシリコンフィルムの場合、通
常低い粒子内欠陥密度が得られ、従って、ＦＷＨＭの値
の変化は、主にポリシリコンの粒径の変化に関連する。
【００８６】図８に示すＦＷＨＭ値は、個々のサンプル
につき５つの測定の平均を表す。付随の誤差バーにより
示すように、ある程度の分散があることがわかる。ＦＷ
ＨＭ値の標準偏差は、粒子粒径と共に減少することが認
められるが、大きい粒子粒径のサンプルの場合にはほぼ
０.１５程度のものである。図８において直線で示す直
線モデルを考慮すると、ＦＷＨＭの０.１５程度の分散
は、粒子粒径の約３０ｎｍの不確定度を生じることがわ
かる。従って、２５ｎｍを下回る平均粒径の差は、この
モデルでは(各サンプルに対して追加のＦＷＨＭ測定が
得られない限り)検出することが不可能である。ＦＷＨ
Ｍの測定における不確定性は、主に粒子粒径の分布性
質、およびＥＬＡプロセスにおけるレーザビームの長さ
に対応する特定の変動によって生じる。典型的に、フィ
ルムのスペクトラムを捕捉する間の標本化のために３０
μｍ2のエリアを使用する。このエリア内における粒子
の「混合物」は、ビームの長さ方向における位置によっ
て、異なる可能性がある。制御領域がレーザビームの端
部に近い場合よりも、制御領域がレーザビームの中心に
近い場合の方が、より大きい粒子が(平均して)標本化さ
れる。従って、ビームの長手方向にわたる同質性の度合
いは、所与のサンプルのラマン特性の均一度を反映す
る。図８のデータから明らかなように、粒子粒径が減少
するとＦＷＨＭ測定の標準偏差が低下する。これは、小
さい粒子粒径を有するポリシリコンフィルムにおいて実
験的に観察した粒子粒径の標準偏差の低下(表２)と一致
する。
【００８７】図９は、アモルファスフィルムを出発材料
とし、後のレーザアニール工程で得られた多結晶シリコ
ンフィルムと、本発明の微結晶粒子フィルムを出発材料
として用いレーザアニールで多結晶化した場合の粒子粒
径のばらつき分布と平均値を示す。ａ−Ｓｉまたはμｃ
-ＳｉフィルムのＥＬＡにより形成したポリシリコンフ
ィルムの１対１の比較を、粒径分布に関して行った。こ
れは、２つのサンプル集団の有意な差を統計的に確認す
ることを目的とした比較である。この目的のため、３０
０ｍＪ/ｃｍ2(セットポイントと同じ)の実際エネルギー
密度でアニールしたサンプルを選択し、比較した。
【００８８】図９の結果は、１％レベルにおいて明らか
な有意性を良く示し、２つのサンプル集団が有意に異な
る平均値を有することを示している。さらに、図示する
ように、μｃ-ＳｉのＥＬＡにより形成したポリシリコ
ンフィルムは、平均粒子粒径のほぼ２倍の大きさを明示
している。
【００８９】
【発明の効果】本発明は、高性能ＴＦＴの新しい作成の
画期的な可能性を提供する。本発明に従って作成した多
結晶フィルムは、大きい結晶粒子(１μｍを上回る)、お
よび比較的均一な粒径の結晶粒子(５％を下回る不均一
度)を有する。大きい均一な粒子は、トランジスタが優
れたスイッチング特性、および高い電子移動性の両方、
ならびにフィルム全体にわたって一貫した機能を有する
ことを可能にする。多結晶フィルムから製造したトラン
ジスタの改善されたスイッチング特性により、従来は透
明基板の周辺に配置されたドライバ回路を、直接基板上
に配置することが可能になる。このように、ＬＣＤのサ
イズ、および複雑性が減少する。当業者は、本発明の他
の実施態様を想定できるであろう。
【図面の簡単な説明】
【図１】ＬＣＤの形成方法における工程を示す図であ
る。
【図２】ＬＣＤの形成方法における工程を示す図であ
る。
【図３】ＬＣＤの形成方法における工程を示す図であ
る。
【図４】ＬＣＤの形成方法における工程を示す図であ
る。
【図５】蒸着した微結晶フィルムが２つの厚みに対応す
る２つの部分を有する、図１のＬＣＤに対応する部分断
面図である。
【図６】微結晶フィルム上に完全なアモルファス物質の
第２のフィルムをさらに含む、図１のＬＣＤに対応する
部分断面図である。
【図７】微結晶フィルムから多結晶フィルムを形成する
方法の工程を示すフロー図である。
【図８】アモルファスフィルムを用いて形成された多結
晶フィルムおよび本発明の微結晶フィルムを用いて形成
された多結晶フィルムの平均粒子粒径の相関図である。
【図９】アモルファスフィルムを用いて形成された多結
晶フィルムおよび本発明の微結晶フィルムを用いて形成
された多結晶フィルムの平均値の差を示す図である。
【符号の説明】
１０ ＬＣＤ １２ 透明基板 １４ 微結晶フィルム １５ アモルファス物質 １６、２４ 微結晶子 １７ 厚み １８ レーザビーム ２０ レーザビームの移動方向 ２２ 溶解領域 ２６ 領域 ２８ 結晶粒子 ３０ フィルム領域 ３１ ＴＦＴ多結晶半導体フィルム ３２、３８ 第１の厚み ３４、４０ 第２の厚み ３６ フィルム ５０、５２、５４、５６ 工程
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２７Ｇ 21/336

Claims (60)

    【特許請求の範囲】
  1. 【請求項１】 微結晶フィルムから多結晶フィルムを形
    成する方法であって、 ａ)アモルファス物質に種結晶として微結晶子が埋め込
    まれた微結晶フィルムを蒸着する工程と、 ｂ)該工程ａ)において蒸着したフィルムをアニールし、
    少なくとも部分的に多結晶フィルムを形成する工程と、
    を包含し、該アモルファス物質中に埋め込まれた該種結
    晶を含むことによって比較的大きい粒径の均一な結晶粒
    子が得られる、多結晶フィルムの形成方法。
  2. 【請求項２】 前記工程ａ)において蒸着した前記微結
    晶フィルムが２つの部分、すなわち所定の第１の厚みを
    有する部分と該第１の厚みを有する部分の上に重なる所
    定の第２の厚みを有する部分とを含んでおり、前記工程
    ｂ)は該フィルムの該第２の厚みの部分を溶解し、それ
    により該第１の厚みの部分中の種結晶の数を制御して均
    一に大きい粒径の結晶粒子を得ることを含む、請求項１
    に記載の多結晶フィルムの形成方法。
  3. 【請求項３】 前記工程ｂ)が、前記工程ａ)において蒸
    着した前記微結晶フィルムを加熱し、前記アモルファス
    物質を選択的に溶解し、該アモルファス物質中の所定数
    の微結晶子を溶解しないまま残し、それにより種結晶の
    数を制御して均一に大きい粒径の結晶粒子を得ることを
    含む、請求項１に記載の多結晶フィルムの形成方法。
  4. 【請求項４】 前記工程ａ)に続いて、該工程ａ)で蒸着
    した前記微結晶フィルム上に、完全なアモルファス状態
    の物質からなる第２のフィルムを蒸着する工程をさらに
    包含し、前記工程ｂ)における前記アニールは、該微結
    晶フィルムから該第２のフィルムへ結晶領域を広げるこ
    とを包含し、該完全なアモルファス状態のフィルムを使
    用することによってフィルム蒸着プロセスの速度をあげ
    る、請求項１に記載の多結晶フィルムの形成方法。
  5. 【請求項５】 前記微結晶フィルムは所定の第１の厚み
    を有し、前記第２のフィルムは所定の第２の厚みを有
    し、該第２の厚みは、該第１の厚みおよび該第２の厚み
    を合わせた厚みのほぼ２５％を下回る、請求項４に記載
    の多結晶フィルムの形成方法。
  6. 【請求項６】 前記工程ａ)が、前記アモルファス物質
    にほぼ１０-8ｃｍ-2を下回る密度で前記微結晶子を埋め
    込むことを含み、それにより前記微結晶フィルム中の種
    結晶の数に応じて結晶粒子の分布および粒径を調整す
    る、請求項１に記載の多結晶フィルムの形成方法。
  7. 【請求項７】 前記工程ａ)が、ほぼ５０ナから５００ナ
    の範囲にある粒径を有する前記微結晶子が埋め込まれた
    前記アモルファス物質を含むフィルムを蒸着することを
    含み、それにより種結晶の粒径に応じて結晶クラスタの
    粒径および安定性の制御を行う、請求項１に記載の多結
    晶フィルムの形成方法。
  8. 【請求項８】 前記工程ａ)における前記アモルファス
    物質および前記微結晶子がシリコンによって形成されて
    いる、請求項１に記載の多結晶フィルムの形成方法。
  9. 【請求項９】 前記工程ａ)における前記アモルファス
    物質および前記微結晶子がシリコン-ゲルマニウム化合
    物によって形成されている、請求項１に記載の多結晶フ
    ィルムの形成方法。
  10. 【請求項１０】 前記工程ａ)が、前記アモルファス物
    質に埋め込まれた前記微結晶子が均一な分布パターンを
    有するフィルムを蒸着することを含み、それにより結晶
    粒界の数を抑制する、請求項１に記載の多結晶フィルム
    の形成方法。
  11. 【請求項１１】 前記工程ａ)が、実質的に所定の第１
    の結晶配向を有する微結晶子を埋め込まれた微結晶フィ
    ルムを蒸着することを含み、前記工程ｂ)が該微結晶子
    の持つ該第１の結晶配向を有するように前記多結晶フィ
    ルムを形成することを含み、それにより該多結晶フィル
    ム全体にわたって結晶配向を共通にして粒界を抑制す
    る、請求項１に記載の多結晶フィルムの形成方法。
  12. 【請求項１２】 前記埋め込まれた微結晶子の前記第１
    の結晶配向が(１１０)である、請求項１１に記載の多結
    晶フィルムの形成方法。
  13. 【請求項１３】 前記工程ｂ)が、前記工程ａ)において
    蒸着した前記微結晶フィルムを加熱して所定の第１の結
    晶配向を有さない微結晶子を選択的に消滅させ、該微結
    晶フィルムをアニールして残存する微結晶子が実質的に
    該第１の結晶配向を有するようにすることを含み、それ
    により該多結晶フィルム全体にわたって結晶配向を共通
    にすることにより粒界を抑制する、請求項１に記載の多
    結晶フィルムの形成方法。
  14. 【請求項１４】 前記埋め込まれた微結晶の前記第１の
    結晶配向が(１１０)である、請求項１３に記載の多結晶
    フィルムの形成方法。
  15. 【請求項１５】 前記工程ｂ)が、前記工程ａ)において
    蒸着した前記微結晶フィルムを、約３０８ｎｍ以下の波
    長を有する光で加熱するエキシマレーザ結晶化(ＥＬＣ)
    プロセスでアニールすることを含む、請求項１に記載の
    多結晶フィルムの形成方法。
  16. 【請求項１６】 前記工程ｂ)が、前記工程ａ)において
    蒸着した前記微結晶フィルムを、前記アモルファス物質
    の融点付近の温度にて約５０ｎｓの間アニールすること
    を含む、請求項１５に記載の多結晶フィルムの形成方
    法。
  17. 【請求項１７】 前記工程ａ)において蒸着した前記微
    結晶フィルムがシリコンによって形成されており、前記
    工程ｂ)がほぼ９００℃から１６００℃の範囲にある温
    度にて該微結晶フィルムをアニールすることを含む、請
    求項１６に記載の多結晶フィルムの形成方法。
  18. 【請求項１８】 前記工程ａ)において蒸着した前記微
    結晶フィルムがシリコン-ゲルマニウムによって形成さ
    れており、前記工程ｂ)がほぼ８００℃を上回る温度に
    て該微結晶フィルムをアニールすることを含む、請求項
    １６に記載の多結晶フィルムの形成方法。
  19. 【請求項１９】 前記工程ｂ)が、前記工程ａ)において
    蒸着した前記微結晶フィルムを、約６００℃を下回る温
    度にて、ほぼ３時間から３日の範囲の間加熱する炉アニ
    ールプロセスでアニールすることを含む、請求項１に記
    載の多結晶フィルムの形成方法。
  20. 【請求項２０】 前記工程ｂ)が、前記工程ａ)において
    蒸着した前記微結晶フィルムを、約９００℃を下回る温
    度にてほぼ１から５秒の範囲の間加熱することを含む高
    速熱アニール(ＲＴＡ)結晶化プロセスでアニールするこ
    とを含む、請求項１に記載の多結晶フィルムの形成方
    法。
  21. 【請求項２１】 前記工程ａ)が、約１０００ナを下回る
    厚みを有する微結晶フィルムを蒸着することを含み、そ
    れにより前記多結晶フィルムが薄膜トランジスタの製造
    に適切となる、請求項１に記載の多結晶フィルムの形成
    方法。
  22. 【請求項２２】 前記工程ａ)が、約５００ナを下回る厚
    みを有する微結晶フィルムを蒸着することを含み、それ
    により前記多結晶フィルムが薄膜トランジスタの製造に
    非常に適切となる、請求項１に記載の多結晶フィルムの
    形成方法。
  23. 【請求項２３】 前記工程ａ)が、ＳｉＨ4およびＨ2ガ
    ス混合物を使用したＰＥＣＶＤプロセスによって前記微
    結晶フィルムを蒸着することを含む、請求項１に記載の
    多結晶フィルムの形成方法。
  24. 【請求項２４】 前記工程ａ)において、約６００Ｗの
    パワーレベル、約３２０℃の温度、約１.２Torrの全
    圧、２０sccmのＳｉＨ4流量、および２０００sccmのＨ2
    流量の下で前記微結晶フィルムを蒸着する、請求項２３
    に記載の多結晶フィルムの形成方法。
  25. 【請求項２５】 前記工程ａ)において、減圧化学蒸着
    (ＬＰＣＶＤ)、超高真空ＣＶＤ、フォトケミカルＣＶ
    Ｄ、高密度プラズマＣＶＤ、熱線ＣＶＤ、およびスパッ
    タリングからなる群より選択されたプロセスによって、
    前記微結晶フィルムを蒸着する、請求項１に記載の多結
    晶フィルムの形成方法。
  26. 【請求項２６】 前記工程ａ)において、ジシラン(Ｓｉ
    2Ｈ6)、式ＳｉNＨ2N+2(ただしＮは２を上回る)で表され
    る高級シラン、および構造式ＳｉNＨ2N+2/ＳｉNＦ
    2N+2(ただし、Ｎは１以上である)で表されるシラン/フ
    ルオロシラン化学物質の合わせたものからなる群より選
    択される化学物質を用いて、前記微結晶フィルムを蒸着
    する、請求項１に記載の多結晶フィルムの形成方法。
  27. 【請求項２７】 前記工程ａ)が、超高真空中で前記微
    結晶フィルムを蒸着することを含み、それにより汚染物
    質を抑制することによって微結晶の形成を促進する、請
    求項１に記載の多結晶フィルムの形成方法。
  28. 【請求項２８】 前記多結晶フィルムを透明基板の上に
    重ねて形成する際に、前記工程ａ)が、前記微結晶フィ
    ルムを該透明基板の上に蒸着することを含み、それによ
    り該多結晶フィルムを液晶ディスプレイ(ＬＣＤ)用の薄
    膜トランジスタの製造に適するようにする、請求項１に
    記載の多結晶フィルムの形成方法。
  29. 【請求項２９】 前記工程ａ)が、前記微結晶フィルム
    を蒸着する前に前記透明基板を洗浄することを含み、そ
    れにより前記微結晶フィルム中での微結晶子の形成が促
    進される、請求項２８に記載の多結晶フィルムの形成方
    法。
  30. 【請求項３０】 前記透明基板が、石英、ガラス、およ
    びプラスチックからなる群より選択される、請求項２８
    に記載の多結晶フィルムの形成方法。
  31. 【請求項３１】 透明基板の上に実質的にアモルファス
    のフィルムから形成される多結晶フィルムによる薄膜ト
    ランジスタを形成する方法であって、 ａ)アモルファスシリコン物質に、ほぼ１０-8ｃｍ-2を
    下回る密度で、ほぼ５０ナから５００ナの範囲にある粒径
    を有する微結晶子を埋め込み、微結晶物質を形成する工
    程と、 ｂ)該工程ａ)の該微結晶物質を、ＳｉＨ4およびＨ2ガス
    混合物を用いたＰＥＣＶＤプロセスにより、約６００Ｗ
    のパワーレベル、約３２０℃の温度、約１.２Torrの全
    圧、２０sccmのＳｉＨ4流量、および２０００sccmのＨ2
    流量の下で該透明基板上に蒸着する工程と、 ｃ)該工程ｂ)において蒸着した該微結晶物質から、全体
    的に約５００ナを下回る厚みを有するフィルムを形成す
    る工程と、 ｄ)該工程ａ)において蒸着した該フィルムを、波長約３
    ０８ｎｍ以下の波長を有する光でのＥＬＣプロセスで加
    熱する工程と、 ｅ)フィルムの第２の厚みの部分を、ほぼ９００℃から
    １６００℃の範囲にある温度にて、５０ｎｓの間溶解
    し、少なくとも部分的に多結晶フィルムを形成する工程
    とを包含し、それにより該アモルファス物質中に種結晶
    を含むことによって、比較的大きな粒径を有する均一な
    結晶粒子を得る、薄膜トランジスタの形成方法。
  32. 【請求項３２】 透明基板と、該基板上に形成されたＴ
    ＦＴ多結晶半導体フィルムと、を備えた液晶ディスプレ
    イであって、 該ＴＦＴ多結晶半導体フィルムは、微結晶子が埋め込ま
    れたアモルファス物質を含む微結晶フィルムを該基板上
    に蒸着し、該微結晶フィルムをアニールすることによっ
    て形成され、該アモルファス物質中の該埋め込まれた種
    結晶によって、比較的大きい粒径を有する均一な結晶粒
    子が得られる、液晶ディスプレイ。
  33. 【請求項３３】 前記蒸着した微結晶フィルムが、２つ
    の部分、すなわち所定の第１の厚みを有する部分と該第
    １の厚みを有する部分の上に重なる所定の第２の厚みを
    有する部分とを含み、該微結晶フィルムをアニールして
    該フィルムの該第２の厚みを有する部分を溶解し、それ
    により該第１のフィルムの厚みを有する部分中の種結晶
    の数を制御することによって均一に大きい粒径の結晶粒
    子を得る、請求項３２に記載の液晶ディスプレイ。
  34. 【請求項３４】 前記微結晶フィルムを加熱することに
    よって、前記アモルファス物質が選択的に溶解され、該
    アモルファス物質中に所定数の微結晶子を溶解しないま
    ま残し、それにより該種結晶の数を制御することによっ
    て均一に大きい粒径の結晶粒子を得る、請求項３２に記
    載の液晶ディスプレイ。
  35. 【請求項３５】 前記微結晶フィルムの上に完全なアモ
    ルファス状態の物質からなる第２のフィルムをさらに含
    み、前記アニールは、該微結晶フィルムから該第２のフ
    ィルムへ結晶領域を広げることを含み、それにより該完
    全なアモルファス状態のフィルムを使用することによっ
    てフィルム蒸着プロセスの速度をあげる、請求項３２に
    記載の液晶ディスプレイ。
  36. 【請求項３６】 前記微結晶フィルムは所定の第１の厚
    みを有し、前記第２のフィルムは所定の第２の厚みを有
    し、該第２の厚みは、該第１の厚みおよび該第２の厚み
    を合わせた厚みのほぼ２５％を下回る、請求項３５に記
    載の液晶ディスプレイ。
  37. 【請求項３７】 前記微結晶フィルムに埋め込まれた前
    記微結晶子の密度がほぼ１０-8ｃｍ-2を下回り、それに
    より該微結晶フィルム中の前記種結晶の数に応じて結晶
    粒子の分布および粒径を調整する、請求項３２に記載の
    液晶ディスプレイ。
  38. 【請求項３８】 前記微結晶フィルムに、ほぼ５０ナか
    ら５００ナの範囲にある粒径を有する前記微結晶子が埋
    め込まれ、それにより該微結晶子の粒径に応じて結晶ク
    ラスタの粒径および安定性の制御を行う、請求項３２に
    記載の液晶ディスプレイ。
  39. 【請求項３９】 前記微結晶フィルムの前記アモルファ
    ス物質および前記微結晶子がシリコンによって形成され
    ている、請求項３２に記載の液晶ディスプレイ。
  40. 【請求項４０】 前記微結晶フィルムの前記アモルファ
    ス物質および前記微結晶子がシリコン-ゲルマニウム化
    合物によって形成されている、請求項３２に記載の液晶
    ディスプレイ。
  41. 【請求項４１】 前記アモルファス物質に埋め込まれた
    前記微結晶子が均一な分布パターンを有し、それにより
    結晶粒界の数を抑制する、請求項３２に記載の液晶ディ
    スプレイ。
  42. 【請求項４２】 前記微結晶フィルムに埋め込まれた前
    記微結晶子が実質的に所定の第１の結晶配向を有し、前
    記多結晶フィルムが該第１の結晶配向を有する、それに
    より該多結晶フィルム全体にわたって結晶配向を共通に
    して粒界を抑制する、請求項３２に記載の液晶ディスプ
    レイ。
  43. 【請求項４３】 前記埋め込まれた微結晶子の前記第１
    の結晶配向が(１１０)である、請求項４２に記載の液晶
    ディスプレイ。
  44. 【請求項４４】 前記微結晶フィルムが選択的に加熱さ
    れ所定の第１の結晶配向を有さない微結晶子は消滅し、
    該微結晶フィルムがアニールされて残存する微結晶が実
    質的に該第１の結晶配向を有するようにし、それにより
    該多結晶フィルム全体にわたって結晶配向を共通にして
    粒界を抑制する、請求項３２に記載の液晶ディスプレ
    イ。
  45. 【請求項４５】 前記埋め込まれた微結晶の前記第１の
    結晶配向が(１１０)である、請求項４４に記載の液晶デ
    ィスプレイ。
  46. 【請求項４６】 前記微結晶フィルムが、約３０８ｎｍ
    以下の波長を有する光を用いたエキシマレーザ結晶化
    (ＥＬＣ)によりアニールされる、請求項３２に記載の液
    晶ディスプレイ。
  47. 【請求項４７】 前記微結晶フィルムが、前記アモルフ
    ァス物質の融点付近の温度にて約５０ｎｓの間アニール
    される、請求項４６に記載の液晶ディスプレイ。
  48. 【請求項４８】 前記微結晶フィルムがシリコンによっ
    て形成されている、該微結晶フィルムがほぼ９００℃か
    ら１６００℃の範囲にある温度にてアニールされる、請
    求項４７に記載の液晶ディスプレイ。
  49. 【請求項４９】 前記微結晶フィルムがシリコン-ゲル
    マニウムによって形成されている、該微結晶フィルムが
    ほぼ８００℃を上回る温度にてアニールされる、請求項
    ４７に記載の液晶ディスプレイ。
  50. 【請求項５０】 前記微結晶フィルムが、約６００℃を
    下回る温度にて、ほぼ３時間から３日の範囲の間、炉ア
    ニールプロセスによりアニールされる、請求項３２に記
    載の液晶ディスプレイ。
  51. 【請求項５１】 前記微結晶フィルムが、約９００℃を
    下回る温度にてほぼ１から５秒の範囲の間、高速熱アニ
    ール(ＲＴＡ)結晶化プロセスによりアニールされる、請
    求項３２に記載の液晶ディスプレイ。
  52. 【請求項５２】 前記微結晶フィルムが約１０００ナを
    下回る厚みを有し、それにより前記多結晶フィルムが薄
    膜トランジスタの製造に適切となる、請求項３２に記載
    の液晶ディスプレイ。
  53. 【請求項５３】 前記微結晶フィルムが約５００ナを下
    回る厚みを有し、それにより前記多結晶フィルムが薄膜
    トランジスタの製造に非常に適切となる、請求項３２に
    記載の液晶ディスプレイ。
  54. 【請求項５４】 前記微結晶フィルムが、ＳｉＨ4およ
    びＨ2ガス混合物を使用したＰＥＣＶＤプロセスによっ
    て蒸着される、請求項３２に記載の液晶ディスプレイ。
  55. 【請求項５５】 前記微結晶フィルムが、約６００Ｗの
    パワーレベル、約３２０℃の温度、約１.２Torrの全
    圧、２０sccmのＳｉＨ4流量、および２０００sccmのＨ2
    流量の下で蒸着される、請求項５４に記載の液晶ディス
    プレイ。
  56. 【請求項５６】 前記微結晶フィルムが、減圧化学蒸着
    (ＬＰＣＶＤ)、超高真空ＣＶＤ、フォトケミカルＣＶ
    Ｄ、高密度プラズマＣＶＤ、熱線ＣＶＤ、およびスパッ
    タリングからなる群より選択されたプロセスを経て蒸着
    される、請求項３２に記載の液晶ディスプレイ。
  57. 【請求項５７】 前記微結晶フィルムが、ジシラン(Ｓ
    ｉ2Ｈ6)、式ＳｉNＨ2N+2(ただしＮは２を上回る)で表さ
    れる高級シラン、および構造式ＳｉNＨ2N+2/ＳｉNＦ
    2N+2(ただし、Ｎは１以上である)で表されるシラン/フ
    ルオロシラン化学物質の合わせたものからなる群より選
    択される化学物質を介して蒸着される、請求項３２に記
    載の液晶ディスプレイ。
  58. 【請求項５８】 前記微結晶フィルムが超高真空中で蒸
    着され、それにより汚染物質が抑制されて前記微結晶子
    の形成が向上する、請求項３２に記載の液晶ディスプレ
    イ。
  59. 【請求項５９】 前記微結晶フィルムが蒸着される前に
    前記透明基板が洗浄され、それにより該微結晶フィルム
    中での微結晶子の形成が生じる、請求項３２に記載の液
    晶ディスプレイ。
  60. 【請求項６０】 前記透明基板が、石英、ガラス、およ
    びプラスチックからなる群より選択される、請求項３２
    に記載の液晶ディスプレイ。
JP01696698A 1997-03-07 1998-01-29 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、および薄膜トランジスタ並びに液晶ディスプレイ Expired - Fee Related JP3558200B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/812,580 US5827773A (en) 1997-03-07 1997-03-07 Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
US08/812,580 1997-03-07

Publications (2)

Publication Number Publication Date
JPH10291897A true JPH10291897A (ja) 1998-11-04
JP3558200B2 JP3558200B2 (ja) 2004-08-25

Family

ID=25210029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01696698A Expired - Fee Related JP3558200B2 (ja) 1997-03-07 1998-01-29 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、および薄膜トランジスタ並びに液晶ディスプレイ

Country Status (2)

Country Link
US (2) US5827773A (ja)
JP (1) JP3558200B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545294B1 (en) 1999-05-18 2003-04-08 Hitachi, Ltd. Electronic apparatus having semiconductor device including plurality of transistors formed on a polycrystalline layered structure in which the number of crystal grains in each polycrystalline layer is gradually reduced from lower to upper layer
JP2005101528A (ja) * 2003-08-27 2005-04-14 Mitsubishi Electric Corp 半導体装置
US7041342B2 (en) * 1999-07-26 2006-05-09 Schott Glas Thin-film solar cells and method of making
KR100686332B1 (ko) * 2001-01-13 2007-02-22 삼성에스디아이 주식회사 다결정 실리콘 박막 및 그의 형성 방법
JP2011009734A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2016526282A (ja) * 2013-05-09 2016-09-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ エキシマレーザアニーリング後にポリシリコン品質を向上させる多層アモルファスシリコン構造
JP2016535721A (ja) * 2013-09-05 2016-11-17 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ ２，２，４，４−テトラシリルペンタシラン並びにその組成物、方法及び使用

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847086A (en) * 1991-06-20 1998-12-08 Centeon L.L.C. Therapeutic fragments of von Willebrand factor
US6013565A (en) * 1991-12-16 2000-01-11 Penn State Research Foundation High conductivity thin film material for semiconductor device
CN1089486C (zh) 1995-06-26 2002-08-21 精工爱普生株式会社 形成晶体性半导体膜的方法
US5970368A (en) * 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
US6104049A (en) * 1997-03-03 2000-08-15 Symetrix Corporation Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same
US6169013B1 (en) * 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
JPH1140501A (ja) * 1997-05-20 1999-02-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
FR2766211B1 (fr) * 1997-07-15 1999-10-15 France Telecom PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
TWI256976B (en) * 2000-08-04 2006-06-21 Hannstar Display Corp Method of patterning an ITO layer
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
JP2002299239A (ja) * 2001-04-03 2002-10-11 Fumimasa Yo 半導体膜の製造方法
US20030010775A1 (en) * 2001-06-21 2003-01-16 Hyoung June Kim Methods and apparatuses for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates
US20050186723A1 (en) * 2001-06-21 2005-08-25 Kim Hyoung J. Methods and apparatuses for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates
US7122736B2 (en) * 2001-08-16 2006-10-17 Midwest Research Institute Method and apparatus for fabricating a thin-film solar cell utilizing a hot wire chemical vapor deposition technique
US6709910B1 (en) * 2002-10-18 2004-03-23 Sharp Laboratories Of America, Inc. Method for reducing surface protrusions in the fabrication of lilac films
US6713371B1 (en) * 2003-03-17 2004-03-30 Matrix Semiconductor, Inc. Large grain size polysilicon films formed by nuclei-induced solid phase crystallization
US6913649B2 (en) * 2003-06-23 2005-07-05 Sharp Laboratories Of America, Inc. System and method for forming single-crystal domains using crystal seeds
FR2856702B1 (fr) * 2003-06-27 2005-09-09 Centre Nat Rech Scient Procede de synthese d'un materiau cristallin et materiau obtenu par ce procede
CN1310282C (zh) * 2003-08-01 2007-04-11 统宝光电股份有限公司 多晶硅层的结晶方法
KR100543010B1 (ko) * 2003-10-20 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
WO2005109486A1 (en) * 2004-05-12 2005-11-17 Viatron Technologies Inc. System for heat treatment of semiconductor device
CN1302528C (zh) * 2004-12-13 2007-02-28 友达光电股份有限公司 薄膜晶体管元件的制造方法
US7629209B2 (en) * 2005-10-17 2009-12-08 Chunghwa Picture Tubes, Ltd. Methods for fabricating polysilicon film and thin film transistors
KR100749010B1 (ko) * 2005-12-26 2007-08-13 (주)포인트엔지니어링 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치
US7569406B2 (en) * 2006-01-09 2009-08-04 Cree, Inc. Method for coating semiconductor device using droplet deposition
KR101372593B1 (ko) 2006-01-20 2014-03-10 에이엠지 아이디얼캐스트 솔라 코포레이션 광전 변환 소자용 단결정 캐스트 실리콘 및 단결정 캐스트 실리콘 바디들을 제조하는 방법 및 장치
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
AU2008279417B2 (en) * 2007-07-20 2012-06-21 Amg Idealcast Solar Corporation Methods and apparatuses for manufacturing cast silicon from seed crystals
WO2009014957A2 (en) * 2007-07-20 2009-01-29 Bp Corporation North America Inc. Methods for manufacturing cast silicon from seed crystals
WO2009015167A1 (en) 2007-07-25 2009-01-29 Bp Corporation North America Inc. Methods for manufacturing monocrystalline or near-monocrystalline cast materials
US8591649B2 (en) 2007-07-25 2013-11-26 Advanced Metallurgical Group Idealcast Solar Corp. Methods for manufacturing geometric multi-crystalline cast materials
WO2009029104A1 (en) * 2007-08-31 2009-03-05 Midwest Research Institute Rapid thermal processing by stamping
KR101266739B1 (ko) * 2008-06-27 2013-05-28 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 반도체 장치와 그 제조 방법, 및 이 반도체 장치를 이용한 표시 장치
TW201012978A (en) * 2008-08-27 2010-04-01 Bp Corp North America Inc Apparatus and method of use for a casting system with independent melting and solidification
JP5433462B2 (ja) * 2010-03-03 2014-03-05 株式会社東芝 半導体装置の製造方法
JP5508535B2 (ja) 2011-03-22 2014-06-04 パナソニック株式会社 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
US10367110B2 (en) * 2015-12-09 2019-07-30 First Solar, Inc. Photovoltaic devices and method of manufacturing

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3166961D1 (en) * 1980-08-05 1984-12-06 Belge Etat Process for the manufacture of polycrystalline films of semiconductors formed by compounds or elements, and films thus obtained
US5238879A (en) * 1988-03-24 1993-08-24 Siemens Aktiengesellschaft Method for the production of polycrystalline layers having granular crystalline structure for thin-film semiconductor components such as solar cells
JP2679354B2 (ja) * 1990-04-13 1997-11-19 松下電器産業株式会社 非線形光学材料およびその製造方法
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
JPH06163954A (ja) * 1992-11-20 1994-06-10 Sanyo Electric Co Ltd 結晶系シリコン薄膜の形成方法及びこの膜を用いた光起電力装置
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5828084A (en) * 1995-03-27 1998-10-27 Sony Corporation High performance poly-SiGe thin film transistor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545294B1 (en) 1999-05-18 2003-04-08 Hitachi, Ltd. Electronic apparatus having semiconductor device including plurality of transistors formed on a polycrystalline layered structure in which the number of crystal grains in each polycrystalline layer is gradually reduced from lower to upper layer
US6888162B2 (en) 1999-05-18 2005-05-03 Hitachi, Ltd. Electronic apparatus having polycrystalline semiconductor thin film structure
US7041342B2 (en) * 1999-07-26 2006-05-09 Schott Glas Thin-film solar cells and method of making
KR100686332B1 (ko) * 2001-01-13 2007-02-22 삼성에스디아이 주식회사 다결정 실리콘 박막 및 그의 형성 방법
JP2005101528A (ja) * 2003-08-27 2005-04-14 Mitsubishi Electric Corp 半導体装置
JP2011009734A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2016526282A (ja) * 2013-05-09 2016-09-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ エキシマレーザアニーリング後にポリシリコン品質を向上させる多層アモルファスシリコン構造
JP2016535721A (ja) * 2013-09-05 2016-11-17 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ ２，２，４，４−テトラシリルペンタシラン並びにその組成物、方法及び使用

Also Published As

Publication number Publication date
US5959314A (en) 1999-09-28
JP3558200B2 (ja) 2004-08-25
US5827773A (en) 1998-10-27

Similar Documents

Publication Publication Date Title
JP3558200B2 (ja) 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、および薄膜トランジスタ並びに液晶ディスプレイ
Liu et al. Selective area crystallization of amorphous silicon films by low‐temperature rapid thermal annealing
JP3580473B2 (ja) アモルファス膜の結晶化方法および薄膜トランジスタ
JP3306258B2 (ja) 半導体装置の製造方法
JP3204986B2 (ja) 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP2616741B2 (ja) 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法
JP2000036465A (ja) 遷移金属連続送達法から製造される単結晶薄膜トランジスタ
JPH07221017A (ja) 半導体装置およびその作製方法
JPH1197710A (ja) アモルファス膜の結晶化方法および薄膜トランジスタ
US6329270B1 (en) Laser annealed microcrystalline film and method for same
US6169013B1 (en) Method of optimizing crystal grain size in polycrystalline silicon films
JPH11354449A (ja) 選択サイトの金属誘導型連続的結晶化膜およびその結晶化方法
KR100611761B1 (ko) 박막트랜지스터 제조 방법
JPH02258689A (ja) 結晶質薄膜の形成方法
KR100297498B1 (ko) 마이크로파를이용한다결정박막의제조방법
JP2009135488A (ja) シリコンの結晶化方法
JP2002141284A (ja) ポリシリコン膜およびその形成方法
CN100413016C (zh) 多晶硅薄膜的制造方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JPH06283422A (ja) 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法
JP2000232066A (ja) 半導体基板の製造方法
TW200411773A (en) Method of laser crystallization
JP2000068203A (ja) 微結晶シリコンの結晶化から形成される多結晶シリコンおよびその形成方法
JP4357006B2 (ja) 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法
TWI377173B (en) Method for manufacturing crystalline silicon

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040513

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees