JPH10242344A - Semiconductor device for power - Google Patents
Semiconductor device for powerInfo
- Publication number
- JPH10242344A JPH10242344A JP4779097A JP4779097A JPH10242344A JP H10242344 A JPH10242344 A JP H10242344A JP 4779097 A JP4779097 A JP 4779097A JP 4779097 A JP4779097 A JP 4779097A JP H10242344 A JPH10242344 A JP H10242344A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- substrate
- terminal
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電力用半導体チッ
プを基板上に実装してモールド樹脂によって樹脂封止し
た電力用半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor device in which a power semiconductor chip is mounted on a substrate and sealed with a molding resin.
【0002】[0002]
【従来の技術】従来、電力用半導体装置のうち、電動機
のコントローラなどで大電流を制御するために用いるも
のは、半導体チップを箱形のケースに収容し、このケー
ス内を封止樹脂で満たす構造を採っている。前記半導体
チップは、メタライズによって銅回路を形成したセラミ
ック製絶縁基板に外部接続用端子とともに固着し、ボン
ディングワイヤによって前記外部接続用端子に接続して
いる。また、前記ケースは、前記絶縁基板を固着した金
属ベース板に箱蓋形のケース本体を被せて固着すること
によって形成している。このケース本体に前記外部接続
用端子を貫通させている。2. Description of the Related Art Conventionally, among power semiconductor devices used for controlling a large current by a motor controller or the like, a semiconductor chip is housed in a box-shaped case, and the case is filled with a sealing resin. It has a structure. The semiconductor chip is fixed together with an external connection terminal to a ceramic insulating substrate having a copper circuit formed by metallization, and is connected to the external connection terminal by a bonding wire. Further, the case is formed by covering a metal base plate to which the insulating substrate is fixed with a box lid-shaped case body and fixing the case body. The terminal for external connection penetrates through the case body.
【0003】前記封止樹脂は、半導体チップやボンディ
ングワイヤを覆うシリコンゲルと、このシリコンゲルを
覆うエポキシ樹脂とから構成している。これら2種類の
樹脂材でケース内を満たすには、先ず、シリコンゲルを
ケース内に注入してケース全体を加熱することによって
キュアさせ、その後、溶融状態のエポキシ樹脂をケース
内のシリコンゲルの上側に注入し、前記同様の加熱処理
によって固化させる手法を採っている。[0003] The sealing resin is composed of a silicon gel covering the semiconductor chip and the bonding wires, and an epoxy resin covering the silicon gel. To fill the case with these two types of resin materials, first, silicon gel is injected into the case and cured by heating the entire case, and then the epoxy resin in a molten state is placed on the upper side of the silicon gel in the case. And solidified by the same heat treatment as described above.
【0004】[0004]
【発明が解決しようとする課題】しかるに、上述したよ
うに構成した従来の電力用半導体装置は、シリコンゲル
およびエポキシ樹脂をそれぞれキュアさせるために加熱
処理を2回実施しなければならず、製造に時間がかかる
という問題があった。また、複数の部材によってケース
を形成し、このケース内に2種類の樹脂材料を注入する
ので、工程および部品数が多くなるという問題もあっ
た。However, in the conventional power semiconductor device configured as described above, heat treatment must be performed twice in order to cure the silicon gel and the epoxy resin, respectively. There was a problem that it took time. Further, since a case is formed by a plurality of members and two kinds of resin materials are injected into the case, there is also a problem that the number of steps and the number of parts are increased.
【0005】このような不具合は、半導体チップ搭載部
をモールド樹脂で封止する構造を採ることによって解消
することができる。すなわち、前記半導体チップおよび
外部接続用端子をセラミック製絶縁基板に搭載し、この
絶縁基板を金属ベース板に固着した状態の半導体チップ
組立体をモールド金型に装填し、この半導体チップ組立
体の半導体チップ搭載部をモールド樹脂によって覆うよ
うにすればよい。なお、モールド金型における前記組立
体を装填するキャビティには、前記外部接続用端子を収
容する凹陥部を形成しておく。Such a problem can be solved by adopting a structure in which the semiconductor chip mounting portion is sealed with a mold resin. That is, the semiconductor chip and the terminals for external connection are mounted on a ceramic insulating substrate, and the semiconductor chip assembly in a state where the insulating substrate is fixed to a metal base plate is loaded into a mold, and the semiconductor chip assembly has What is necessary is just to cover a chip mounting part with mold resin. Note that a cavity for receiving the external connection terminal is formed in a cavity of the mold for loading the assembly.
【0006】しかし、上述したように半導体チップ搭載
部をモールド樹脂で樹脂封止する構造を採ると、外部接
続用端子がモールド樹脂から突出する部分にばりが生じ
易くなってしまう。このばりは、外部接続用端子と前記
凹陥部の内壁面との間に形成された隙間に溶融状態のモ
ールド樹脂が侵入することによって形成される。However, when the structure in which the semiconductor chip mounting portion is resin-sealed with the mold resin as described above is employed, burrs are likely to occur at portions where the external connection terminals protrude from the mold resin. The burrs are formed when the mold resin in a molten state enters a gap formed between the external connection terminal and the inner wall surface of the recess.
【0007】上述したようなばりの発生は、前記隙間を
小さくすれば阻止することはできる。しかしながら、前
記隙間を小さくするためには、複数の外部接続用端子の
基板への搭載位置を高精度に保つ必要があり、組付上の
コストが高くなり、さらに、モールド金型の凹陥部を外
部接続用端子がその表面の全域にわたって密接するよう
に高い精度をもって形成しなければならなので、モール
ド金型の製造コストも高くなってしまう。なお、ばり
は、上述したように外部接続用端子の周囲に形成される
他に、モールド金型の合わせ面と基板との間にも形成さ
れることがあるので、基板の厚さは高い精度が必要であ
り、モールド金型の合わせ面も高い精度をもって平坦に
形成しなければならない。The generation of burrs as described above can be prevented by reducing the gap. However, in order to reduce the gap, it is necessary to maintain the mounting positions of the plurality of external connection terminals on the board with high precision, which increases the cost for assembling, and further reduces the concave portion of the mold. Since the external connection terminals must be formed with high precision so as to be in close contact over the entire area of the surface, the manufacturing cost of the mold is also increased. The burrs may be formed between the mating surface of the mold and the substrate in addition to being formed around the external connection terminals as described above. And the mating surface of the mold must be formed flat with high precision.
【0008】本発明はこのような問題を解消するために
なされたもので、大電力用半導体装置の樹脂封止部分を
モールド樹脂によって形成して組立工数および部品数の
削減を図るとともに、複数の外部接続用端子の基板への
高精度な組付けや、モールド金型に高精度な加工を施す
ことなくばりの発生を阻止できるようにすることを目的
とする。The present invention has been made in order to solve such a problem, and a resin sealing portion of a high power semiconductor device is formed of a molding resin to reduce the number of assembly steps and the number of parts. It is an object of the present invention to prevent the occurrence of burrs without attaching a terminal for external connection to a substrate with high accuracy or performing high-precision processing on a mold.
【0009】[0009]
【課題を解決するための手段】本発明に係る電力用半導
体装置は、外部接続用端子の基部にこの外部接続用端子
が貫通する合成樹脂製ブロックを設け、このブロック
に、モールド金型が圧接する型締面を形成したものであ
る。In the power semiconductor device according to the present invention, a synthetic resin block through which the external connection terminal penetrates is provided at the base of the external connection terminal. A mold clamping surface is formed.
【0010】本発明によれば、合成樹脂製ブロックが実
質的にシール材として機能するから、モールド成形時に
溶融状態のモールド樹脂がキャビティ内から外部接続用
端子側へ漏出することはない。According to the present invention, since the synthetic resin block functions substantially as a sealing material, the mold resin in a molten state does not leak from the inside of the cavity to the external connection terminals during molding.
【0011】他の発明に係る電力用半導体装置は、半導
体チップを搭載した基板を、金属製基板本体と、この基
板本体上に絶縁被膜を介して形成した導体パターンと、
この導体パターンを覆うレジスト膜とから構成し、この
レジスト膜の表面をモールド金型が圧接する型締面とし
たものである。According to another aspect of the present invention, there is provided a power semiconductor device comprising: a substrate on which a semiconductor chip is mounted; a metal substrate main body; a conductor pattern formed on the substrate main body via an insulating film;
And a resist film covering the conductor pattern. The surface of the resist film is a mold clamping surface against which a mold is pressed.
【0012】本発明によれば、レジスト膜が実質的にシ
ール材として機能するから、モールド成形時に溶融状態
のモールド樹脂がキャビティ内から外部へ漏出すること
はない。According to the present invention, since the resist film substantially functions as a sealing material, the mold resin in a molten state does not leak out of the cavity during molding.
【0013】[0013]
第1の実施の形態 以下、本発明に係る電力用半導体装置の一実施の形態を
図1ないし図9によって詳細に説明する。図1は本発明
に係る電力用半導体装置を示す図で、同図(a)は右側
面図、同図(b)は平面図、同図(c)は左側面図、同
図(d)は正面図である。図2は本発明に係る電力用半
導体装置の樹脂封止前の状態を示す図で、同図(a)は
右側面図、同図(b)は平面図、同図(c)は左側面
図、同図(d)は正面図である。First Embodiment Hereinafter, an embodiment of a power semiconductor device according to the present invention will be described in detail with reference to FIGS. 1A and 1B show a power semiconductor device according to the present invention. FIG. 1A is a right side view, FIG. 1B is a plan view, FIG. 1C is a left side view, and FIG. Is a front view. 2A and 2B are views showing a state before the resin sealing of the power semiconductor device according to the present invention. FIG. 2A is a right side view, FIG. 2B is a plan view, and FIG. 2C is a left side view. FIG. 3D is a front view.
【0014】図3は電源用コネクタを示す図で、同図
(a)は正面図、同図(b)は右側面図、同図(c)は
底面図である。図4は信号用コネクタを示す図で、同図
(a)は正面図、同図(b)は右側面図、同図(c)は
左側面図、同図(d)は底面図である。図5は本発明に
係る電力用半導体装置の樹脂封止後の状態を示す図で、
同図(a)は右側面図、同図(b)は平面図、同図
(c)は左側面図、同図(d)は底面図である。図6は
図1におけるVI−VI線断面図である。図7は上金型のキ
ャビティを示す底面図、図8は下金型の基板装填部を示
す平面図、図9は封止樹脂をキャビティに注入した状態
を示す断面図である。FIGS. 3A and 3B show a power supply connector, wherein FIG. 3A is a front view, FIG. 3B is a right side view, and FIG. 3C is a bottom view. 4 (a) is a front view, FIG. 4 (b) is a right side view, FIG. 4 (c) is a left side view, and FIG. 4 (d) is a bottom view. . FIG. 5 is a diagram showing a state after resin sealing of the power semiconductor device according to the present invention.
5A is a right side view, FIG. 5B is a plan view, FIG. 5C is a left side view, and FIG. 5D is a bottom view. FIG. 6 is a sectional view taken along line VI-VI in FIG. 7 is a bottom view showing the cavity of the upper mold, FIG. 8 is a plan view showing the substrate loading portion of the lower mold, and FIG. 9 is a cross-sectional view showing a state in which the sealing resin is injected into the cavity.
【0015】これらの図において、符号1はこの実施の
形態による電力用半導体装置を示す。この半導体装置1
は、基板2の一側部に電源用コネクタ3を搭載するとと
もに、他側部に信号用コネクタ4を搭載し、トランスフ
ァ成形法によってエポキシ樹脂からなる封止樹脂5をモ
ールド成形することによって形成している。前記基板2
は、図6に示すように、アルミニウム合金製基板本体2
aと、この基板本体2aの上面に全面にわたって形成し
た絶縁被膜6と、この絶縁被膜6上に形成した導体パタ
ーン7と、この導体パターン7を覆うレジスト8などか
ら構成している。In these figures, reference numeral 1 denotes a power semiconductor device according to this embodiment. This semiconductor device 1
Is formed by mounting the power supply connector 3 on one side of the substrate 2 and mounting the signal connector 4 on the other side, and molding a sealing resin 5 made of epoxy resin by transfer molding. ing. The substrate 2
Is, as shown in FIG. 6, a substrate body 2 made of aluminum alloy.
a, an insulating film 6 formed over the entire upper surface of the substrate body 2a, a conductor pattern 7 formed on the insulating film 6, a resist 8 covering the conductor pattern 7, and the like.
【0016】前記導体パターン7は、絶縁被膜6上に銅
箔を固着させ、予め定めた回路の形状にエッチングによ
って形成している。また、前記レジスト8は、合成樹脂
製の従来周知のものを使用して基板2上に塗布してあ
り、前記導体パターン7の部品実装部のみが露出する状
態で基板2の上面の全域を覆っている。レジスト8を基
板2上に塗布するには、レジスト表面が基板本体2aの
主面と平行な平坦面になるように実施している。The conductor pattern 7 is formed by fixing a copper foil on the insulating film 6 and etching it into a predetermined circuit shape. The resist 8 is applied on the substrate 2 using a conventionally known synthetic resin, and covers the entire upper surface of the substrate 2 in a state where only the component mounting portion of the conductor pattern 7 is exposed. ing. The application of the resist 8 on the substrate 2 is performed such that the resist surface is a flat surface parallel to the main surface of the substrate main body 2a.
【0017】導体パターン7の部品実装部には、図2に
示すように、前記両コネクタ3,4や、半導体チップ
9、チップ型抵抗などの表面実装型電子部品10を半田
11(図6参照)によって実装している。この実施の形
態では、半導体チップ9の表面電極を導体パターン7の
部品実装部にボンディングワイヤ12(図2参照)によ
って接続している。As shown in FIG. 2, the surface mount type electronic components 10 such as the connectors 3 and 4 and the semiconductor chip 9 and chip type resistors are soldered 11 to the component mounting portions of the conductor pattern 7 as shown in FIG. ). In this embodiment, the surface electrodes of the semiconductor chip 9 are connected to the component mounting portions of the conductor pattern 7 by bonding wires 12 (see FIG. 2).
【0018】前記電源用コネクタ3および信号用コネク
タ4は、図3,4に示すように、複数の端子3a,4a
と、この端子3a,4aを保持する合成樹脂製絶縁ブロ
ック3b,4bとから構成している。この実施の形態で
は、インサート成形によって端子3a,4aと絶縁ブロ
ック3b,4bとが一体をなすように形成している。前
記端子3a,4aが本発明に係る外部接続用端子を構成
している。この実施の形態においては、この端子3a,
4aは絶縁ブロック3b,4bを貫通させ、一方の突出
端部を基板2の導体パターン7に半田付けしている。電
源用コネクタ3の端子3aは、絶縁ブロック3bの上方
に突出する他方の突出端部を樹脂封止後に図6に示すよ
うに半導体装置内側へ向けて折曲げることによって、断
面コ字状に形成している。この折曲げを容易に行うこと
ができるように、端子3aには図3(b)に示すように
横溝3cを形成している。As shown in FIGS. 3 and 4, the power supply connector 3 and the signal connector 4 have a plurality of terminals 3a, 4a.
And synthetic resin insulating blocks 3b and 4b that hold the terminals 3a and 4a. In this embodiment, the terminals 3a, 4a and the insulating blocks 3b, 4b are formed integrally by insert molding. The terminals 3a and 4a constitute an external connection terminal according to the present invention. In this embodiment, the terminals 3a,
Reference numeral 4a penetrates the insulating blocks 3b and 4b, and one protruding end is soldered to the conductor pattern 7 of the substrate 2. The terminal 3a of the power connector 3 is formed in a U-shaped cross section by bending the other protruding end protruding above the insulating block 3b toward the inside of the semiconductor device as shown in FIG. 6 after resin sealing. doing. To facilitate this bending, the terminal 3a is formed with a lateral groove 3c as shown in FIG. 3 (b).
【0019】図6において断面コ字状に形成した端子3
aの内側に位置する符号13で示すものは、端子3aに
図示してない電源用配線の圧着端子(図示せず)を接続
するためのナットである。このナット13は、封止樹脂
5の六角穴5aに嵌合させている。すなわち、図示して
ないボルトを電源用配線の圧着端子と端子3aとに貫通
させた状態でナット13に螺着させることによって、端
子3aに電源用配線を接続することができる。In FIG. 6, a terminal 3 having a U-shaped cross section is shown.
Reference numeral 13 located inside a denotes a nut for connecting a crimp terminal (not shown) of a power supply wiring (not shown) to the terminal 3a. The nut 13 is fitted in a hexagonal hole 5 a of the sealing resin 5. That is, the power supply wiring can be connected to the terminal 3a by screwing the bolt (not shown) to the nut 13 while penetrating the crimp terminal of the power supply wiring and the terminal 3a.
【0020】前記両コネクタ3,4の絶縁ブロック3
b,4bは、図2に示すように、二つの固定用ねじ14
によって基板2に固定している。電源用コネクタ3の絶
縁ブロック3bは、端子3aが貫通する上面15を基板
2の主面と平行になるように平坦に形成している。ま
た、絶縁ブロック3bの側面16は、平坦に形成して僅
かに傾斜させている。傾斜方向は、絶縁ブロック3bの
上側へ向かうにしたがって絶縁ブロック3bの形成幅が
次第に小さくなるように設定している。The insulating block 3 of the connectors 3 and 4
b and 4b are two fixing screws 14 as shown in FIG.
To the substrate 2. The insulating block 3 b of the power supply connector 3 has an upper surface 15 through which the terminal 3 a passes, formed flat so as to be parallel to the main surface of the substrate 2. The side surface 16 of the insulating block 3b is formed flat and slightly inclined. The inclination direction is set so that the formation width of the insulating block 3b gradually decreases toward the upper side of the insulating block 3b.
【0021】信号用コネクタ4の絶縁ブロック4bは、
上面17を基板2の主面と平行になるように形成すると
ともに、この上面17の一側から他側へ延びて上側へ突
出する突条18を一体に形成している。また、この絶縁
ブロック4bの側面19も平坦に形成して僅かに傾斜さ
せている。側面19の傾斜方向は、絶縁ブロック4bの
上側へ向かうにしたがって絶縁ブロック4bの形成幅が
次第に小さくなるように設定している。このように両絶
縁ブロック3b,4bの側面16,19を傾斜させたの
は、側面16,19を型締工程で後述する上金型に全面
にわたって密接させるためである。The insulating block 4b of the signal connector 4
The upper surface 17 is formed so as to be parallel to the main surface of the substrate 2, and a ridge 18 extending from one side of the upper surface 17 to the other side and projecting upward is integrally formed. The side surface 19 of the insulating block 4b is also formed flat and slightly inclined. The inclination direction of the side surface 19 is set so that the formation width of the insulating block 4b is gradually reduced toward the upper side of the insulating block 4b. The reason why the side surfaces 16 and 19 of the both insulating blocks 3b and 4b are inclined in this way is to bring the side surfaces 16 and 19 into close contact with the upper die described later in the mold clamping process.
【0022】これら絶縁ブロック3b,4bの上面1
5,17および側面16,19が本発明に係る型締面を
構成している。なお、前記レジスト8の表面は他の発明
に係る型締面を構成している。The upper surface 1 of these insulating blocks 3b, 4b
5, 17 and side surfaces 16, 19 constitute the mold clamping surface according to the present invention. The surface of the resist 8 constitutes a mold clamping surface according to another invention.
【0023】前記封止樹脂5は、基板2に搭載した半導
体チップ9および表面実装部品10と、ボンディングワ
イヤ12と、コネクタ3,4の端子3a,4aにおける
基板2に接続する部分などが埋没し封止されるように、
基板2上にモールド成形している。この封止樹脂5を基
板2上にモールド成形するためには、図7〜図9に示す
モールド金型20を用いて行う。The sealing resin 5 is buried in the semiconductor chip 9 and the surface mount component 10 mounted on the substrate 2, the bonding wires 12, and the terminals 3a and 4a of the connectors 3 and 4 connected to the substrate 2 and the like. As sealed
It is molded on the substrate 2. The molding of the sealing resin 5 on the substrate 2 is performed by using a mold 20 shown in FIGS.
【0024】モールド金型20は、図7に示す上金型2
1と、図8に示す下金型22とから構成し、これら上下
両金型21,22の間に、各部品を搭載した状態の前記
基板2を型締めする構造を採っている。なお、図示して
ないが、上金型21と下金型22は、これらの一方を他
方に対して上下方向に移動させて型締め、型開きを行う
成形機に連結させるとともに、樹脂封止後に基板2を離
型させるための押出しピンを取付けてある。The mold 20 is an upper mold 2 shown in FIG.
1 and a lower mold 22 shown in FIG. 8, and has a structure in which the substrate 2 on which components are mounted is clamped between the upper and lower molds 21 and 22. Although not shown, the upper mold 21 and the lower mold 22 are connected to a molding machine that moves one of them in the vertical direction with respect to the other and closes and opens the mold. An extruding pin for releasing the substrate 2 later is attached.
【0025】前記上金型21の下面には封止樹脂5をモ
ールド成形するためのキャビティ23を形成し、下金型
22の上面には基板2が嵌合する凹陥部24を形成して
いる。前記キャビティ23は、前記電源用コネクタ3を
収容する電源用コネクタ収容部25と、前記信号用コネ
クタ4を収容する信号用コネクタ収容部26と、これら
の収容部25,26どうしの間に形成した封止樹脂成形
部27とから構成している。A cavity 23 for molding the sealing resin 5 is formed on the lower surface of the upper mold 21, and a concave portion 24 for fitting the substrate 2 is formed on the upper surface of the lower mold 22. . The cavity 23 is formed between a power connector housing 25 that houses the power connector 3, a signal connector housing 26 that houses the signal connector 4, and a space between these housings 25 and 26. And a sealing resin molded part 27.
【0026】前記電源用コネクタ収容部25は、電源用
コネクタ3の上面15および側面16が面接触の状態で
圧接するように壁面を形成している。また、この電源用
コネクタ収容部25には、電源用コネクタ3の端子3a
を収容するための穴25aを形成している。この穴25
aは、端子3aを簡単に挿入できるように端子3aより
充分に大きい寸法をもって開口させておく。従来のモー
ルド金型では穴壁面を端子に密接させていたが、この上
金型21ではそのようにしなくてよい。The power supply connector accommodating portion 25 has a wall surface such that the upper surface 15 and the side surface 16 of the power supply connector 3 are pressed against each other in a state of surface contact. The power connector housing 25 has terminals 3a of the power connector 3.
The hole 25a for accommodating is formed. This hole 25
The opening a has a size sufficiently larger than the terminal 3a so that the terminal 3a can be easily inserted. In the conventional mold, the hole wall surface is brought into close contact with the terminal. However, the upper mold 21 does not have to do so.
【0027】前記信号用コネクタ収容部26は、信号用
コネクタ4の上面17および側面19が面接触の状態で
圧接するように壁面を形成している。なお、この壁面に
おける信号用コネクタ4の上面17が圧接する面は、信
号用コネクタ4の突条18の先端が圧接する低部26a
と、突条18より半導体装置の内側となる部位が圧接す
る高部26bとから形成している。The signal connector housing portion 26 has a wall surface so that the upper surface 17 and the side surface 19 of the signal connector 4 are pressed against each other in a state of surface contact. The surface of the wall surface on which the upper surface 17 of the signal connector 4 is in pressure contact is the lower portion 26a with which the tip of the ridge 18 of the signal connector 4 is in pressure contact.
And a high portion 26b at which a portion inside the semiconductor device from the ridge 18 is pressed against.
【0028】前記封止樹脂成形部27は、前記電源用コ
ネクタ収容部25および信号用コネクタ収容部26より
深くなるように形成し、中央の1箇所にゲート27aを
形成している。また、この封止樹脂成形部27における
電源用コネクタ収容部25側の端部には、図7および図
9に示すように、前記ナット13を嵌合させる六角穴5
aを形成するための入れ子28を取付けている。この入
れ子28は、図9に示すように、上金型21に嵌合させ
て固定し、先端に六角柱28aを複数形成するととも
に、これらの六角柱28aどうしの間に下方へ向けて開
口する凹溝28bを形成している。この凹溝28bは、
封止樹脂成形部27に形成した凹陥部27bに連なるよ
うに形成している。これらの凹溝28bおよび凹陥部2
7bに流入した封止樹脂が固化することにより、図1中
に符号29で示す仕切壁が成形される。この仕切壁29
は、複数並設した端子3aの絶縁を図るために設けてい
る。The sealing resin molded portion 27 is formed so as to be deeper than the power connector housing 25 and the signal connector housing 26, and a gate 27a is formed at one central position. As shown in FIGS. 7 and 9, a hexagonal hole 5 into which the nut 13 is fitted is provided at an end of the sealing resin molded portion 27 on the power connector housing portion 25 side.
A nest 28 for forming a is attached. As shown in FIG. 9, the nest 28 is fitted and fixed to the upper mold 21 to form a plurality of hexagonal pillars 28a at the tip, and opens downward between the hexagonal pillars 28a. A concave groove 28b is formed. This concave groove 28b is
It is formed so as to be continuous with the concave portion 27b formed in the sealing resin molded portion 27. These grooves 28b and recesses 2
By solidifying the sealing resin flowing into 7b, a partition wall indicated by reference numeral 29 in FIG. 1 is formed. This partition wall 29
Is provided to insulate a plurality of terminals 3a arranged in parallel.
【0029】次に、この実施の形態による電力用半導体
装置1を製造する手順を説明する。電力用半導体装置1
を製造するためには、先ず、図2に示すように、基板2
に半導体チップ9や表面実装部品10および電源用コネ
クタ3、信号用コネクタ4を実装し、半導体チップ9の
表面電極と基板2の導体パターン7とをボンディングワ
イヤ12によって接続する。Next, a procedure for manufacturing the power semiconductor device 1 according to this embodiment will be described. Power semiconductor device 1
First, as shown in FIG. 2, the substrate 2
A semiconductor chip 9, a surface mount component 10, a power connector 3, and a signal connector 4 are mounted on the semiconductor chip 9, and the surface electrodes of the semiconductor chip 9 are connected to the conductor patterns 7 of the substrate 2 by bonding wires 12.
【0030】そして、この基板2を、基板本体2aが下
金型22の凹陥部24に嵌合するとともに実装部品が上
金型21のキャビティ23に臨むように、モールド金型
20に装填し、上下両金型21,22で上下方向から挟
圧して型締めする。このとき、電源用コネクタ3および
信号用コネクタ4の絶縁ブロック3b,4bにおける上
面15,17および側面16,19と、基板2の表面の
レジスト8とが上金型21に圧接する。圧接範囲は、図
2(b)中に二点鎖線で示すキャビティ形成範囲の外側
である。Then, the substrate 2 is loaded into a mold 20 such that the substrate main body 2 a fits into the recess 24 of the lower mold 22 and the mounting component faces the cavity 23 of the upper mold 21. The upper and lower molds 21 and 22 clamp the mold by pressing it vertically. At this time, the upper surfaces 15, 17 and side surfaces 16, 19 of the insulating blocks 3b, 4b of the power supply connector 3 and the signal connector 4 and the resist 8 on the surface of the substrate 2 are pressed against the upper mold 21. The pressure contact range is outside the cavity formation range indicated by a two-dot chain line in FIG.
【0031】すなわち、型締時には合成樹脂からなる絶
縁ブロック3b,4bおよびレジスト8が僅かに弾性変
形して上金型21に隙間なく密接するから、これらが実
質的にシール材として機能する。That is, when the mold is clamped, the insulating blocks 3b, 4b and the resist 8 made of synthetic resin are slightly elastically deformed and come into close contact with the upper mold 21 without any gap.
【0032】このように型締めを行った後、図9に示す
ように上金型21のゲート27aからキャビティ23内
に溶融状態の封止樹脂5を注入する。このとき、上述し
たように絶縁ブロック3b,4bおよびレジスト8によ
ってシール性が高められていることから、封止樹脂5が
キャビティ23から漏出することはない。封止樹脂5を
注入した後、モールド金型20の全体を封止樹脂5の固
化温度まで加熱して封止樹脂5を固化させ、基板2をモ
ールド金型20から離型させる。After the mold is clamped in this way, the sealing resin 5 in a molten state is injected into the cavity 23 from the gate 27a of the upper mold 21 as shown in FIG. At this time, since the sealing properties are enhanced by the insulating blocks 3b and 4b and the resist 8 as described above, the sealing resin 5 does not leak from the cavity 23. After injecting the sealing resin 5, the entire mold 20 is heated to the solidification temperature of the sealing resin 5 to solidify the sealing resin 5, and the substrate 2 is released from the mold 20.
【0033】離型後の基板2を図5に示す。同図に示す
ように、樹脂封止後には電源用コネクタ3および信号用
コネクタ4の絶縁ブロック3b,4bの一部が封止樹脂
5内に埋没する。また、封止樹脂5には、ナット13を
嵌合させるための六角穴5aと、仕切壁29とが形成さ
れる。FIG. 5 shows the substrate 2 after release. As shown in the figure, after the resin sealing, a part of the insulating blocks 3 b and 4 b of the power supply connector 3 and the signal connector 4 is buried in the sealing resin 5. Further, a hexagonal hole 5 a for fitting the nut 13 and a partition wall 29 are formed in the sealing resin 5.
【0034】そして、前記六角穴5aにナット13を嵌
合させ、電源用コネクタ3の端子3aを図1に示すよう
に折曲げることによって、電力用半導体装置1の製造工
程が終了する。このように製造した電力用半導体装置1
は、封止樹脂5とコネクタ3,4の絶縁ブロック3b,
4bとによって樹脂封止部が形成される。Then, the nut 13 is fitted into the hexagonal hole 5a and the terminal 3a of the power supply connector 3 is bent as shown in FIG. 1, thereby completing the manufacturing process of the power semiconductor device 1. The power semiconductor device 1 thus manufactured
Are sealing resin 5 and insulating blocks 3b of connectors 3 and 4,
4b forms a resin sealing portion.
【0035】したがって、この電力用半導体装置1にお
いては、電源用コネクタ3および信号用コネクタ4の絶
縁ブロック3b,4bに上金型21が圧接する型締面を
形成するとともに、レジスト8の表面を型締面としたた
め、絶縁ブロック3b,4bおよびレジスト8が実質的
にシール材として機能することになり、モールド成形時
に溶融状態の封止樹脂5がキャビティ23内から外部に
漏出するのを阻止することができる。Therefore, in the power semiconductor device 1, a mold clamping surface against which the upper mold 21 is pressed against the insulating blocks 3b, 4b of the power supply connector 3 and the signal connector 4 is formed, and the surface of the resist 8 is formed. Because of the mold clamping surfaces, the insulating blocks 3b, 4b and the resist 8 substantially function as a sealing material, and prevent the sealing resin 5 in a molten state from leaking out of the cavity 23 during molding. be able to.
【0036】このため、上金型21における端子収容用
穴25aを形成が容易となるように大きく開口させても
端子3aの周囲にばりが生じることはないし、上金型2
1におけるレジスト8に圧接する合わせ面を高い精度を
もって平坦に形成しなくても、ここにばりが発生するこ
とはない。Therefore, even if the terminal accommodating hole 25a in the upper mold 21 is made large so as to be easily formed, no burrs are formed around the terminal 3a, and the upper mold 2 is not burred.
Even if the mating surface to be pressed against the resist 8 in 1 is not formed flat with high precision, no burrs will occur here.
【0037】第2の実施の形態 電源用コネクタは、図10ないし図15に示すように、
絶縁ブロックに端子を組付ける構造を採ることができ
る。図10は電力用半導体装置の電源用コネクタ部分を
示す図で、同図(a)は平面図、同図(b)は左側面
図、同図(c)は正面図である。図11はモールド金型
から離型させた状態の電源用コネクタ部分を示す図で、
同図(a)は平面図、同図(b)は左側面図、同図
(c)は正面図である。図12は基板に電源用コネクタ
を取付けた状態の電源用コネクタ部分を示す図で、同図
(a)は平面図、同図(b)は左側面図、同図(c)は
正面図である。Second Embodiment A power supply connector as shown in FIGS.
A structure in which terminals are assembled to the insulating block can be adopted. 10A and 10B are views showing a power supply connector portion of the power semiconductor device, wherein FIG. 10A is a plan view, FIG. 10B is a left side view, and FIG. 10C is a front view. FIG. 11 is a diagram showing a power supply connector portion in a state where the power supply connector is released from a mold.
2A is a plan view, FIG. 2B is a left side view, and FIG. 1C is a front view. 12A and 12B are views showing a power supply connector portion in a state where the power supply connector is mounted on the board. FIG. 12A is a plan view, FIG. 12B is a left side view, and FIG. 12C is a front view. is there.
【0038】図13は電源用コネクタの端子を示す図
で、同図(a)は平面図、同図(b)は正面図、同図
(c)は右側面図である。図14は電源用コネクタの絶
縁ブロックを示す図で、同図(a)は平面図、同図
(b)は正面図、同図(c)は右側面図、同図(d)は
左側面図、同図(e)は底面図である。図15は電源用
コネクタを示す図で、同図(a)は平面図、同図(b)
は正面図、同図(c)は右側面図、同図(d)は左側面
図、同図(e)は底面図である。これらの図において前
記図1ないし図9で説明したものと同一もしくは同等部
材については、同一符号を付し詳細な説明は省略する。FIGS. 13A and 13B show the terminals of the power supply connector. FIG. 13A is a plan view, FIG. 13B is a front view, and FIG. 13C is a right side view. 14 (a) is a plan view, FIG. 14 (b) is a front view, FIG. 14 (c) is a right side view, and FIG. 14 (d) is a left side view. FIG. 7 (e) is a bottom view. 15A and 15B show a power supply connector. FIG. 15A is a plan view and FIG.
Is a front view, (c) is a right side view, (d) is a left side view, and (e) is a bottom view. In these drawings, the same or equivalent members as those described in FIGS. 1 to 9 are denoted by the same reference numerals, and detailed description is omitted.
【0039】図10に示す電力用半導体装置1の電源用
コネクタ3は、複数の端子3aを絶縁ブロック3bに組
付けることによって形成している。前記端子3aは、図
13に示すように断面L字形に形成し、絶縁ブロック3
bは、図14に示すように左側面と底面に端子取付溝3
1を形成している。この端子取付溝31に図15に示す
ように端子3aを嵌合させることによって、電源用コネ
クタ3が組立てられる。なお、この絶縁ブロック3bに
おいても上面15と側面16は上金型(図示せず)が面
接触状態で圧接するように平坦に形成している。The power supply connector 3 of the power semiconductor device 1 shown in FIG. 10 is formed by attaching a plurality of terminals 3a to an insulating block 3b. The terminal 3a is formed in an L-shaped cross section as shown in FIG.
b is a terminal mounting groove 3 on the left side and the bottom as shown in FIG.
1 are formed. The power supply connector 3 is assembled by fitting the terminal 3a into the terminal mounting groove 31 as shown in FIG. Note that, also in the insulating block 3b, the upper surface 15 and the side surface 16 are formed flat so that an upper mold (not shown) is pressed against the surface in a state of surface contact.
【0040】この電源用コネクタ3の基板2への固定
は、端子3aを基板2の導体パターン(図示せず)に半
田付けするとともに、絶縁ブロック3bを貫通する2個
の固定用ねじ14を基板2に螺着させることによって行
う。なお、この電力用半導体装置1の信号用コネクタ
や、封止樹脂5をモールド成形するときに用いるモール
ド金型は、前記第1の実施の形態を採るときに用いたも
のと同じ構造をものである。The power supply connector 3 is fixed to the board 2 by soldering the terminal 3a to a conductor pattern (not shown) of the board 2 and connecting two fixing screws 14 penetrating the insulating block 3b to the board. 2 by screwing it. The signal connector of the power semiconductor device 1 and a mold used for molding the sealing resin 5 have the same structure as that used in the first embodiment. is there.
【0041】上述したように形成した電源用コネクタ3
を使用しても、絶縁ブロック3bが実質的にシール材と
して機能することによって端子3aの周囲にばりが発生
するのを阻止することができるから、第1の実施の形態
を採るときと同等の効果を奏する。The power supply connector 3 formed as described above
Is used, since the insulating block 3b functions substantially as a sealing material, it is possible to prevent the generation of burrs around the terminal 3a. Therefore, the same effect as in the first embodiment can be obtained. It works.
【0042】第3の実施の形態 コネクタの絶縁ブロックを実質的にシール材として用い
るに当たっては、図16および図17に示すような構造
を採ることもできる。図16は絶縁ブロックの上面のみ
を型締面とした電力用半導体装置を示す図で、同図
(a)は右側面図、同図(b)は平面図、同図(c)は
左側面図、同図(d)は縦断面図である。図17は基板
にコネクタを取付けた状態を示す図で、同図(a)は右
側面図、同図(b)は平面図、同図(c)は左側面図、
同図(d)は正面図である。これらの図において前記図
1ないし図15で説明したものと同一もしくは同等部材
については、同一符号を付し詳細な説明は省略する。Third Embodiment In using the insulating block of the connector substantially as a sealing material, a structure as shown in FIGS. 16 and 17 can be adopted. 16A and 16B show a power semiconductor device in which only the upper surface of an insulating block is a mold clamping surface. FIG. 16A is a right side view, FIG. 16B is a plan view, and FIG. FIG. 3D is a longitudinal sectional view. 17A and 17B are views showing a state in which the connector is attached to the board. FIG. 17A is a right side view, FIG. 17B is a plan view, and FIG.
FIG. 4D is a front view. In these figures, the same or equivalent members as those described in FIGS. 1 to 15 are denoted by the same reference numerals, and detailed description is omitted.
【0043】図16に示す電力用半導体装置1は、電源
用コネクタ3と信号用コネクタ4の上面15,17を型
締面として封止樹脂5をモールド成形している。この実
施の形態で示す信号用コネクタ4は、端子4aを図16
(d)に示すように断面L字形に形成し、下辺を基板2
の導体パターン(図示せず)に半田付けするとともに、
上辺を絶縁ブロック4bの上面17から上方へ突出させ
ている。In the power semiconductor device 1 shown in FIG. 16, the sealing resin 5 is molded using the upper surfaces 15 and 17 of the power connector 3 and the signal connector 4 as mold clamping surfaces. In the signal connector 4 shown in this embodiment, the terminal 4a is
(D) As shown in FIG.
Solder to a conductor pattern (not shown)
The upper side protrudes upward from the upper surface 17 of the insulating block 4b.
【0044】この電力用半導体装置1の封止樹脂5をモ
ールド成形するモールド金型(図示せず)は、両コネク
タ3,4の絶縁ブロック3b,4bの全体がキャビティ
内に収容されるように形成する。また、このキャビティ
には、絶縁ブロック3b,4bから上方へ延びる端子3
a,4aを挿通させるための凹陥部を備えた角柱部を形
成する。この角柱部は、先端面が絶縁ブロック3b,4
bの上面15,17に圧接するように形成する。なお、
角柱部の圧接範囲を図17(b)中に二点鎖線で示す。A molding die (not shown) for molding the sealing resin 5 of the power semiconductor device 1 has a structure such that the entire insulating blocks 3b and 4b of the connectors 3 and 4 are housed in the cavity. Form. Also, terminals 3 extending upward from the insulating blocks 3b, 4b are provided in the cavities.
a, a prism having a recess for allowing the insertion of a, 4a. This prismatic portion has an insulating block 3b, 4
It is formed so as to be in pressure contact with the upper surfaces 15, 17 of b. In addition,
The pressure contact range of the prism portion is shown by a two-dot chain line in FIG.
【0045】このように構成した電力用半導体装置1に
おいては、絶縁ブロック3b,4bの上面15,17と
基板2のレジスト8が実質的にシール材として機能する
ことによって封止樹脂5がキャビティ外に漏出するのを
阻止することができる。このため、第1の実施の形態を
採るときと同等の効果を奏する。In the power semiconductor device 1 configured as described above, the upper surface 15, 17 of the insulating block 3b, 4b and the resist 8 of the substrate 2 substantially function as a sealing material, so that the sealing resin 5 is outside the cavity. Can be prevented from leaking. For this reason, the same effect as when the first embodiment is adopted can be obtained.
【0046】第4の実施の形態 電源用コネクタに型締面を形成するためには、図18お
よび図19に示す構造を採ることができる。図18は電
力用半導体装置の電源用コネクタ部分を示す図で、同図
(a)は平面図、同図(b)は左側面図、同図(c)は
(a)図におけるC−C線断面図である。図19は基板
の電源用コネクタ取付部を示す図で、同図(a)は平面
図、同図(b)は左側面図、同図(c)は(a)図にお
けるC−C線断面図である。これらの図において前記図
1ないし図17で説明したものと同一もしくは同等部材
については、同一符号を付し詳細な説明は省略する。Fourth Embodiment In order to form a mold clamping surface on a power supply connector, the structure shown in FIGS. 18 and 19 can be adopted. 18 (a) is a plan view, FIG. 18 (b) is a left side view, and FIG. 18 (c) is a cross-sectional view taken along line CC in FIG. 18 (a). It is a line sectional view. 19 (a) is a plan view, FIG. 19 (b) is a left side view, and FIG. 19 (c) is a cross section taken along line CC in FIG. 19 (a). FIG. In these drawings, the same or equivalent members as those described in FIGS. 1 to 17 are denoted by the same reference numerals, and detailed description thereof will be omitted.
【0047】図18および図19に示す電源用コネクタ
3は、銅によって形成した端子41と、合成樹脂によっ
て形成した型締用板42とから構成している。前記端子
41は、基板2の導体パターン(図示せず)に半田付け
した基部41aと、この基部41aに上方に突出するよ
うに一体に形成した配線接続部41bとから構成してい
る。前記基部41aおよび配線接続部41bは、配線接
続部41bが相対的に幅狭になるようにそれぞれ角柱形
に形成している。また、配線接続部41bには、図示し
てない電源用配線の圧着端子を貫通したボルトが螺着す
る雌ねじ43を刻設している。The power supply connector 3 shown in FIGS. 18 and 19 comprises a terminal 41 made of copper and a mold clamping plate 42 made of synthetic resin. The terminal 41 includes a base 41a soldered to a conductor pattern (not shown) of the substrate 2, and a wiring connection part 41b integrally formed so as to protrude upward from the base 41a. The base 41a and the wiring connection 41b are each formed in a prismatic shape so that the width of the wiring connection 41b becomes relatively narrow. Further, a female screw 43 into which a bolt penetrating a crimp terminal of a power supply wiring (not shown) is screwed is provided in the wiring connection portion 41b.
【0048】前記型締用板42は、前記端子41の配線
接続部41bが貫通する状態で前記基部41aに支承さ
せている。また、この型締用板42の上面は、基板2の
主面と平行になるように平坦に形成している。The mold clamping plate 42 is supported by the base 41a in a state where the wiring connection portion 41b of the terminal 41 penetrates. The upper surface of the mold clamping plate 42 is formed flat so as to be parallel to the main surface of the substrate 2.
【0049】この電力用半導体装置1の封止樹脂5をモ
ールド成形するモールド金型(図示せず)は、電源用コ
ネクタ3の端子41の基部41aの全体がキャビティ内
に収容されるように形成する。このキャビティには、前
記端子41の配線接続部41bが臨む凹陥部を備えた角
柱部を電源用コネクタ3毎に形成する。この角柱部は、
先端面が型締用板42の上面に圧接するように形成す
る。角柱部の圧接範囲を図19(a)中に二点鎖線で示
す。A molding die (not shown) for molding the sealing resin 5 of the power semiconductor device 1 is formed so that the entire base 41a of the terminal 41 of the power supply connector 3 is accommodated in the cavity. I do. In this cavity, a prism having a concave portion facing the wiring connection portion 41b of the terminal 41 is formed for each power supply connector 3. This prism is
The tip surface is formed so as to be pressed against the upper surface of the mold clamping plate 42. The pressure contact range of the prism is shown by a two-dot chain line in FIG.
【0050】このように構成した電力用半導体装置1に
おいては、電源用コネクタ3の型締用板42および図示
してない信号用コネクタの絶縁ブロックと、基板2のレ
ジスト8とが実質的にシール材として機能することによ
って封止樹脂5がキャビティ外に漏出するのを阻止する
ことができる。このため、第1の実施の形態を採るとき
と同等の効果を奏する。In the power semiconductor device 1 configured as described above, the mold clamping plate 42 of the power supply connector 3, the insulating block of the signal connector (not shown), and the resist 8 of the substrate 2 are substantially sealed. By functioning as a material, it is possible to prevent the sealing resin 5 from leaking out of the cavity. For this reason, the same effect as when the first embodiment is adopted can be obtained.
【0051】第5の実施の形態 封止樹脂は、図20および図21に示すように、コネク
タ搭載部を除いて基板の中央部のみにモールド成形する
ことができる。図20は基板の中央部のみに封止樹脂を
モールド成形した電力用半導体装置を示す図で、同図
(a)は平面図、同図(b)は正面図である。なお、同
図は電源用配線を接続した状態で描いてある。図21は
樹脂封止前の基板を示す図で、同図(a)は平面図、同
図(b)は正面図である。これらの図において前記図1
ないし図19で説明したものと同一もしくは同等部材に
ついては、同一符号を付し詳細な説明は省略する。Fifth Embodiment As shown in FIGS. 20 and 21, the sealing resin can be molded only at the central portion of the substrate except for the connector mounting portion. FIGS. 20A and 20B are views showing a power semiconductor device in which a sealing resin is molded only at a central portion of a substrate. FIG. 20A is a plan view, and FIG. 20B is a front view. The drawing is drawn with the power supply wiring connected. FIGS. 21A and 21B are views showing a substrate before resin sealing. FIG. 21A is a plan view and FIG. 21B is a front view. In these figures, FIG.
The same or equivalent members as those described with reference to FIG. 19 are denoted by the same reference numerals, and detailed description is omitted.
【0052】図20に示す電力用半導体装置1は、基板
2の中央部に封止樹脂5をモールド成形し、電源用配線
51を接続するための配線接続部52を封止樹脂5の一
側方に形成するとともに、他側方に信号用コネクタ4を
配設している。前記配線接続部52は、図21に示すよ
うに、基板2の一端部まで延びる導体パターン7の先端
部と、基板2に穿設した丸穴53とによって構成してい
る。なお、前記導体パターン7は、配線接続部52を除
く他の全ての部位がレジスト8で覆われている。なお、
電源用配線51の先端に設けた符号54で示すものは圧
着端子で、この圧着端子54は、前記丸穴53を貫通す
る固定ボルト55、絶縁用ワッシャ56およびナット5
7によって前記配線接続部52に接続している。In the power semiconductor device 1 shown in FIG. 20, the sealing resin 5 is molded at the center of the substrate 2, and a wiring connecting portion 52 for connecting the power supply wiring 51 is formed on one side of the sealing resin 5. The signal connector 4 is disposed on the other side. As shown in FIG. 21, the wiring connection section 52 includes a tip end of the conductor pattern 7 extending to one end of the substrate 2 and a round hole 53 formed in the substrate 2. The conductor pattern 7 is covered with a resist 8 at all parts except the wiring connection part 52. In addition,
Reference numeral 54 provided at the end of the power supply wiring 51 denotes a crimp terminal. The crimp terminal 54 includes a fixing bolt 55, an insulating washer 56, and a nut 5 penetrating the round hole 53.
7 connects to the wiring connection section 52.
【0053】この電力用半導体装置1の封止樹脂5をモ
ールド成形するモールド金型(図示せず)は、図21中
に二点鎖線で示すキャビティ形成範囲の外側で基板2を
挟圧して型締めするように形成する。すなわち、この電
力用半導体装置1においては、基板2のレジスト8が実
質的にシール材として機能することによって封止樹脂5
がキャビティ外に漏出するのを阻止することができる。
このため、第1の実施の形態を採るときと同等の効果を
奏する。A molding die (not shown) for molding the sealing resin 5 of the power semiconductor device 1 is formed by pressing the substrate 2 outside a cavity forming range shown by a two-dot chain line in FIG. It is formed to be tightened. That is, in the power semiconductor device 1, the resist 8 of the substrate 2 substantially functions as a sealing material, thereby forming the sealing resin 5.
Can be prevented from leaking out of the cavity.
For this reason, the same effect as when the first embodiment is adopted can be obtained.
【0054】なお、上述したように封止樹脂5を基板2
の中央部に設ける構造を採る場合には、図22および図
23に示すように、電源用コネクタ3を端子3aのみに
よって形成することができる。図22は電源用コネクタ
を端子のみによって形成した電力用半導体装置の電源用
コネクタ部分を示す図で、同図(a)は平面図、同図
(b)は左側面図、同図(c)は正面図である。図23
は基板の端子取付部を示す図で、同図(a)は平面図、
同図(b)は左側面図、同図(c)は正面図である。こ
れらの図において前記図1ないし図21で説明したもの
と同一もしくは同等部材については、同一符号を付し詳
細な説明は省略する。As described above, the sealing resin 5 is
In the case of adopting the structure provided in the center of the power supply, the power supply connector 3 can be formed only by the terminals 3a as shown in FIGS. FIGS. 22A and 22B are diagrams showing a power supply connector portion of a power semiconductor device in which a power supply connector is formed only of terminals, wherein FIG. 22A is a plan view, FIG. 22B is a left side view, and FIG. Is a front view. FIG.
Is a diagram showing a terminal mounting portion of the substrate, FIG.
FIG. 1B is a left side view, and FIG. 1C is a front view. In these figures, the same or equivalent members as those described in FIGS. 1 to 21 are denoted by the same reference numerals, and detailed description is omitted.
【0055】図22および図23に示す電源用コネクタ
3の端子3aは、図13で示したものと同じ構造を採
り、基板2の導体パターン7と一体に形成した配線接続
部(図示せず)に半田付けしている。このように構成し
ても第1の実施の形態を採るときと同等の効果を奏す
る。The terminal 3a of the power supply connector 3 shown in FIGS. 22 and 23 has the same structure as that shown in FIG. 13, and is a wiring connection portion (not shown) formed integrally with the conductor pattern 7 of the substrate 2. Soldered. Even with such a configuration, the same effect as when the first embodiment is adopted can be obtained.
【0056】[0056]
【発明の効果】以上説明したように本発明に係る電力用
半導体装置は、外部接続用端子の基部にこの外部接続用
端子が貫通する合成樹脂製ブロックを設け、このブロッ
クに、モールド金型が圧接する型締面を形成したため、
合成樹脂製ブロックが実質的にシール材として機能する
から、モールド成形時に溶融状態のモールド樹脂がキャ
ビティ内から外部接続用端子側へ漏出するのを阻止する
ことができる。As described above, the power semiconductor device according to the present invention is provided with a synthetic resin block through which the external connection terminal penetrates at the base of the external connection terminal. Because the clamping surface to be pressed is formed,
Since the synthetic resin block substantially functions as a sealing material, it is possible to prevent the mold resin in a molten state from leaking from the inside of the cavity to the external connection terminal side during molding.
【0057】したがって、複数の外部接続用端子の基板
への高精度な組付けを施すことや、外部接続用端子の形
状・寸法に合わせた凹陥部をモールド金型に形成するこ
となくばりの発生を阻止することができるので、外部接
続用端子の基板への組付けコストや、モールド金型の製
造コストを低減することができる。しかも、樹脂封止部
をモールド樹脂によって形成することができるので、ケ
ースを使用する従来の電力用半導体装置に較べて組立工
数および部品数を削減することができる。Therefore, burrs can be generated without mounting a plurality of external connection terminals on the substrate with high accuracy, and without forming recesses in the mold that match the shapes and dimensions of the external connection terminals. Therefore, the cost of assembling the external connection terminals to the substrate and the manufacturing cost of the mold can be reduced. In addition, since the resin sealing portion can be formed of the mold resin, the number of assembly steps and the number of components can be reduced as compared with a conventional power semiconductor device using a case.
【0058】他の発明に係る電力用半導体装置は、半導
体チップを搭載した基板を、金属製基板本体と、この基
板本体上に絶縁被膜を介して形成した導体パターンと、
この導体パターンを覆うレジスト膜とから構成し、この
レジスト膜の表面をモールド金型が圧接する型締面とし
たため、レジスト膜が実質的にシール材として機能する
から、モールド成形時に溶融状態のモールド樹脂がキャ
ビティ内からモールド金型と基板との間を通って外部へ
漏出するのを阻止することができる。According to another aspect of the present invention, there is provided a power semiconductor device comprising: a substrate on which a semiconductor chip is mounted; a metal substrate main body; a conductor pattern formed on the substrate main body via an insulating film;
Since the resist film covers the conductor pattern, and the surface of the resist film is a mold clamping surface against which the mold is pressed, the resist film substantially functions as a sealing material. It is possible to prevent the resin from leaking out of the cavity through the space between the mold and the substrate.
【0059】したがって、基板の厚さの精度が低くて
も、また、モールド金型の合わせ面の形成精度が低くて
も金型合わせ部にばりが生じることがないから、基板と
モールド金型の製造コストを低減することができる。し
かも、樹脂封止部をモールド樹脂によって形成すること
ができるので、ケースを使用する従来の電力用半導体装
置に較べて組立工数および部品数を削減することができ
る。Therefore, even if the precision of the thickness of the substrate is low and the precision of forming the mating surface of the mold is low, no burrs are generated in the mold mating portion. Manufacturing costs can be reduced. In addition, since the resin sealing portion can be formed of the mold resin, the number of assembly steps and the number of components can be reduced as compared with a conventional power semiconductor device using a case.
【図1】 本発明に係る電力用半導体装置を示す図であ
る。FIG. 1 is a diagram showing a power semiconductor device according to the present invention.
【図2】 本発明に係る電力用半導体装置の樹脂封止前
の状態を示す図である。FIG. 2 is a view showing a state before the resin sealing of the power semiconductor device according to the present invention.
【図3】 電源用コネクタを示す図である。FIG. 3 is a diagram showing a power supply connector.
【図4】 信号用コネクタを示す図である。FIG. 4 is a diagram showing a signal connector.
【図5】 本発明に係る電力用半導体装置の樹脂封止後
の状態を示す図である。FIG. 5 is a diagram showing a state after resin sealing of the power semiconductor device according to the present invention.
【図6】 図1におけるVI−VI線断面図である。FIG. 6 is a sectional view taken along line VI-VI in FIG.
【図7】 上金型のキャビティを示す底面図である。FIG. 7 is a bottom view showing the cavity of the upper mold.
【図8】 下金型の基板装填部を示す平面図である。FIG. 8 is a plan view showing a substrate loading section of a lower mold.
【図9】 封止樹脂をキャビティに注入した状態を示す
断面図である。FIG. 9 is a cross-sectional view showing a state in which a sealing resin is injected into a cavity.
【図10】 電力用半導体装置の電源用コネクタ部分を
示す図である。FIG. 10 is a diagram showing a power supply connector portion of the power semiconductor device.
【図11】 モールド金型から離型させた状態の電源用
コネクタ部分を示す図である。FIG. 11 is a view showing a power supply connector portion in a state where it is released from a mold.
【図12】 基板に電源用コネクタを取付けた状態の電
源用コネクタ部分を示す図である。FIG. 12 is a diagram showing a power supply connector portion in a state where the power supply connector is mounted on a substrate.
【図13】 電源用コネクタの端子を示す図である。FIG. 13 is a diagram showing terminals of a power connector.
【図14】 電源用コネクタの絶縁ブロックを示す図で
ある。FIG. 14 is a diagram showing an insulating block of the power connector.
【図15】 電源用コネクタを示す図である。FIG. 15 is a diagram showing a power connector.
【図16】 絶縁ブロックの上面のみを型締面とした電
力用半導体装置を示す図である。FIG. 16 is a diagram showing a power semiconductor device in which only an upper surface of an insulating block is a mold clamping surface.
【図17】 基板にコネクタを取付けた状態を示す図で
ある。FIG. 17 is a diagram showing a state where a connector is attached to a board.
【図18】 電力用半導体装置の電源用コネクタ部分を
示す図である。FIG. 18 is a diagram showing a power supply connector portion of the power semiconductor device.
【図19】 基板の電源用コネクタ取付部を示す図であ
る。FIG. 19 is a diagram showing a power supply connector mounting portion of the board.
【図20】 基板中央部のみに封止樹脂をモールド成形
した電力用半導体装置を示す図である。FIG. 20 is a diagram showing a power semiconductor device in which a sealing resin is molded only at a central portion of a substrate.
【図21】 樹脂封止前の基板を示す図である。FIG. 21 is a view showing a substrate before resin sealing.
【図22】 電源用コネクタを端子のみによって形成し
た電力用半導体装置の電源用コネクタ部分を示す図であ
る。FIG. 22 is a diagram showing a power supply connector portion of a power semiconductor device in which a power supply connector is formed only of terminals.
【図23】 基板の端子取付部を示す図である。FIG. 23 is a diagram showing a terminal mounting portion of the board.
1…電力用半導体装置、2…基板、3…電源用コネク
タ、3a…端子、3b…絶縁ブロック、4…信号用コネ
クタ、4a…端子、4b…絶縁ブロック、5…封止樹
脂、7…導体パターン、8…レジスト、9…半導体チッ
プ、15,17…上面、16,19…側面、20…モー
ルド金型、21…上金型、22…下金型。DESCRIPTION OF SYMBOLS 1 ... Power semiconductor device, 2 ... Board, 3 ... Power supply connector, 3a ... Terminal, 3b ... Insulation block, 4 ... Signal connector, 4a ... Terminal, 4b ... Insulation block, 5 ... Sealing resin, 7 ... Conductor Pattern, 8 resist, 9 semiconductor chip, 15 17 top surface, 16 19 side surface, 20 mold die, 21 upper die, 22 lower die.
Claims (2)
ルド樹脂によって封止するとともに、この樹脂封止部か
ら外部接続用端子が突出する電力用半導体装置におい
て、前記外部接続用端子における基板側の基部に、この
外部接続用端子が貫通する合成樹脂製ブロックを設け、
このブロックに、樹脂封止部成形用モールド金型が圧接
する型締面を形成したことを特徴とする電力用半導体装
置。1. A power semiconductor device in which a power semiconductor chip mounting portion of a substrate is sealed with a mold resin and an external connection terminal protrudes from the resin sealing portion. The base is provided with a synthetic resin block through which the external connection terminal passes,
A power semiconductor device, characterized in that a mold clamping surface with which a mold for molding a resin sealing portion is pressed into contact with the block.
ルド樹脂によって封止する電力用半導体装置において、
前記基板を、金属製基板本体と、この基板本体上に絶縁
被膜を介して形成した導体パターンと、この導体パター
ンを覆うレジスト膜とから構成し、前記レジスト膜の表
面を、樹脂封止部成型用モールド金型が圧接する型締面
としたことを特徴とする電力用半導体装置。2. A power semiconductor device for sealing a power semiconductor chip mounting portion of a substrate with a mold resin,
The substrate is composed of a metal substrate main body, a conductor pattern formed on the substrate main body via an insulating film, and a resist film covering the conductor pattern. A power semiconductor device having a mold clamping surface against which a molding die is pressed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4779097A JPH10242344A (en) | 1997-03-03 | 1997-03-03 | Semiconductor device for power |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4779097A JPH10242344A (en) | 1997-03-03 | 1997-03-03 | Semiconductor device for power |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10242344A true JPH10242344A (en) | 1998-09-11 |
Family
ID=12785178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4779097A Pending JPH10242344A (en) | 1997-03-03 | 1997-03-03 | Semiconductor device for power |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10242344A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005004563A1 (en) * | 2003-07-03 | 2005-01-13 | Hitachi, Ltd. | Module and method for fabricating the same |
US7119437B2 (en) | 2002-12-26 | 2006-10-10 | Yamaha Hatsudoki Kabushiki Kaisha | Electronic substrate, power module and motor driver |
JP2008149677A (en) * | 2006-12-20 | 2008-07-03 | Sumitomo Heavy Ind Ltd | Resin sealing mold |
DE102008045581A1 (en) | 2008-02-25 | 2009-09-17 | Mitsubishi Electric Corp. | Semiconductor device and method of manufacturing the semiconductor device |
JP2010045081A (en) * | 2008-08-08 | 2010-02-25 | Hitachi Ltd | Metal base and electric electronic module using the same |
-
1997
- 1997-03-03 JP JP4779097A patent/JPH10242344A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7119437B2 (en) | 2002-12-26 | 2006-10-10 | Yamaha Hatsudoki Kabushiki Kaisha | Electronic substrate, power module and motor driver |
WO2005004563A1 (en) * | 2003-07-03 | 2005-01-13 | Hitachi, Ltd. | Module and method for fabricating the same |
JP2008149677A (en) * | 2006-12-20 | 2008-07-03 | Sumitomo Heavy Ind Ltd | Resin sealing mold |
DE102008045581A1 (en) | 2008-02-25 | 2009-09-17 | Mitsubishi Electric Corp. | Semiconductor device and method of manufacturing the semiconductor device |
JP2010045081A (en) * | 2008-08-08 | 2010-02-25 | Hitachi Ltd | Metal base and electric electronic module using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4352593B2 (en) | Resin-sealed circuit device | |
US6445592B1 (en) | Electronic assembly | |
US7458823B2 (en) | Electronic circuit device and manufacturing method of the same | |
US7147485B2 (en) | Wiring connection method and wiring connection structure | |
JP3165078B2 (en) | Method for manufacturing surface mount components | |
JP3491481B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20000048222A (en) | Ball-grid-array semiconductor device and manufacturing method therefor | |
CN107818955B (en) | Semiconductor module and method for manufacturing semiconductor module | |
US10973137B2 (en) | Circuit device, method for manufacturing circuit device and connector | |
JP4595655B2 (en) | Electronic circuit device and manufacturing method thereof | |
US6372998B1 (en) | Electrical component connecting structure of wiring board | |
JP2765278B2 (en) | Electronic device manufacturing method | |
EP0548496B1 (en) | A mold and a method for manufacturing semiconductor devices of plastics incorporating an exposed heat sink of metal for inspecting the soldered joint | |
JPH10242344A (en) | Semiconductor device for power | |
JP2019016453A (en) | Circuit equipment | |
JP2003022789A (en) | Battery and manufacturing method thereof | |
JP7108824B2 (en) | Capacitor manufacturing method | |
JP2560909Y2 (en) | Composite semiconductor device | |
RU2201045C2 (en) | Electric apparatus | |
JPH10242385A (en) | Power hybrid integrated-circuit device | |
JP2882280B2 (en) | Circuit board and electric junction box provided with the circuit board | |
JPH0858275A (en) | Production of ic card,connection method of the ic card,and ic card | |
JP2001118868A (en) | Surface-mounting part and manufacturing method thereof | |
JP7591377B2 (en) | Semiconductor parts | |
JP2765277B2 (en) | Electronic equipment |