[go: up one dir, main page]

JPH10240557A - 待機冗長化システム - Google Patents

待機冗長化システム

Info

Publication number
JPH10240557A
JPH10240557A JP9043954A JP4395497A JPH10240557A JP H10240557 A JPH10240557 A JP H10240557A JP 9043954 A JP9043954 A JP 9043954A JP 4395497 A JP4395497 A JP 4395497A JP H10240557 A JPH10240557 A JP H10240557A
Authority
JP
Japan
Prior art keywords
command
cpu unit
standby
unit
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9043954A
Other languages
English (en)
Inventor
Hiroshi Nishiyuki
弘 西雪
Noboru Sakamoto
昇 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9043954A priority Critical patent/JPH10240557A/ja
Priority to US08/916,449 priority patent/US5978932A/en
Priority to KR1019970040384A priority patent/KR100273103B1/ko
Priority to DE19739513A priority patent/DE19739513B4/de
Publication of JPH10240557A publication Critical patent/JPH10240557A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】 【課題】 待機冗長化システムにおけるデータ同一性保
持のための作業性を向上させる。 【解決手段】 制御対象機器を制御する制御系ＣＰＵユ
ニットと、上記制御対象機器を上記制御系ＣＰＵユニッ
トに代わって制御可能な待機系ＣＰＵユニットとを備え
た待機冗長化システムにおいて、周辺機器から入力され
る命令文及びデータから構成されるコマンドを、一時保
管し、そのコマンドにおける命令文に基づく上記データ
の処理を行うとともに、一時保管していた上記コマンド
を他系のＣＰＵユニットに対して転送するトラッキング
手段を備えた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一方は実際に制御
対象機器の制御を行う制御系ＣＰＵユニットと、他方は
制御系ＣＰＵユニットが何らかの原因でダウンした時
に、引き続いて制御対象機器を制御する待機系ＣＰＵユ
ニットとで構成され、産業機器などで使用されるプログ
ラマブルコントローラの待機冗長化システムにおいて、
制御系ＣＰＵユニットと待機系ＣＰＵユニットのファイ
ルや制御情報や運転状態の同一性を実現できるようにし
た待機冗長化システムに関するものである。
【０００２】
【従来の技術】図１０は、例えば特開平２−８１１０１
号公報に示された従来の待機冗長化システムの構成を示
す構成図である。図において、１０はオンラインとなっ
て制御対象機器を制御実行している制御系ＣＰＵユニッ
ト、１１０は制御系ＣＰＵユニット１０が故障した時等
にそれに代わって制御を実行する待機系ＣＰＵユニッ
ト、５はそれらの入出力と制御対象機器を結ぶラインを
切換えるための切換装置、６はバックアップに必要な情
報を転送するための伝送ラインである。そして、これら
２台のＣＰＵユニットの入出力は、切換装置５を介して
制御対象機器に接続されている。
【０００３】待機系ＣＰＵユニット１１０は、実際の制
御は実行しないが、制御系ＣＰＵユニット１０のバック
アップ機能を果たす必要から、制御系ＣＰＵユニット１
０と同様のＨ／Ｗ構成をしており、内部のプログラム等
を含めたデータも同一となっている。そのため、待機系
ＣＰＵユニット１１０は、伝送ライン６を介してトラッ
キング情報を制御系ＣＰＵユニット１から常時受け取っ
ている。
【０００４】ここで、トラッキングされている情報に
は、制御対象機器の状態を示す入力情報、制御出力情
報、標準プログラム、アプリケーションプログラムで実
行した制御アルゴリズムの計算の途中結果と結果のデー
タ、アプリケーションプログラムそのもの、制御演算等
で使用するパラメータ等がある。
【０００５】次に、一般的なトラッキング手法について
図１１のフローチャートを用いて説明する。まずステッ
プＳ１１００において、制御系ＣＰＵユニットのシステ
ム情報と、あらかじめＲＵＮ前にユーザによって範囲設
定された制御系ＣＰＵユニットのデバイス情報を抽出
し、ステップＳ１１０１に移行する。ステップＳ１１０
１では、制御系ＣＰＵユニットで抽出した情報を、待機
系ＣＰＵユニット内のトラッキングメモリに転送する。
そして、ステップＳ１１０２により、待機系ＣＰＵユニ
ット内のトラッキングメモリに転送された情報を、各対
象メモリであるデバイスメモリ、システムメモリのいず
れかに反映することにより行われる。
【０００６】しかしながら、特開平２−８１１０１号公
報に示されるトラッキングとは、一旦システムが立ち上
がった後、すなわち稼働中の制御系ＣＰＵユニットと待
機系ＣＰＵユニット間において変更があったデータの同
一性を保持するための技術でしかない。そのため、シス
テムの立ち上げ時に必要となるプログラム、データ等
は、トラッキングを実行することができず、制御系ＣＰ
Ｕユニット及び待機系ＣＰＵユニット間で同一性を保持
することができない。また、一般にトラッキングするト
ラッキングデータは、ユーザによるパラメータ設定によ
り、メモリ領域の予め設定された範囲内のデータを対象
としていることから、トラッキングデータの対象となる
メモリ領域とは異なる領域に格納されるデータ等は、ト
ラッキングデータとしてトラッキングされず、同様に制
御系ＣＰＵユニット及び待機系ＣＰＵユニット間で同一
性を保持することができない。そのため、トラッキング
に関する信頼性の観点から、以下に示すような方法を用
いて、制御系ＣＰＵユニット及び待機系ＣＰＵユニット
間のプログラム、データの設定をおこなっていた。
【０００７】以下に、待機冗長化システムにおいて、制
御系ＣＰＵユニット及び待機系ＣＰＵユニットに対し
て、ファイル一括書き込み手段やデバイス一括書き込み
手段のような通信サービス機能を実行する際のプログラ
ム、データ等の設定方法について図１２のフローチャー
ト及び図１３の手順を示した図を用いて説明する。
【０００８】上述したように、待機冗長化システムにお
いては、両系のＣＰＵユニットに対してそれぞれ同一の
プログラム、データとする必要がある。そのため、ＳＴ
ＯＰモードにおいて、対象とするＣＰＵユニットに通信
回線を介して周辺装置を接続し、周辺装置からのプログ
ラム、データ等の一括書き込み要求に応じ、ＣＰＵユニ
ット内部のファイル一括書き込み手段、デバイス一括書
き込み手段が、周辺装置から転送されたファイル内容や
デバイス情報を、対象メモリ、すなわちデバイスメモ
リ、プログラムメモリのいずれかに書き込む。この書き
込みに際して、ＣＰＵユニットは書込まれるプログラ
ム、データ等の制御対象エリア等をチェックしている。
（ステップＳ１２００、Ｓ１２０１） そして、周辺装置からの一括書き込みのコマンド実行が
正常に完了したら、応答データを作成し（ステップＳ１
２０２）、それを周辺装置に対して完了を知らせる応答
を返す（ステップＳ１２０３）。（図１３（ａ）参照）
【０００９】その後、周辺装置を待機系ＣＰＵユニット
に接続先を変更し（図１３（ｂ）参照）、待機系ＣＰＵ
ユニットに対して図１０に基づき同一の書き込み処理を
実行していた（図１３（ｃ）参照）。
【００１０】次に、制御系ＣＰＵユニットのプログラム
メモリ、デバイスメモリ、外部メモリ内の各ファイル内
容を、待機系ＣＰＵユニットの対応する各メモリ(プロ
グラムメモリ、デバイスメモリ、外部メモリ)に転送す
る場合について説明する。まず、周辺装置から制御系Ｃ
ＰＵユニットに対してファイル一括読み出し手段やデバ
イス一括読み出し手段を図１２に基づき実行し、（図１
３（ａ）参照）、制御系ＣＰＵユニット内のデータを一
旦周辺装置に取り込む。その後、上記周辺装置を制御系
ＣＰＵユニットに接続先を変更し（図１３（ｂ）参
照）、待機系ＣＰＵユニットに対して制御系ＣＰＵユニ
ットから読み出した情報を通信サービス機能のファイル
一括書き込み手段やデバイス一括書き込み手段により、
待機系ＣＰＵユニットの対象メモリに対して書きこまな
ければならない（図１３（ｃ）参照）。
【００１１】なお、周辺装置からプログラムファイル
を、一括して対象ＣＰＵユニットのプログラムメモリに
書き込む際は、ＣＰＵユニットの運転状態がＲＵＮであ
ればＳＴＯＰに切り換えて実行する必要がある。このＲ
ＵＮからＳＴＯＰへ、或はＳＴＯＰからＲＵＮへの運転
状態の切換は、待機冗長化システムにおいて、待機系Ｃ
ＰＵユニットの運転状態を制御系ＣＰＵユニットの運転
状態と同一にするために、制御系ＣＰＵユニットの運転
状態の変化に合わせて待機系ＣＰＵユニットの運転状態
切り換えスイッチを手動で切り換えることにより実現し
ていた。
【００１２】
【発明が解決しようとする課題】上述したように、トラ
ッキングすることができないデータの制御系ＣＰＵユニ
ット及び待機系ＣＰＵユニット間の同一性確保のために
は、周辺装置を両系のＣＰＵユニットにそれぞれ接続し
て同一性を保持する必要がありデータの同一性を確保す
るための作業が非常に煩雑であった。
【００１３】また、一般にプログラムを一部変更する場
合には、ＲＵＮモードにおけるＥＮＤ処理時に周辺機器
から変更するプログラムを書込み対応していた。しかし
ながら、ＥＮＤ処理の限られた時間内では、通信回線を
介した周辺機器から書込むことができるプログラムの容
量が制限されてしまう。さらに、最近のプログラムの傾
向として、各プログラムがモジュール化し、それぞれの
プログラムが密接に結びついて一連のプログラムを形成
するものにおいては、モジュール化した１ブロックのプ
ログラム内部を一部変更するより、その１ブロックのプ
ログラム内部全てを変更した方が、作業効率、プログラ
ムの信頼性の観点から有用であることが多い。さらにま
た、ＲＵＮモードにおけるＥＮＤ処理時にはＲＵＮモー
ドからＳＴＯＰに変更し、このＳＴＯＰモードにおいて
一括して周辺機器からプログラムを書込んでいたため、
一旦制御対象機器をＳＴＯＰさせなければならず、作業
効率が低下するといった課題があった。
【００１４】また、トラッキングは、設定された範囲内
のデータ全てをトラッキングデータとして認識するた
め、変更のないデータもトラッキングデータと認識し、
トラッキングに要する時間も長くなってしまう。
【００１５】この発明は、かかる問題点を解決するため
になされたもので、第１の目的は、待機冗長化システム
におけるデータ同一性保持のための作業性を向上させる
ものである。また、第２の目的は、データ同一性の信頼
性をより向上させるものである。さらに、第３の目的
は、待機冗長化システムにおいて、ＲＵＮ中でも一括し
てプログラムの変更を可能とし、作業効率を向上させる
ものである。さらにまた、第４の目的は、ＲＵＮ中に一
括して書き込むプログラムの信頼性を向上させるもので
ある。さらにまた、第５の目的は、ＲＵＮ中に一括して
書き込むプログラムの同期を確実に取るものである。ま
た、第５の目的は、待機冗長化システムにおけるトッラ
キング作業を効率化するものである。さらに第６の目的
は、待機冗長化システムにおける運転状況の変化にいち
早く対応し、効率的に運転切換を行うものである。
【００１６】
【課題を解決するための手段】この発明にかかる待機冗
長化システムにおいては、制御対象機器を制御する制御
系ＣＰＵユニットと、上記制御対象機器を上記制御系Ｃ
ＰＵユニットに代わって制御可能な待機系ＣＰＵユニッ
トとを備えた待機冗長化システムにおいて、周辺機器か
ら入力される命令文及びデータから構成されるコマンド
を、一時保管し、そのコマンドにおける命令文に基づく
上記データの処理を行うとともに、一時保管していた上
記コマンドを他系のＣＰＵユニットに対して転送するト
ラッキング手段を備えたものである。
【００１７】また、一時保管されたコマンドが転送され
てきた他系のＣＰＵユニットは、上記コマンドにおける
命令文に基づき、データを処理するとともに、上記コマ
ンドの不具合を検出し、上記コマンドを転送したＣＰＵ
ユニットを介して周辺機器に対して異常を通知するよう
にしたものである。
【００１８】また、周辺機器から入力される命令文及び
プログラムから構成されるコマンドを、一時保管し、そ
のコマンドにおける上記命令文に基づき上記プログラム
を内部接続された第１の外部メモリに不具合チェックを
行いつつ格納するとともに、一時保管していた上記コマ
ンドを第２のＣＰＵユニットに対して転送する第１のＣ
ＰＵユニットと、転送されてきたコマンドの上記命令文
に基づき、上記プログラムを内部接続された第２の外部
メモリに不具合チェックを行いつつ格納するとともに、
上記チェックの結果を上記第１のＣＰＵユニットに送信
する第２のＣＰＵユニットと、を備え、それぞれ第１及
び第２の外部メモリに格納されている上記プログラム
を、シーケンスプログラムに基づくＲＵＮ中にそれぞれ
対応するメモリに書き込むようにしたものである。
【００１９】さらに、不具合チェックは、プログラムを
スキャンすることにより実行するようにしたものであ
る。
【００２０】また、第１及び第２のＣＰＵユニットにお
いて、両系とも不具合が無い場合に、周辺機器からの要
求により、それぞれ第１及び第２の外部メモリに格納さ
れている上記プログラムを、ＲＵＮ中にそれぞれ対応す
るメモリに書き込むようにしたものである。
【００２１】また、第１及び第２のＣＰＵユニットにお
いて、両系とも不具合が無い場合に、第１又は第２のの
ＣＰＵユニットからの要求により、それぞれ第１及び第
２の外部メモリに格納されている上記プログラムを、Ｒ
ＵＮ中にそれぞれ対応するメモリに書き込むようにした
ものである。
【００２２】また、制御対象機器を制御する制御系ＣＰ
Ｕユニットと、上記制御対象機器を上記制御系ＣＰＵユ
ニットに代わって制御可能な待機系ＣＰＵユニットとを
備えた待機冗長化システムにおいて、内部メモリにおけ
る所定領域内のデータの変化を検出し、変化の検出され
たアドレス、及び変化後のデータを逐次記憶し、データ
トラッキング時に、記憶された上記アドレス及び変化後
のデータのみを待機系ＣＰＵユニットに転送するように
したものである。
【００２３】また、制御対象機器を制御する制御系ＣＰ
Ｕユニットと、上記制御対象機器を上記制御系ＣＰＵユ
ニットに代わって制御可能な待機系ＣＰＵユニットとを
備えた待機冗長化システムにおいて、制御系ＣＰＵユニ
ットの運転状況をスキャン毎に記憶し、スキャン終了毎
に現在の運転状況及び１スキャン前の運転状況とを比較
し、運転状況の変化が検出されたら、待機系ＣＰＵユニ
ットに対して運転状況を変更させるためのコマンドを発
行するようにしたものである。
【００２４】
【発明の実施の形態】
実施の形態１．この発明の実施の形態１を図をもちいて
説明する。図１は、待機冗長化システムのＰＣの全体の
構成を示すブロック図である。図において、１は実際に
制御対象機器の制御を行う制御系ＣＰＵユニット、１０
０は制御系ＣＰＵユニットが何らかの原因でダウンした
ときに、引き継いで制御対象機器の制御を行う待機系Ｃ
ＰＵユニットである。２、２００はＣＰＵユニットに内
部バス等により接続されるファイルレジスタやプログラ
ムファイルを格納する外部メモリ、３、３００はＣＰＵ
ユニットに通信回線により接続されるユーザがプログラ
ムを作成したりＰＣにプログラムを格納するための周辺
装置、４、４００は運転状態をＳＴＯＰからＲＵＮ、ま
たはＲＵＮからＳＴＯＰに手動で切り換える運転状態切
り換えスイッチである。
【００２５】１１はプログラムを実行するＣＰＵ、１２
はＣＰＵ１１を制御するＯＳとしてのマイクロプログラ
ムを格納するマイクロプログラムＲＯＭ、１３はデバイ
ス情報を格納するデバイスメモリ、１４はＣＰＵ１１を
制御するためのシステム情報を格納するシステムメモ
リ、１５はシーケンスプログラムが格納されるプログラ
ムメモリ、１６は待機冗長化システムにおいて制御系Ｃ
ＰＵユニット１と待機系ＣＰＵユニット１００との間で
トラッキングするトラッキングデータを格納するトラッ
キングメモリ、１７は待機冗長化システムにおいて、他
系のＣＰＵユニットとトラッキングデータのやり取りを
行うトラッキングインタフェイス、１８は外部メモリ２
とデータのやり取りを行う外部メモリインタフェイス、
１９は周辺装置３とデータのやり取りを行う周辺インタ
フェイスである。
【００２６】また、制御系ＣＰＵユニット１と待機系Ｃ
ＰＵユニット１００は、同じ内部構成を有している。す
なわち、制御系ＣＰＵユニット１における、ＣＰＵ１
１、マイクロプログラムＲＯＭ１２、デバイスメモリ１
３、システムメモリ１４、プログラムメモリ１５、トラ
ッキングメモリ１６、トラッキングインタフェイス１
７、外部メモリインタフェイス１８、周辺インタフェイ
ス１９に対応して、待機系ＣＰＵユニット１００のＣＰ
Ｕ１０１、マイクロプログラムＲＯＭ１０２、デバイス
メモリ１０３、システムメモリ１０４、プログラムメモ
リ１０５、トラッキングメモリ１０６、トラッキングイ
ンタフェイス１０７、外部メモリインタフェイス１０
８、周辺インタフェイス１０９が構成されている。
【００２７】図２は、本実施の形態１に係るマイクロプ
ログラムＲＯＭ１２、１０２の内部機能の詳細を示した
メモリ構成図である。本実施の形態では、マイクロプロ
グラムＲＯＭ１２、１０２の主な機能として、周辺装置
３とＣＰＵユニット１、１００との間におけるデータの
やり取りや、周辺装置３からＣＰＵユニット１、１００
への動作指令を制御する通信サービスに関する通信サー
ビス機能２０、及び制御系ＣＰＵユニット１と待機系Ｃ
ＰＵユニット１００間における情報及び状態の変化を検
出するメイン機能３０、並びに待機冗長化システムにお
ける制御系ＣＰＵユニット１と待機系ＣＰＵユニット１
００間でデータのやり取りを制御するトラッキング機能
４０があげられる。
【００２８】ここで、通信サービス機能２０は、その詳
細な手段として、周辺装置３からの指令に基づき指定の
運転状態に変更する運転状態変更手段２１、周辺装置３
からファイルを指定のプログラムメモリ１５または外部
メモリ２に対して一括書き込みを行うファイル一括書き
込み手段２２、周辺装置３からデバイス値をデバイスメ
モリ１３に対して一括書き込みを行うデバイス一括書き
込み手段２３、ＣＰＵユニット１の指定のプログラムメ
モリ１５または外部メモリ２内の指定のファイルを周辺
装置３に対して一括読み出しを行うファイル一括読み出
し手段２４、ＣＰＵユニット１のデバイスメモリ１３内
の指定のデバイス値を周辺装置３に対して一括読み出し
を行うデバイス一括読み出し手段２５、外部メモリ２内
にあらかじめ存在するファイルを、ＲＵＮ中（一連のス
キャン終了後のエンド処理時）にプログラムメモリに転
送するＲＵＮ中一括ファイル転送手段２６、を有してい
る。
【００２９】また、メイン機能３０は、その詳細な手段
として、自動的にシステム情報の変化を検出し、変化の
あったシステム情報を他系のＣＰＵユニットに送信する
システム情報検出手段３１、対象ＣＰＵユニットの運転
状態の変化を検出し、運転状態の変更を他系のＣＰＵユ
ニットに送信するする運転状態検出手段３２、を有して
いる。
【００３０】さらに、トラッキング機能４０は、その詳
細な手段として、制御系ＣＰＵユニット１のシステム情
報及びユーザで指定された範囲のデバイス情報を待機系
ＣＰＵユニット１００に対して転送するデータトラッキ
ング手段４１、周辺装置３から待機冗長化システムの制
御系ＣＰＵユニット１に対して通信サービス要求が掛け
られたら、トラッキングユニットを介して待機系ＣＰＵ
ユニット１００に対しても同一の通信サービス要求を掛
ける通信サービス要求トラッキング手段４２、制御系Ｃ
ＰＵユニット１のプログラムメモリ１５や外部メモリ２
内のファイル内容を待機系ＣＰＵユニット１００の該当
するプログラムメモリ１０５や外部メモリ２００に対し
て転送するファイル内容トラッキング手段４３、を有し
ている。
【００３１】図３は、通信サービス要求トラッキング手
段４１の動作の詳細を示すフローチャートである。対象
とするＣＰＵユニットに接続された周辺装置３から、制
御系ＣＰＵユニット１に対して通信サービス機能２０の
コマンドが発行され、ステップＳ３００において、その
コマンドを制御系ＣＰＵユニット１が受信すると、ステ
ップＳ３０１で送信されてきたコマンド内容に応じたマ
イクロプログラムＲＯＭ１２内の通信サービス機能２０
が実行される。
【００３２】すなわち、送信されてきたコマンドの先頭
部分の命令をＣＰＵ１が解釈し、その命令に対応するマ
イクロプログラムＲＯＭ１２内の何れかのプログラムが
起動され、ＣＰＵ１によりそのプログラムに基づき、命
令以降のデータの処理を実行する。この際、制御系ＣＰ
Ｕユニット１はコマンドに基づく処理が実際に、ＣＰＵ
１自身がプログラム、データ等の制御対象エリア等をチ
ェックして、このプログラム、データ等が実際に有効か
否かをチェックしている。また、ＣＰＵ１は、周辺機器
３から送信されてきたコマンド全てを、システムメモリ
１４にそのまま格納しておく。
【００３３】ステップＳ３０１で送信されたコマンドに
応じた処理が完了したら、ステップＳ３０２に移行し、
周辺装置３に対する正常完了或いは異常完了を示す応答
データを作成する。その後、ステップＳ３０３でステッ
プＳ３０１の実行が正常完了したか否かを検出する。こ
こで、異常完了であればステップＳ３０４に移行し、ス
テップＳ３０２で作成した応答を周辺装置３に返し、処
理を終了する。
【００３４】ステップＳ３０３において、正常完了であ
れば、上記ステップＳ３０２で作成した応答を捨て、通
信サービス要求トラッキング手段４１により、待機系Ｃ
ＰＵユニット１００のトラッキングメモリ１０６に対し
て、上記ステップＳ３００で制御系ＣＰＵユニット１が
受け取った通信サービス機能２０のコマンドと同一のコ
マンドを発行する。具体的には、システムメモリ１４に
格納されていた、受け取ったコマンドを、トラッキング
インタフェイス１７を介して待機系ＣＰＵユニット１０
０に対して発行する。
【００３５】ステップＳ３０５において、待機系ＣＰＵ
ユニット１００が、制御系ＣＰＵユニット１からトラッ
キングインタフェイス１０７を介してトラッキングメモ
リ１０６に一旦格納された周辺装置３から発行されたコ
マンドと完全同一のコマンドを受信すると、ステップＳ
３０６で送信されてきたコマンド内容に応じた通信サー
ビス機能内の各手段が処理を実行する。このコマンドに
対する実行も、送信されてきたコマンドの先頭部分の命
令をＣＰＵ１０１が解釈し、その命令に対応するマイク
ロプログラムＲＯＭ１０２内の何れかのプログラムが起
動され、ＣＰＵ１０１によりそのプログラムに基づき、
命令以降のデータの処理を実行する。この際にも待機系
ＣＰＵユニット１００はコマンドに基づく処理が実際に
制御可能かどうかをチェックしている。
【００３６】ステップＳ３０６で送信されたコマンドに
応じた処理が完了したら、ステップＳ３０７に移行し、
制御系ＣＰＵユニット１に対する正常完了或いは異常完
了を示す応答データを作成し、ステップＳ３０８におい
て制御系ＣＰＵユニット１のトラッキングメモリ１６に
対して転送する。
【００３７】制御系ＣＰＵユニット１は、待機系ＣＰＵ
ユニット１００からの正常完了或いは異常完了を示す応
答データを受信すると、ステップＳ３０９で受け取った
応答データを、制御系ＣＰＵユニット１にステップＳ３
００で通信サービス機能２０のコマンドを発行した周辺
装置３に対して返し、一連の処理を終了する。周辺装置
３は、制御系ＣＰＵユニット１からの応答により、自身
が送ったコマンドに基づく処理が、制御系ＣＰＵユニッ
ト１或いは待機系ＣＰＵユニット１００において正常に
行われたか否かを確認することができる。
【００３８】次に、図４のフローチャートを用いて、フ
ァイル一括書き込み処理について説明する。制御系ＣＰ
Ｕユニット１に接続している周辺機器３から、通信サー
ビス機能２０のファイル一括書き込み手段２２を起動す
るための命令と、その書き込むファイルが添付されたコ
マンドを発行することにより図４で示されるフローチャ
ートが起動される。ステップＳ４００で、制御系ＣＰＵ
ユニット１のＣＰＵ１１が周辺装置３からコマンドを周
辺インタフェイス１９を介して受信することにより、ス
テップ４０１に移行する。
【００３９】ステップＳ４０１において、ＣＰＵ１１
は、送信されてきたコマンドの先頭部分に存在する命令
文を解釈し、マイクロプログラムＲＯＭ１２内のファイ
ル一括書き込み手段２２のプログラムを読み出し実行す
る。ファイル一括書き込み手段２２に基づくプログラム
は、命令文に添付されているファイルを、命令文に規定
されている外部メモリ２或いはプログラムメモリ１５の
所定領域に書き込む処理を実行する。このファイル一括
書き込み手段２２により、ファイルを外部メモリ２或い
はプログラムメモリ１５の所定領域に書き込む際に、送
信されてきたファイル内部のプログラムの命令コード呼
び付属情報が所定範囲内であるかどうかをファイル一括
書き込み手段２１に基づくＣＰＵ１の機能によりチェッ
クしている。
【００４０】そして、ステップＳ４０２において、コマ
ンドに対する正常完了或は異常完了を示す応答データを
作成し、ステップＳ４０３に移行する。ステップＳ４０
３では、コマンドに対する処理が正常完了したか否かを
検出し、異常完了であれば、ステップＳ４０４に移行
し、制御系ＣＰＵユニット１に対するコマンドが失敗し
たことを通知し、処理を終了する。正常完了であれば、
ステップＳ４０２で作成した応答を捨て、周辺機器３か
ら送信されてきたコマンドと同一のコマンドを待機系Ｃ
ＰＵユニット１００に転送するための通信サービス要求
トラッキング手段４１を、マイクロプログラムＲＯＭ２
から起動する。
【００４１】通信サービス要求トラッキング手段４１に
より、ＣＰＵ１は、周辺機器３から送信されたコマンド
を格納していたシステムメモリ１４から取り出し、待機
系ＣＰＵユニット１００のトラッキングメモリ１０６に
対して、トラッキングインタフェイスを介して発行す
る。
【００４２】待機系ＣＰＵユニット１００では、ステッ
プＳ４０５において、トラッキングメモリ１０６に転送
されたコマンドを受信すると、ステップＳ４０６に移行
する。ステップＳ４０６において、ＣＰＵ１０１は、ト
ラッキングメモリ１０６により受信したコマンドの命令
文を解釈し、このコマンドは制御系ＣＰＵユニット１か
らのファイル一括書き込みであることを認識する。そし
てＣＰＵ１０１は、マイクロプログラムＲＯＭ１０２内
のファイル一括書き込み手段のプログラムを読み出し実
行し、命令文に規定されている外部メモリ２００或はプ
ログラムメモリ１０５の所定領域に添付ファイルの書き
込み処理を実行する。
【００４３】この待機系ＣＰＵユニット１００における
書き込み処理の際にも、制御系ＣＰＵユニット１がおこ
なったファイル一括書き込み手段に基づくＣＰＵ１０１
の機能によるチェックをおこなっている。そして、ステ
ップＳ４０７で、コマンドに対する正常完了或は異常完
了を示す応答データを作成し、ステップＳ４０８で制御
系ＣＰＵユニット１のトラッキングメモリ１６に対し
て、トラッキングインタフェイスを介して転送する。
【００４４】ステップＳ４０９では、制御系ＣＰＵユニ
ット１は、待機系ＣＰＵユニット１００からの正常完了
或いは異常完了を示す応答データを受信すると、受け取
った応答データを周辺装置３に対して返し、一連の処理
を終了する。
【００４５】本実施の形態によれば、従来、周辺機器３
を制御系ＣＰＵユニット１及び待機系ＣＰＵユニット１
００それぞれに接続し、ファイルを書き込んでいた処理
を、ＣＰＵの機能として通信サービス要求トラッキング
手段を設けたことにより、周辺機器から一度のコマンド
発信により、制御系ＣＰＵユニット１が同一のコマンド
を待機系ＣＰＵユニット１００側にも送信し、ファイル
を一括して制御系ＣＰＵユニット１及び待機系ＣＰＵユ
ニット１００それぞれに書き込むことができる。そのた
め、システムの立ち上げ時等のプログラムの変更に対す
るユーザーの作業効率を向上させることができる。ま
た、一括してファイルを書き込む際にも、待機系ＣＰＵ
ユニット１００からの応答を、周辺機器に送信し、確実
にファイルが書込めたか否かを周辺機器においてチェッ
クでき、プログラムを通信回線を介して送信する場合に
問題となる信頼性も考慮できる。そのため、冗長化シス
テムの特徴である、制御系ＣＰＵユニット１のダウン時
に待機系ＣＰＵユニット１００が引き続いて同一プログ
ラムで制御をおこなうことができる。さらに、従来のト
ラッキングとは異なり、トラッキングするメモリの指定
領域などに囚われずにファイル書き込みを実行できる。
【００４６】実施の形態２．本実施の形態２では、両系
同時にデバイス一括書き込みを実行する処理について図
５を用いて説明する。制御系ＣＰＵユニット１に接続し
ている周辺機器３から、通信サービス機能２０のデバイ
ス一括書き込み手段２３を起動するための命令と、その
書き込むファイルが添付されたコマンドを発行すること
により図５で示されるフローチャートが起動される。ス
テップＳ５００で、制御系ＣＰＵユニット１のＣＰＵ１
１が周辺装置３からコマンドを周辺インタフェイス１９
を介して受信することにより、ステップ５０１に移行す
る。
【００４７】ステップＳ５０１において、ＣＰＵ１は、
送信されてきたコマンドの先頭部分に存在する命令文を
解釈し、マイクロプログラムＲＯＭ１２内のデバイス一
括書き込み手段２３のプログラムを読み出し実行する。
デバイス一括書き込み手段２３に基づくプログラムは、
命令文に添付されている書き込むためのデバイス情報
を、命令文に規定されているデバイスメモリ１３の所定
領域に書き込む処理を実行する。このデバイス一括書き
込み手段２３により、デバイス情報をデバイスメモリ１
３の所定領域に書き込む際に、書き込みをおこなう先頭
デバイス及び、その先頭デバイスと点数から求められる
最終デバイスが、パラメータで設定されているデバイス
範囲内であるかどうかをデバイス一括書き込み手段２３
に基づくＣＰＵ１の機能によりチェックしている。
【００４８】そして、ステップＳ５０２において、コマ
ンドに対する正常完了或は異常完了を示す応答データを
作成し、ステップＳ５０３に移行する。ステップＳ５０
３では、コマンドに対する処理が正常完了したか否かを
検出し、異常完了であれば、ステップＳ５０４に移行
し、制御系ＣＰＵユニット１に対するコマンドが失敗し
たことを通知し、処理を終了する。正常完了であれば、
ステップＳ５０２に作成した応答を捨て、周辺機器３か
ら送信されてきたコマンドと同一のコマンドを待機系Ｃ
ＰＵユニット１００に転送するための通信サービス要求
トラッキング手段４１を、マイクロプログラムＲＯＭ１
２から起動する。
【００４９】通信サービス要求トラッキング手段４１に
より、ＣＰＵ１１は、周辺機器３から送信されたコマン
ドを格納していたシステムメモリ１４からコマンドを取
り出し、待機系ＣＰＵユニット１００のトラッキングメ
モリ１０６に対して、トラッキングインタフェイスを介
して発行する。
【００５０】待機系ＣＰＵユニット１００では、ステッ
プＳ５０５において、トラッキングメモリ１０６に転送
されたコマンドを受信すると、ステップＳ５０６に移行
する。ステップＳ５０６において、ＣＰＵ１０１は、ト
ラッキングメモリ１０６により受信したコマンドの命令
文を解釈し、このコマンドは制御系ＣＰＵユニット１か
らのデバイス一括書き込みであることを認識する。そし
てＣＰＵ１０１は、マイクロプログラムＲＯＭ１０２内
のデバイス一括書き込み手段のプログラムを読み出し実
行し、命令文に規定されているデバイスメモリ１０３の
所定領域に添付ファイルの書き込み処理を実行する。
【００５１】この待機系ＣＰＵユニット１００における
書き込み処理の際にも、制御系ＣＰＵユニット１がおこ
なったデバイス一括書き込み手段に基づくＣＰＵ１０１
の機能によるチェックをおこなっている。そして、ステ
ップＳ５０７で、コマンドに対する正常完了或は異常完
了を示す応答データを作成し、ステップＳ５０８で制御
系ＣＰＵユニット１のトラッキングメモリ１６に対し
て、トラッキングインタフェイスを介して転送する。
【００５２】ステップＳ５０９では、制御系ＣＰＵユニ
ット１は、待機系ＣＰＵユニット１００からの正常完了
或いは異常完了を示す応答データを受信すると、受け取
った応答データを制御系ＣＰＵユニット１に通信サービ
ス機能２０のコマンドを発行した周辺装置３に対して返
し、一連の処理を終了する。
【００５３】本実施の形態によれば、従来周辺機器３を
制御系ＣＰＵユニット１及び待機系ＣＰＵユニット１０
０それぞれに接続し、ファイルを書き込んでいた処理
を、ＣＰＵの機能として、通信サービス要求トラッキン
グ手段を設けたことにより、一度のコマンド発信によ
り、制御系ＣＰＵユニット１が同一のコマンドを待機系
ＣＰＵユニット１００側にも送信し、デバイス値すなわ
ちデバイス情報を一括して制御系ＣＰＵユニット１及び
待機系ＣＰＵユニット１００それぞれに書き込むことが
でき、システムの立ち上げ時等のプログラムの変更に対
するユーザーの作業効率を向上させることができる。ま
た、一括してファイルを書き込む際にも、待機系ＣＰＵ
ユニット１００からの応答を、周辺機器に送信し、確実
に正確な情報が書込めたか否かを周辺機器においてチェ
ックでき、通信回線を介して送信する場合に問題となる
信頼性も考慮できる。さらに、従来のトラッキングとは
異なり、デバイスデータが格納されるメモリにおけるト
ラッキング指定領域などに囚われずにデバイス書き込み
を実行できる。すなわち、トラッキングするデバイスデ
ータが、複数のトラッキング指定領域にわたる場合で
も、一括してデバイスデータを書込むことができ、デバ
イス情報の同一性を保ち、冗長化システムの特徴であ
る、制御系ＣＰＵユニット１のダウン時に待機系ＣＰＵ
ユニット１００が引き続いて制御をおこなうことができ
る。
【００５４】実施の形態３．本実施の形態３では、両系
同時にＲＵＮ中一括ファイル転送を実行する処理につい
て図６を用いて説明する。本実施の形態３では、上述し
た実施の形態１に示される処理により、周辺機器３から
の制御系ＣＰＵユニット１及び待機系ＣＰＵユニット１
００に対するファイル一括書き込みを一旦外部メモリ
２、２００におこなった後、プログラムのＲＵＮ中、す
なわちＲＵＮ中のＥＮＤ処理時に、書込まれたファイル
を内部バスを介してプログラムメモリ１５、１０５に一
括して書込む処理を示している。
【００５５】図６を用いて具体的に処理手順について説
明する。まず、ステップＳ６００において、通信サービ
ス機能２０のファイル一括書き込み手段２２を起動する
ための命令と、その書き込むファイルが添付されたコマ
ンドを発行することにより図４で示されるフローチャー
トが起動され、上述した実施の形態１と同様に、プログ
ラムの実行に影響の無い両系の外部メモリ２、２００に
対して、ファイル一括書き込み手段２２の実行により、
ＲＵＮ中に変更したいプログラムファイルを書き込む
（ステップＳ６０１）。そして、ステップＳ６０２にお
いて、制御系ＣＰＵユニット１及び待機系ＣＰＵユニッ
ト１００に対してのプログラムファイル書き込みが正常
に完了したか否かを制御系ＣＰＵユニット１或は待機系
ＣＰＵユニット１００からの応答データにより判断す
る。ここで、応答データにより異常完了であった場合
は、処理を終了する。
【００５６】周辺機器３は、制御系ＣＰＵユニット１を
介して送信される応答データにより、制御系ＣＰＵユニ
ット１及び待機系ＣＰＵユニット１００の外部メモリ
２、２００に対するファイル一括書き込みが正常完了し
たことを検出すると、待機冗長化システムの制御系ＣＰ
Ｕユニット１に対してＲＵＮ中一括ファイル転送手段２
６を起動するためのコマンドを発行する。ステップＳ６
０３において、制御系ＣＰＵユニット１が周辺装置３か
らのＲＵＮ中一括ファイル転送手段２６のコマンドを受
信すると、そのコマンドの命令を解釈し、ステップＳ６
０４に移行し、マイクロプログラムＲＯＭ２内のＲＵＮ
中一括ファイル転送手段２６のプログラムを読み出し実
行する。
【００５７】ＲＵＮ中一括ファイル転送手段２６に基づ
くプログラムは、外部メモリ２に格納されているプログ
ラムファイルを、ＲＵＮ中、すなわちＥＮＤ処理時に接
続された内部バス等を介してプログラムメモリ１５の所
定領域に転送する処理を実行する。このＲＵＮ中一括フ
ァイル転送手段２６により、プログラムファイルを外部
メモリ２からプログラムメモリ１５の所定領域に転送す
る際に、ファイル内部のプログラムの命令コード及び付
属情報が所定範囲内であるかどうか、かつ１スキャン分
のファイル内部のプログラムを逐次実行を行い、設定等
に問題がなく新たに転送されるプログラムが正常に実行
可能か否かをＲＵＮ中一括ファイル転送手段２６に基づ
くＣＰＵ１１の機能によりチェックしている。
【００５８】ＲＵＮ中におけるプログラムファイルの転
送は、外部メモリ２から内部バス等を介してプログラム
メモリ１５に転送する内部処理であるため、ステップＳ
６００において周辺装置３から通信回線を介して対象Ｃ
ＰＵユニット１の外部メモリ２に対してファイルを転送
する時間よりも、ファイルを転送に要するする方が短
く、高速に処理できる。そのため、これによりプログラ
ムメモリ１５内の大容量プログラムをＲＵＮ中に一括し
て変更することが可能となる。
【００５９】そして、ステップＳ６０５において、コマ
ンドに対する正常完了或は異常完了を示す応答データを
作成し、ステップＳ６０６に移行する。ステップＳ６０
６では、コマンドに対する処理が正常完了したか否かを
検出し、異常完了であればステップＳ６０７に移行し、
制御系ＣＰＵユニット１に対するコマンドが失敗したこ
とを周辺機器３に通知し、処理を終了する。正常完了で
あれば、ステップＳ６０５で作成した応答を捨て、周辺
機器３から送信されてきたコマンドと同一のコマンドを
待機系ＣＰＵユニット１００に転送するための通信サー
ビス要求トラッキング手段４１を、マイクロプログラム
ＲＯＭ１２から起動する。
【００６０】通信サービス要求トラッキング手段４１に
より、ＣＰＵ１１は、周辺機器３から送信されたＲＵＮ
中一括ファイル転送手段２６のコマンドを格納していた
システムメモリ１４から取り出し、待機系ＣＰＵユニッ
ト１００のトラッキングメモリ１０６に対して、トラッ
キングインタフェイスを介して発行する。
【００６１】待機系ＣＰＵユニット１００では、ステッ
プＳ６０８において、トラッキングメモリ１０６に転送
されたコマンドを受信すると、ステップＳ６０９に移行
する。ステップＳ６０９において、ＣＰＵ１０１は、ト
ラッキングメモリ１０６により受信したコマンドの命令
文を解釈し、このコマンドは制御系ＣＰＵユニット１か
らのＲＵＮ中一括ファイル転送であることを認識する。
そしてＣＰＵ１０１は、マイクロプログラムＲＯＭ１０
２内のＲＵＮ中一括ファイル転送手段のプログラムを読
み出し実行し、ステップＳ６０１において外部メモリ２
００に書き込んだプログラムファイルを、接続されてい
る内部バス等を介してプログラムメモリ１０５の所定領
域に転送する。この待機系ＣＰＵユニット１００におけ
る転送処理の際にも、制御系ＣＰＵユニット１００はＲ
ＵＮ中一括ファイル転送手段に基づくＣＰＵ１０１の機
能によるチェックをおこなっている。
【００６２】ＲＵＮ中におけるプログラムファイルの転
送は、外部メモリ２００から内部バス等を介してプログ
ラムメモリ１０５に転送する内部処理であるため、ステ
ップＳ６０１において周辺装置３から通信回線を介して
対象ＣＰＵユニット１の外部メモリ２００に対してファ
イルを転送する時間よりも、ファイルを転送に要するす
る方が短く、高速に処理できる。そのため、これにより
プログラムメモリ１０５内の大容量プログラムをＲＵＮ
中に一括して変更することが可能となる。
【００６３】そして、ステップＳ６１０で、コマンドに
対する正常完了或は異常完了を示す応答データを作成
し、ステップＳ６１１で制御系ＣＰＵユニット１のトラ
ッキングメモリ１６に対して、トラッキングインタフェ
イスを介して転送する。ステップＳ６１２では、制御系
ＣＰＵユニット１は、待機系ＣＰＵユニット１００から
の正常完了或いは異常完了を示す応答データを受信する
と、受け取った応答データを制御系ＣＰＵユニット１に
通信サービス機能２０のコマンドを発行した周辺装置３
に対して返し、一連の処理を終了する。
【００６４】また、本実施の形態では、制御系ＣＰＵユ
ニット１及び待機系ＣＰＵユニット１００からの応答に
より、両系ともに各外部メモリへのファイル書き込みが
異常完了でない場合に周辺機器からＲＵＮ中一括ファイ
ル書き込要求を発信して、ＲＵＮ中一括ファイル書き込
みを行ったが、待機系ＣＰＵユニット１００から正常完
了の応答を受け取った制御系ＣＰＵユニット１がＲＵＮ
中一括ファイル書き込み要求を出してもよい。また、待
機系ＣＰＵユニット１００にコマンドが送信されてくる
ことは、制御系ＣＰＵユニット１において正常完了であ
ることから、待機系ＣＰＵユニット１００において正常
完了であるならば、両系共に正常完了であり、待機系Ｃ
ＰＵユニット１００から、制御系ＣＰＵユニットに対し
て、ＲＵＮ中一括ファイル書き込みを司令してもよい。
【００６５】本実施の形態３によれば、従来周辺機器３
を制御系ＣＰＵユニット１及び待機系ＣＰＵユニット１
００それぞれに接続し、ファイルを書き込んでいた処理
を、ＣＰＵの機能として、通信サービス要求トラッキン
グ手段を設けたことにより、一度のコマンド発信によ
り、制御系ＣＰＵユニット１が同一のコマンドを待機系
ＣＰＵユニット１００側にも送信し、ファイルを一括し
て制御系ＣＰＵユニット１及び待機系ＣＰＵユニット１
００の外部メモリ２、２００それぞれに書き込むことが
できる。
【００６６】そして、外部メモリ２、２００に書き込ま
れたプログラムファイルは、外部メモリと接続されてい
る内部バスなどによる内部処理により、高速に一括して
プログラムメモリ１５、１０５に転送することができ
る。そのため、従来では、ＲＵＮ中のＥＮＤ処理に例え
ば５００Ｋしか書き込むことができなかったプログラム
ファイルを、本実施の形態３では、外部メモリからバス
を介した内部処理のメリットを生かし、一括書き込みを
実現することができ、制御対象機器などをＳＴＯＰとす
る必要がなくなり、生産性がより向上する。また、待機
冗長化システムにおいて、制御系ＣＰＵユニット１及び
待機系ＣＰＵユニット１００は、同一のタイミングでプ
ログラムを走らせることが重要であるが、本実施の形態
によれば、同時にプログラムを一括して変更することも
可能であり、より待機冗長化システムの信頼性が向上す
る。さらに、近年のプログラムのモジュール化に際し、
モジュールとなるプログラム全部を一括してＲＵＮ中の
短い時間に変更可能であり、プログラム変更における作
業効率、信頼性を向上させることができる。
【００６７】また、一括してファイルを書き込む際に
も、待機系ＣＰＵユニット１００からの応答を、周辺機
器に送信し、確実にファイルが書込めたか否かを周辺機
器においてチェックでき、プログラムを通信回線を介し
て送信する場合に問題となる信頼性も考慮できる。その
ため、冗長化システムの特徴である、制御系ＣＰＵユニ
ット１のダウン時に待機系ＣＰＵユニット１００が引き
続いて同一プログラムで制御をおこなうことができる。
【００６８】実施の形態４．本実施の形態４では、両系
同時にファイル内容トラッキングを実行する処理につい
て図７の待機冗長化システムにおけるＲＵＮモード前、
すなわちＳＴＯＰモード中に起動されているフローチャ
ートを用いて説明する。ステップＳ７００において、待
機冗長化システムの制御系ＣＰＵユニット１にて、予め
設定されている待機系ＣＰＵユニット１００への転送の
対象となっているプログラムメモリ１５或は外部メモリ
２の指定のファイル（複数設定可）を一括して抽出し、
マイクロプログラムＲＯＭ１２内のファイル内容トラッ
キング手段４２により、ファイル一括転送を示す命令文
とそのファイル内容から成るコマンドを、待機系ＣＰＵ
ユニット１００のトラッキングメモリ１０６に対して転
送する。
【００６９】ステップＳ７０１では、待機系ＣＰＵユニ
ット１００のＣＰＵ１０１は、制御系ＣＰＵユニット１
からトラッキングメモリ１０６に転送されたコマンドを
解釈し、ファイル一括転送を行うことから、ファイル内
容トラッキング手段を起動してステップＳ７０２に移行
し、ステップＳ７００で抽出されたプログラムメモリ１
５或は外部メモリ２内の選択されたファイルを、対象と
なるプログラムメモリ１０５或は外部メモリ２００に書
き込み、完了したら待機系ＣＰＵユニット１００は、ス
テップＳ７０３で制御系ＣＰＵユニット１のトラッキン
グメモリ６に対して完了を知らせる応答を返す。これに
より、ファイル内容トラッキング機能を完了する。
【００７０】本実施の形態によれば、ファイル毎の制御
系ＣＰＵユニット１及び待機系ＣＰＵユニット１００の
整合性が取れる。そのため、従来ファイル内における対
象領域のみのトラッキングデータでは、同一性保持でき
なかった部分においても、ファイル毎の同一性保持によ
りより待機冗長化システムにおけるデータの同一性が向
上し、システム自体の信頼性が向上する。さらに、複数
場所にまたがるデータのトラッキングに要していた時間
を、一括してトラッキング可能としたことにより、トラ
ッキング時間短縮を図ることができる。また、従来、周
辺機器３を双方につなぎ直してファイル毎の同一性保持
をおこなっていた作業が必要なくなり、作業効率が向上
する。
【００７１】実施の形態５．本実施の形態５では、シス
テム情報の自動転送手段の処理について図８の待機冗長
化システムにおけるＲＵＮモード中に起動されているフ
ローチャートを用いて説明する。ステップＳ８００にお
いて、待機冗長化システムの制御系ＣＰＵユニット１の
ＣＰＵ１１は、マイクロプログラムＲＯＭ１２内のシス
テム情報検出手段３１に基づき、システムメモリ１４内
のシステム情報、デバイスメモリ３内のデバイス情報、
外部メモリ２内のファイルレジスタ情報、における値の
変更の有無を常に監視している。具体的には、システム
メモリ１４上に所定の領域を設け、その領域に、それぞ
れのメモリの値が変更する（値か書き込まれる）度に、
書き込まれるアドレス及びその値をシステム情報検出手
段３０に基づくＣＰＵ１１の機能により同時に記憶して
おく。
【００７２】そして、ステップＳ８０１において、シス
テムメモリ１４内を解釈して、値の変更が発生したら、
制御系ＣＰＵユニット１から待機系ＣＰＵユニット１０
０のトラッキングメモリ１０６に対して、データトラッ
キング手段４３により、更新された情報の場所と値の変
更情報を転送する。ステップＳ８０２において、待機系
ＣＰＵユニット１００は、データトラッキング手段によ
り転送された更新された情報の格納場所と値の変更情報
をトラッキングメモリ１０６が受信すると、ステップＳ
８０３に移行し、上記変更情報により、制御系ＣＰＵユ
ニット１で抽出した更新したメモリ(デバイスメモリ、
プログラムメモリ、外部メモリが対象)に対して変更値
を反映し、完了したら待機系ＣＰＵユニット１００は、
ステップＳ８０４で制御系ＣＰＵユニット１のトラッキ
ングメモリ１６に対して完了を知らせる応答を返す。こ
れにより、システム情報の自動トラッキング機能を完了
する。
【００７３】本実施の形態５によれば、自動的に変更さ
れたメモリ内のデータのみ他系のＣＰＵユニットに対し
てトラッキングデータとして送信するので、従来設定さ
れていた全ての領域のデータをトラッキングデータとし
て送信することがなく、変更のあった部分のみの必要と
なるデータをトラッキングすることができ、トラッキン
グに対する時間が短縮でき、余分なトラッキング処理が
発生しないため、変更のある処理のみトラッキングでき
高速の待機系ＣＰＵユニットに反映することができる。
さらに、変更のあった部分のみのトラッキングも可能で
あり、ユーザーは予めトラッキングするためのデバイス
範囲を調査する必要も無く、作業効率も向上する。
【００７４】実施の形態６．本実施の形態６では、運転
状態の自動追従手段の処理について図９の待機冗長化シ
ステムにおいて起動されているフローチャートを用いて
説明する。ステップＳ９００において、待機冗長化シス
テムの制御系ＣＰＵユニット１のＣＰＵ１１は、マイク
ロプログラムＲＯＭ１２内の運転状態検出手段３２に基
づき、システムメモリ１４内の領域に格納される制御系
ＣＰＵユニット１の運転状態の変化を常に監視してい
る。具体的には、システムメモリ１４上に所定の領域
に、制御系ＣＰＵユニット１の運転状態の履歴（１スキ
ャン前の状態）を保持し、そのデータと、現在の運転状
態とを比較する。
【００７５】そして、ステップＳ９０１において、運転
状態の比較の結果、運転状態が変化したら、制御系ＣＰ
Ｕユニット１から待機系ＣＰＵユニット１００のトラッ
キングメモリ１０６に対して、運転状態変更後の制御系
ＣＰＵユニット１の運転状態に変更する運転状態変更手
段２１の要求を通信サービス要求トラッキング手段３３
により転送する。ステップＳ９０２において、待機系Ｃ
ＰＵユニット１００は、データトラッキング手段により
転送された運転状態変更の要求を待機系ＣＰＵユニット
１００のトラッキングメモリ１０６が受信すると、ステ
ップＳ９０３に移行する。ステップＳ９０３では、運転
状態変更手段２１に基づくＣＰＵ１０１により運転状態
変更後の制御系ＣＰＵユニット１と同一の運転状態に変
更され、完了したら待機系ＣＰＵユニット１００は、ス
テップＳ９０４で制御系ＣＰＵユニット１のトラッキン
グメモリ６に対して完了を知らせる応答を返す。これに
より、運転状態の自動運転状態追従機能を完了する。
【００７６】本実施の形態６によれば、自動的に変更さ
れた制御系ＣＰＵユニット１の運転状態を示すデータを
待機系ＣＰＵユニット１００に対してコマンドとして送
信し、そのコマンドに基づき、待機系ＣＰＵユニット１
００は、運転状態を制御系ＣＰＵユニット１と同一とす
る。そのため、待機系ＣＰＵユニットの運転状態が制御
系ＣＰＵユニットの運転状態の変化に自動追従し、両系
の運転状態を常に同一に保ち、その切替りのタイミング
もずれることなく、待機冗長化システムをより効率よく
維持することができる。
【００７７】
【発明の効果】この発明は、以上に説明したように構成
されているので、以下に記載されるような効果を奏す
る。
【００７８】この発明にかかる待機冗長化システムにお
いては、制御対象機器を制御する制御系ＣＰＵユニット
と、上記制御対象機器を上記制御系ＣＰＵユニットに代
わって制御可能な待機系ＣＰＵユニットとを備えた待機
冗長化システムにおいて、周辺機器から入力される命令
文及びデータから構成されるコマンドを、一時保管し、
そのコマンドにおける命令文に基づく上記データの処理
を行うとともに、一時保管していた上記コマンドを他系
のＣＰＵユニットに対して転送するトラッキング手段を
備えたので、周辺機器からのコマンドにより両系のＣＰ
Ｕユニットともデータを命令文に基づき処理でき、デー
タ同一性保持のための作業性が向上する。
【００７９】また、一時保管されたコマンドが転送され
てきた他系のＣＰＵユニットは、上記コマンドにおける
命令文に基づき、データを処理するとともに、上記コマ
ンドの不具合を検出し、上記コマンドを転送したＣＰＵ
ユニットを介して周辺機器に対して異常を通知するよう
にしたので、データ同一性の信頼性がより向上する。
【００８０】また、周辺機器から入力される命令文及び
プログラムから構成されるコマンドを、一時保管し、そ
のコマンドにおける上記命令文に基づき上記プログラム
を内部接続された第１の外部メモリに不具合チェックを
行いつつ格納するとともに、一時保管していた上記コマ
ンドを第２のＣＰＵユニットに対して転送する第１のＣ
ＰＵユニットと、転送されてきたコマンドの上記命令文
に基づき、上記プログラムを内部接続された第２の外部
メモリに不具合チェックを行いつつ格納するとともに、
上記チェックの結果を上記第１のＣＰＵユニットに送信
する第２のＣＰＵユニットと、を備え、それぞれ第１及
び第２の外部メモリに格納されている上記プログラム
を、シーケンスプログラムに基づくＲＵＮ中にそれぞれ
対応するメモリに書き込むようにしたので、外部メモリ
からＲＵＮ中の間に一括して大容量のプログラムを書き
込むことができ、従来プログラムの書き込みに必要であ
ったＳＴＯＰ処理を行わなくて済み、作業時間が短縮で
きる。
【００８１】さらに、不具合チェックは、プログラムを
スキャンすることにより実行するようにしたので、ＲＵ
Ｎ中に書き込む前のスキャンによりプログラムの信頼性
を高めることができる。
【００８２】また、第１及び第２のＣＰＵユニットにお
いて、両系とも不具合が無い場合に、周辺機器からの要
求により、それぞれ第１及び第２の外部メモリに格納さ
れている上記プログラムを、ＲＵＮ中にそれぞれ対応す
るメモリに書き込むようにしたので、両系とも同期して
プログラムを書き込むことができ、待機冗長化システム
自体の信頼性がより向上する。
【００８３】また、第１及び第２のＣＰＵユニットにお
いて、両系とも不具合が無い場合に、第１又は第２のの
ＣＰＵユニットからの要求により、それぞれ第１及び第
２の外部メモリに格納されている上記プログラムを、Ｒ
ＵＮ中にそれぞれ対応するメモリに書き込むようにした
ので、両系とも同期してプログラムを書き込むことがで
き、待機冗長化システム自体の信頼性がより向上する。
【００８４】また、制御対象機器を制御する制御系ＣＰ
Ｕユニットと、上記制御対象機器を上記制御系ＣＰＵユ
ニットに代わって制御可能な待機系ＣＰＵユニットとを
備えた待機冗長化システムにおいて、内部メモリにおけ
る所定領域内のデータの変化を検出し、変化の検出され
たアドレス、及び変化後のデータを逐次記憶し、データ
トラッキング時に、記憶された上記アドレス及び変化後
のデータのみを待機系ＣＰＵユニットに転送するように
したので、変更のあったデータのみをトラッキングデー
タの対象とすることができ、データ伝送に要する時間、
負荷を軽減することができ、作業効率が向上する。
【００８５】また、制御対象機器を制御する制御系ＣＰ
Ｕユニットと、上記制御対象機器を上記制御系ＣＰＵユ
ニットに代わって制御可能な待機系ＣＰＵユニットとを
備えた待機冗長化システムにおいて、制御系ＣＰＵユニ
ットの運転状況をスキャン毎に記憶し、スキャン終了毎
に現在の運転状況及び１スキャン前の運転状況とを比較
し、運転状況の変化が検出されたら、待機系ＣＰＵユニ
ットに対して運転状況を変更させるためのコマンドを発
行するようにしたので、制御系ＣＰＵユニットに追従し
てたい基油の運転状況を切換えることができ、待機冗長
化システム自体の信頼性がより向上する。
【図面の簡単な説明】
【図１】 この発明の実施の形態における待機冗長化シ
ステムのＰＣの構成を示すブロック図である。
【図２】 マイクロプログラムＲＯＭ内部の詳細を示す
詳細構成図である。
【図３】 実施の形態１における、通信サービス要求ト
ラッキング手段の動作を示すフローチャートである。
【図４】 実施の形態１における、両系同時にファイル
一括書き込みを実行する動作を示すフローチャートであ
る。
【図５】 実施の形態２における、両系同時にデバイス
一括書き込みを実行する動作を示すフローチャートであ
る。
【図６】 実施の形態３における、ＲＵＮ中一括ファイ
ル転送を両系同時に実行する動作を示すフローチャート
である。
【図７】 実施の形態４における、メモリ内のファイル
内容の自動転送手段の動作を示すフローチャートであ
る。
【図８】 実施の形態５における、システム情報の自動
転送手段の動作を示すフローチャートである。
【図９】 実施の形態６における、運転状態の自動運転
状態追従手段の動作を示すフローチャートである。
【図１０】 従来の待機冗長化システムの構成を示す構
成図である。
【図１１】 従来の待機冗長化システムにおけるデータ
トラッキングの動作を示すフローチャートである。
【図１２】 従来の通信サービス要求機能の動作を示す
フローチャートである。
【図１３】 従来の通信サービス要求機能を待機冗長化
システムに対して実行する際の手順である。
【符号の説明】
１ 制御系ＣＰＵユニット、１００ 待機系ＣＰＵユニ
ット、２、２００ 外部メモリ、３、３００ 周辺機
器、４、４００ 運転状態切換えスイッチ、１１、１０
１ ＣＰＵ、１２、１０２ マイクロプログラムＲＯ
Ｍ、１３、１０３デバイスメモリ、１４、１０４ シス
テムメモリ、１５、１０５ プログラムメモリ、１６、
１０６ トラッキングメモリ、１７、１０７ トラッキ
ングインタフェイス、１８、１０８ 外部メモリインタ
フェイス、１９、１０９ 周辺インタフェイス。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 制御対象機器を制御する制御系ＣＰＵユ
    ニットと、上記制御対象機器を上記制御系ＣＰＵユニッ
    トに代わって制御可能な待機系ＣＰＵユニットとを備え
    た待機冗長化システムにおいて、 周辺機器から入力される命令文及びデータから構成され
    るコマンドを、一時保管し、そのコマンドにおける命令
    文に基づく上記データの処理を行うとともに、一時保管
    していた上記コマンドを他系のＣＰＵユニットに対して
    転送するトラッキング手段を備えたことを特徴とする待
    機冗長化システム。
  2. 【請求項２】 一時保管されたコマンドが転送されてき
    た他系のＣＰＵユニットは、上記コマンドにおける命令
    文に基づき、データを処理するとともに、上記コマンド
    の不具合を検出し、上記コマンドを転送したＣＰＵユニ
    ットを介して周辺機器に対して異常を通知することを特
    徴とする請求項１記載の待機冗長化システム。
  3. 【請求項３】 周辺機器から入力される命令文及びプロ
    グラムから構成されるコマンドを、一時保管し、そのコ
    マンドにおける上記命令文に基づき上記プログラムを内
    部接続された第１の外部メモリに不具合チェックを行い
    つつ格納するとともに、一時保管していた上記コマンド
    を第２のＣＰＵユニットに対して転送する第１のＣＰＵ
    ユニットと、 転送されてきたコマンドの上記命令文に基づき、上記プ
    ログラムを内部接続された第２の外部メモリに不具合チ
    ェックを行いつつ格納するとともに、上記チェックの結
    果を上記第１のＣＰＵユニットに送信する第２のＣＰＵ
    ユニットと、を備え、それぞれ第１及び第２の外部メモ
    リに格納されている上記プログラムを、シーケンスプロ
    グラムに基づくＲＵＮ中にそれぞれ対応するメモリに書
    き込むことを特徴とする待機冗長化システム。
  4. 【請求項４】 不具合チェックは、プログラムをスキャ
    ンすることにより実行することを特徴とする請求項３記
    載の待機冗長化システム。
  5. 【請求項５】 第１及び第２のＣＰＵユニットにおい
    て、両系とも不具合が無い場合に、周辺機器からの要求
    により、それぞれ第１及び第２の外部メモリに格納され
    ている上記プログラムを、ＲＵＮ中にそれぞれ対応する
    メモリに書き込むことを特徴とする請求項３または４記
    載の待機冗長化システム。
  6. 【請求項６】 第１及び第２のＣＰＵユニットにおい
    て、両系とも不具合が無い場合に、第１又は第２ののＣ
    ＰＵユニットからの要求により、それぞれ第１及び第２
    の外部メモリに格納されている上記プログラムを、ＲＵ
    Ｎ中にそれぞれ対応するメモリに書き込むことを特徴と
    する請求項３または４記載の待機冗長化システム。
  7. 【請求項７】 制御対象機器を制御する制御系ＣＰＵユ
    ニットと、上記制御対象機器を上記制御系ＣＰＵユニッ
    トに代わって制御可能な待機系ＣＰＵユニットとを備え
    た待機冗長化システムにおいて、 内部メモリにおける所定領域内のデータの変化を検出
    し、変化の検出されたアドレス、及び変化後のデータを
    逐次記憶し、データトラッキング時に、記憶された上記
    アドレス及び変化後のデータのみを待機系ＣＰＵユニッ
    トに転送することを特徴とする待機冗長化システム。
  8. 【請求項８】 制御対象機器を制御する制御系ＣＰＵユ
    ニットと、上記制御対象機器を上記制御系ＣＰＵユニッ
    トに代わって制御可能な待機系ＣＰＵユニットとを備え
    た待機冗長化システムにおいて、 制御系ＣＰＵユニットの運転状況をスキャン毎に記憶
    し、スキャン終了毎に現在の運転状況及び１スキャン前
    の運転状況とを比較し、運転状況の変化が検出された
    ら、待機系ＣＰＵユニットに対して運転状況を変更させ
    るためのコマンドを発行することを特徴とする待機冗長
    化システム。
JP9043954A 1997-02-27 1997-02-27 待機冗長化システム Pending JPH10240557A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9043954A JPH10240557A (ja) 1997-02-27 1997-02-27 待機冗長化システム
US08/916,449 US5978932A (en) 1997-02-27 1997-08-22 Standby redundancy system
KR1019970040384A KR100273103B1 (ko) 1997-02-27 1997-08-23 대기 용장화 시스템
DE19739513A DE19739513B4 (de) 1997-02-27 1997-09-09 Reserve-Redunanzsystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9043954A JPH10240557A (ja) 1997-02-27 1997-02-27 待機冗長化システム

Publications (1)

Publication Number Publication Date
JPH10240557A true JPH10240557A (ja) 1998-09-11

Family

ID=12678107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9043954A Pending JPH10240557A (ja) 1997-02-27 1997-02-27 待機冗長化システム

Country Status (4)

Country Link
US (1) US5978932A (ja)
JP (1) JPH10240557A (ja)
KR (1) KR100273103B1 (ja)
DE (1) DE19739513B4 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6189111B1 (en) * 1997-03-28 2001-02-13 Tandem Computers Incorporated Resource harvesting in scalable, fault tolerant, single system image clusters
DE19836347C2 (de) * 1998-08-11 2001-11-15 Ericsson Telefon Ab L M Fehlertolerantes Computersystem
US6618783B1 (en) * 1999-10-29 2003-09-09 Hewlett-Packard Development Company, L.P. Method and system for managing a PCI bus coupled to another system
US7213167B1 (en) * 2000-01-18 2007-05-01 Verso Technologies, Inc. Redundant state machines in network elements
US7117390B1 (en) * 2002-05-20 2006-10-03 Sandia Corporation Practical, redundant, failure-tolerant, self-reconfiguring embedded system architecture
US20040153700A1 (en) * 2003-01-02 2004-08-05 Nixon Mark J. Redundant application stations for process control systems
DE10313318A1 (de) * 2003-03-25 2004-10-21 Giesecke & Devrient Gmbh Kontrollierte Ausführung eines für eine virtuelle Maschine vorgesehenen Programms auf einem tragbaren Datenträger
JP4038224B2 (ja) * 2003-05-27 2008-01-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 省電力化阻害要因特定システム、情報処理装置、省電力化阻害要因特定方法、プログラム、及び記録媒体
JP4182948B2 (ja) * 2004-12-21 2008-11-19 日本電気株式会社 フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法
JP4116640B2 (ja) * 2005-10-28 2008-07-09 ファナック株式会社 多系統制御機能を有する数値制御装置
CN101202719A (zh) * 2006-12-15 2008-06-18 鸿富锦精密工业（深圳）有限公司 网络设备及其通信冗余方法
TW200832128A (en) * 2007-01-26 2008-08-01 Rdc Semiconductor Co Ltd Redundant system
US20100229029A1 (en) * 2009-03-06 2010-09-09 Frazier Ii Robert Claude Independent and dynamic checkpointing system and method
CN101886530B (zh) * 2010-07-10 2012-12-05 中国石油大学(华东) 基于fpga的深水防喷器组电控系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE789828A (nl) * 1972-10-09 1973-04-09 Bell Telephone Mfg Gegevensverwerkend besturingsstelsel.
EP0088789B1 (en) * 1981-09-18 1987-08-05 CHRISTIAN ROVSING A/S af 1984 Multiprocessor computer system
US4466098A (en) * 1982-06-11 1984-08-14 Siemens Corporation Cross channel circuit for an electronic system having two or more redundant computers
CA1320276C (en) * 1987-09-04 1993-07-13 William F. Bruckert Dual rail processors with error checking on i/o reads
JPH0281101A (ja) * 1988-09-19 1990-03-22 Toshiba Corp プログラマブルコントローラシステム
AU6894491A (en) * 1989-11-27 1991-06-26 Olin Corporation Method and apparatus for providing backup process control
US5157663A (en) * 1990-09-24 1992-10-20 Novell, Inc. Fault tolerant computer system
JP3052595B2 (ja) * 1992-08-25 2000-06-12 日本電気株式会社 計算機冗長制御方式
US6496940B1 (en) * 1992-12-17 2002-12-17 Compaq Computer Corporation Multiple processor system with standby sparing
US5841963A (en) * 1994-06-08 1998-11-24 Hitachi, Ltd. Dual information processing system having a plurality of data transfer channels
US5857208A (en) * 1996-05-31 1999-01-05 Emc Corporation Method and apparatus for performing point in time backup operation in a computer system

Also Published As

Publication number Publication date
DE19739513A1 (de) 1998-09-10
DE19739513B4 (de) 2006-02-16
US5978932A (en) 1999-11-02
KR19980069899A (ko) 1998-10-26
KR100273103B1 (ko) 2000-12-01

Similar Documents

Publication Publication Date Title
JPH10240557A (ja) 待機冗長化システム
US6968242B1 (en) Method and apparatus for an active standby control system on a network
EP1901162A2 (en) Storage system and data migration method for the same
US7376804B2 (en) Storage system, backup system, and backup method
US5742851A (en) Information processing system having function to detect fault in external bus
JPH1020921A (ja) 数値制御装置
EP0372411B1 (en) Floating console control system
JPH0683657A (ja) サービスプロセッサの切り換え方式
JP2626127B2 (ja) 予備系ルート試験方式
JPH1137532A (ja) 空気調和装置
JPH1118122A (ja) データ転送方式
JP2693627B2 (ja) プログラマブルコントローラの二重化システム
JPH0713791A (ja) 二重化制御システムの等値化方法
JPH10128693A (ja) ロボット装置の通信インタフェース装置
US5548716A (en) Recording medium dualizing system
JPH03268007A (ja) シーケンスコントローラ
JPH10283121A (ja) データバックアップ方式
JP2001022561A (ja) 制御装置
JP2000172320A (ja) Ｆａネットワーク及びロボットコントローラ
JPH10289121A (ja) ２重化コンピュータシステム
JPH09149476A (ja) バンプレスプロセスコントローラ
JP2000347885A (ja) 二重化プロセス制御コントローラ
JPH06214816A (ja) 二重化制御システムの切換方法
JP2001100811A (ja) 制御用表示装置、および、そのプログラムが記録された記録媒体
KR20050012494A (ko) Ａｔｍ 교환기에서의 이중화 보드의 고속 절체 방법